DE10223772A1 - Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung - Google Patents

Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung

Info

Publication number
DE10223772A1
DE10223772A1 DE2002123772 DE10223772A DE10223772A1 DE 10223772 A1 DE10223772 A1 DE 10223772A1 DE 2002123772 DE2002123772 DE 2002123772 DE 10223772 A DE10223772 A DE 10223772A DE 10223772 A1 DE10223772 A1 DE 10223772A1
Authority
DE
Germany
Prior art keywords
voltage
signal
voltage regulator
output
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002123772
Other languages
English (en)
Inventor
Eric Pihet
Josef Gerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002123772 priority Critical patent/DE10223772A1/de
Publication of DE10223772A1 publication Critical patent/DE10223772A1/de
Application status is Ceased legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Abstract

Vorliegende Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Bereitstellung einer Ausgangsspannung (Vcc) aus einer Eingangsspannung (Vbat), wobei die Schaltungsanordnung folgende Merkmale aufweist: DOLLAR A - einen Spannungsregler (10) mit einer Eingangsklemme (EK) zum Anlegen einer Eingangsspannung (Vbat) und einer Ausgangsklemme (AK) zum Bereitstellen einer Ausgangsspannung (Vcc) und einem Ansteuereingang zum Anlegen des Ansteuersignals (CS), DOLLAR A - eine Ansteuerschaltung (20), die an den Ansteuereingang gekoppelt ist und die nach Maßgabe eines Zustandssignals (SLEEP) den Spannungsregler (10) getaktet ein- und ausschaltet.

Description

  • Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem Spannungsregler zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung und ein Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung unter Verwendung eines Spannungsreglers. Die Erfindung betrifft insbesondere eine Vorrichtung und ein Verfahren zur Verwendung in System-ICs oder in Systembausteinen.
  • Ein Beispiel für einen IC mit einer herkömmlichen Schaltungsanordnung zur Bereitstellung einer Versorgungsspannung aus einer Batteriespannung ist der integrierte CAN-Transceiver TLE 6262 G der Anmelderin, der beispielsweise in dem Datenblatt: TLE 6262 G, Version 2.01 vom 12.02.2002 beschrieben ist. Dieser Baustein umfasst einen linearen Spannungsregler mit einem Transistor, dessen Laststrecke zwischen eine Eingangsklemme, an der eine Batteriespannung anliegt, und eine Ausgangsklemme, an der die gewünschte Versorgungsspannung anliegt, geschaltet ist. Der TLE 6262 G dient unter anderem zur Spannungsversorgung eines Mikrocontrollers und als Transceiver-Baustein für diesen Mikrocontroller. Der TLE 6262 G weist eine Anschlussklemme auf, an der eine durch den Spannungsregler bereitgestellte Versorgungsspannung für den Mikrocontroller anliegt.
  • Es gibt nun Anwendungen, bei welchen der Mikrocontroller und auch der dessen Spannungsversorgung übernehmende Baustein eine möglichst geringe Stromaufnahme besitzen sollen.
  • Hierzu sind bislang unterschiedliche Spannungsreglerkonzepte bekannt. Bei einem bekannten Spannungsreglerkonzept wird der Spannungsregler in den Spannungsversorgungsbaustein völlig abgeschaltet, wobei die Strom- bzw. Spannungsersorgung von Funktionsblöcken, die während dieses sogenannten Low-Power- Mode in dem Spannungsversorgungsbaustein unbedingt versorgt werden müssen, durch eine weitere interne Stromversorgung mit geringer Stromaufnahme versorgt werden. Nachteilig ist hierbei, dass ein angeschlossener Mikrocontroller nicht mehr versorgt wird und dass nach Auftreten eines Ereignisses, bei welchem der Mikrocontroller wieder anlaufen soll eine vergleichsweise lange Latenzzeit vergeht.
  • Bei einem weiteren Spannungsreglerkonzept ist vorgesehen, den Spannungsregler auch im Zustand niedriger Stromaufnahme eingeschaltet zu lassen, wobei zur Reduzierung der Stromaufnahme Funktionseinheiten in dem Spannungsversorgungsbaustein bzw. Spannungsversorgungs-IC, der den Spannungsregler enthält, und gegebenenfalls Funktionseinheiten in einem daran angeschlossenen Mikrocontroller abgeschaltet werden, so dass der Spannungsregler einer geringeren Strombelastung unterliegt und die Leistungsaufnahme reduziert ist. Dieses Konzept findet beispielsweise bei dem oben genannten TLE 6262 G Anwendung.
  • Nachteilig ist hierbei, dass Bausteine wie der TLE 6262 G mit angeschlossenem Mikrocontroller auch im Zustand niedriger Stromaufnahme (im Low-Power-Mode) eine Stromaufnahme von etwa 200 µA haben, was für einige Anwendungen beispielsweise in der Automobilindustrie nach wie vor zu hoch ist.
  • Ziel der vorliegenden Erfindung ist es deshalb, eine Schaltungsanordnung und ein Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung zur Verfügung zu stellen, wobei die Leistungsaufnahme der Schaltungsanordnung in einem Zustand niedriger Leistungsaufnahme gegenüber bekannten derartigen Schaltungsanordnungen reduziert sein soll, eine Ausgangsspannung zur Versorgung kleiner Lasten aber dennoch bereitgestellt wird.
  • Dieses Ziel wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 und durch ein Verfahren gemäß den Merkmalen des Anspruchs 13 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die erfindungsgemäße Schaltungsanordnung zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung umfasst einen Spannungsregler mit einer Eingangsklemme zum Anlegen einer Eingangsspannung und einer Ausgangsklemme zum Bereitstellen einer Ausgangsspannung und mit einem Ansteuereingang zum Anlegen eines Ansteuersignals. Die Schaltungsanordnung umfasst weiterhin eine Ansteuerschaltung, die an den Ansteuereingang des Spannungsreglers gekoppelt ist und die nach Maßgabe eines Zustandssignals den Spannungsregler getaktet ein- und ausschaltet.
  • Die vorliegende Erfindung macht sich die Erkenntnis zunutze, dass bei bekannten Spannungsreglern, beispielsweise bei dem Spannungsregler in dem integrierten Baustein TLE 6262 G, der vergleichsweise hohe Eingangsstrom selbst im Zustand niedriger Leistungsaufnahme, wenn also Komponenten innerhalb des integrierten, unter anderem die Spannungsversorgung angeschlossener Komponenten übernehmenden Bausteins und gegebenenfalls innerhalb eines angeschlossenen Mikrocontrollers abgeschaltet sind, aus der Tatsache resultiert, dass der Spannungsregler permanent eingeschaltet ist. Die Leistungsaufnahme bei der erfindungsgemäßen Schaltungsanordnung ist dadurch reduziert, dass der Spannungsregler im Zustand niedriger Leistungsaufnahme, der durch das Zustandssignal vorgegeben ist, getaktet ein- und ausgeschaltet wird, wodurch die Leistungsaufnahme insgesamt reduziert ist. Eine Spannungs- bzw. Stromversorgung von Komponenten mit niedriger Leistungsaufnahme ist jedoch nach wie vor gewährleistet. Das Zustandssignal, welches vorgibt, ob der Spannungsregler dauerhaft eingeschaltet sein soll, also nicht im Zustand niedriger Leistungsaufnahme betrieben werden soll, oder getaktet ein- und ausgeschaltet werden soll, also im Zustand niedriger Leistungsaufnahme betrieben werden soll, kann auf beliebige Weise erzeugt werden. Bei Verwendung der erfindungsgemäßen Schaltungsanordnung in einem integrierten Baustein, beispielsweise in einem Baustein der Art des TLE 6262 G kann die Erzeugung dieses Zustandssignals durch eine externe Schaltung, beispielsweise einen angeschlossenen Mikrocontroller, erzeugt werden, der ein Signal, nach dessen Maßgabe das Zustandssignal erzeugt wird, an eine Ein-/Ausgabe-Einheit des integrierten Bausteins liefert.
  • Zum getakteten Ein- und Ausschalten des Spannungsreglers sind verschiedenste Konzepte einsetzbar.
  • Bei einer ersten Ausführungsform ist vorgesehen, dass die Ansteuerschaltung den Spannungsregler immer dann einschaltet, wenn die Ausgangsspannung auf einen vorgegebenen Schwellenwert abgesunken ist, und dass die Ansteuerschaltung den Spannungsregler stets eine vorgegebene Zeitdauer nach dem Einschalten wieder ausschaltet. Hierzu weist die Ansteuerschaltung beispielsweise einen Vergleicher zum Vergleich der Ausgangsspannung mit einem Referenzwert auf, wobei ein Ausgangssignal des Vergleichers einem Verzögerungsglied zugeführt ist, von dem das Ansteuersignal abhängig ist. Das Ansteuersignal und das Zustandssignal sind vorzugsweise einer Logik- Schaltung zugeführt, die abhängig vom Wert des Zustandssignals das Ansteuersignal "passieren" lässt, um den Spannungsregler getaktet ein- und auszuschalten, oder den Spannungsregler dauerhaft ein- oder ausschaltet.
  • Bei einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Ansteuerschaltung den Spannungsregler periodisch nach Maßgabe eines Oszillatorsignals ein- und ausschaltet, wenn das Zustandssignal einen Wert annimmt, bei welchem der Spannungsregler in dem Zustand niedriger Leistungsaufnahme übergehen soll. Hierzu ist in der Ansteuerschaltung beispielsweise ein Oszillator vorhanden, der ein Oszillatorsignal bereitstellt, von dem das Ansteuersignal abhängig ist. Nach Maßgabe des Zustandssignals wird dieses Oszillatorsignal als Ansteuersignal zum getakteten Ein- und Ausschalten des Spannungsreglers weitergegeben.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass die Ansteuerschaltung nach Maßgabe des Zustandssignals den Spannungsregler einschaltet, wenn die Ausgangsspannung auf einen ersten Schwellenwert abgesunken ist, und dass nach Maßgabe des Zustandssignals die Ansteuerschaltung den Spannungsregler abschaltet, wenn die Ausgangsspannung auf einen zweiten Schwellenwert angestiegen ist. Hierzu sind in der Ansteuerschaltung vorzugsweise ein erster Komparator, der die Ausgangspannung mit einem ersten Schwellenwert vergleicht und der ein erstes Komparatorsignal bereitstellt, und ein zweiter Komparator, der die Ausgangsspannung mit einem zweiten Schwellenwert vergleicht und der ein zweites Komparatorsignal bereitstellt, vorgesehen, wobei die Komparatorsignale einem Flip-Flop zugeführt sind, das ein Ausgangssignal bereitstellt, von dem das Ansteuersignal abhängig ist.
  • Der Spannungsregler ist vorzugsweise ein Spannungsregler mit einem steuerbaren Widerstand, dessen Laststrecke zwischen die Eingangsklemme und die Ausgangsklemme geschaltet ist, und der eine Vergleicheranordnung aufweist, die den steuerbaren Widerstand abhängig von einem Vergleich der Ausgangsspannung mit einer Referenzspannung ansteuert, um dadurch die Ausgangsspannung zu regeln.
  • Der steuerbare Widerstand ist vorzugsweise ein Transistor, dessen Laststrecke zwischen den Eingangsanschluss und den Ausgangsanschluss gekoppelt ist und dessen Basis- oder Gate- Anschluss durch die Vergleicheranordnung angesteuert ist. Um diesen Spannungsregler zur Reduzierung der Leistungsaufnahme getaktet ein- und ausschalten zu können ist bei einer Ausführungsform vorgesehen, dass der Steueranschluss des steuerbaren Widerstandes über einen Schalter an ein Bezugspotential angeschlossen ist, wobei der Spannungsregler abhängig von der Schalterstellung dieses Schalters eingeschaltet ist, das heißt eine Ausgangsspannung bereitstellt, oder ausgeschaltet ist, das heißt keine Ausgangsspannung bereitstellt, und wobei dieser Schalter durch das von der Ansteuerschaltung nach Maßgabe des Zustandssignals bereitgestellte Ansteuersignal angesteuert ist.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass die Referenzspannungsquelle, die die Referenzspannung liefert, mit welcher die Vergleicheranordnung die Ausgangsspannung vergleicht, durch das Ansteuersignal angesteuert ist. Das Ansteuersignal zum Abschalten des Spannungsreglers setzt das Ausgangssignal dieser Referenzspannungsquelle beispielsweise zu Null, um dadurch die Spannungsregelung des Spannungsreglers zu unterbrechen. Es besteht auch die Möglichkeit, beide Konzepte gleichzeitig zu realisieren, das heißt über das Ansteuersignal zum Einen die Referenzspannungsquelle anzusteuern und zusätzlich noch einen Schalter vorzusehen, der zwischen den Steueranschluss des steuerbaren Widerstandes bzw. des Transistors und ein Bezugspotential geschaltet ist.
  • Das erfindungsgemäße Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung sieht vor, einen ein- und ausschaltbaren Spannungsregler bereit zu stellen und diesen Spannungsregler nach Maßgabe eines Zustandssignals getaktet ein- und auszuschalten.
  • Dabei ist bei einer Ausführungsform des Verfahrens vorgesehen, den Spannungsregler stets dann einzuschalten, wenn die Ausgangsspannung auf einen vorgegebenen Schwellenwert abgesunken ist, und den Spannungsregler eine vorgegebene Zeitdauer nach dem Einschalten wieder auszuschalten.
  • Bei einer weiteren Ausführungsform ist vorgesehen, den Spannungsregler periodisch nach Maßgabe eines Oszillatorsignals ein- und auszuschalten. Bei einer weiteren Ausführungsform ist vorgesehen, den Spannungsregler stets dann einzuschalten, wenn die Ausgangsspannung auf einen ersten vorgegebenen Schwellenwert abgesunken ist, und den Spannungsregler dann wieder auszuschalten, wenn die Ausgangsspannung auf einen zweiten vorgegebenen Schwellenwert angestiegen ist. Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt:
  • Fig. 1 ein Schaltbild einer ersten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung,
  • Fig. 2 ein Schaltbild einer Abwandlung einer Schaltungsanordnung gemäß Fig. 1,
  • Fig. 3 beispielhafte zeitliche Verläufe der Ausgangsspannung der Schaltungsanordnung und eines Ansteuersignals,
  • Fig. 4 ein Schaltbild einer zweiten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung,
  • Fig. 5 ein Schaltbild einer dritten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung,
  • Fig. 6 zeitliche Verläufe der Ausgangsspannung und des Ansteuersignals bei einer Schaltungsanordnung gemäß Fig. 5.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleiche Bedeutung.
  • Fig. 1 zeigt ein Schaltbild einer ersten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung zur Bereitstellung einer Ausgangsspannung Vcc aus einer Eingangsspannung Vbat. Die Schaltungsanordnung umfasst eine Eingangsklemme IN an der die Eingangsspannung Vbat gegen Bezugspotential GND anlegbar ist, und eine Ausgangsklemme OUT, an der die Ausgangsspannung Vcc gegen Bezugspotential GND abgreifbar ist. Zur Pufferung der Ausgangsspannung Vcc ist in dem Ausführungsbeispiel ein Ausgangskondensator Cout vorgesehen ist, der zwischen die Ausgangsklemme OUT und Bezugspotential GND geschaltet ist.
  • Die Schaltungsanordnung umfasst einen Spannungsregler 10, der zwischen die Eingangsklemme IN und die Ausgangsklemme OUT geschaltet ist und der in dem Ausführungsbeispiel einen MOS- Transistor T aufweist, dessen Drain-Source-Strecke D-S zwischen die Eingangsklemme IN und die Ausgangsklemme OUT geschaltet ist und dessen Gate-Anschluss G durch eine Vergleicheranordnung mit einem Differenzverstärker K1 und einer Referenzspannungsquelle Uq, die eine Referenzspannung liefert, angesteuert ist. Dem Differenzverstärker K1 ist an seinem Plus-Eingang eine Referenzspannung Vref zugeführt, während der Minus-Eingang des Differenzverstärkers K1 an die Ausgangsklemme OUT zur Erfassung der Ausgangsspannung Vcc angeschlossen ist. Um auch Ausgangsspannungen Vcc erzeugen zu können, die nur wenig unterhalb der Eingangsspannung Vbat liegen, ist eine Ladungspumpe LP an den Differenzverstärker K1 angeschlossen, die dessen Spannungsversorgung übernimmt und die bewirkt, dass Ausgangsignale des Komparators K1 größer sein können, als die Potentiale an den Laststrecken des Transistors T, um dadurch den Transistor T gegebenenfalls vollständig leitend ansteuern zu können. Der dargestellte Spannungsregler SR funktioniert als Linearregler, wobei der Transistor T über die Vergleicheranordnung K1, Uq, LP stets so angesteuert wird, dass der Spannungsabfall über dessen Laststrecke gerade so groß ist, dass am Ausgang die gewünschte, von der Referenzspannung Vref abhängige Ausgangsspannung Vcc anliegt.
  • Der in Fig. 1 dargestellte Spannungsregler SR ist ein- und ausschaltbar. Hierzu ist ein Schalter S vorgesehen, der zwischen den Gate-Anschluss des Transistors T und Bezugspotential GND geschaltet ist und der durch ein Ansteuersignal CS angesteuert ist. Ist der Schalter S in dem Ausführungsbeispiel geschlossen, so liegt das Gate des Transistors T an Bezugspotential und der beispielsweise n-leitende Transistor T sperrt, wodurch der Spannungsregler 10 abgeschaltet ist. Ist der Schalter S geöffnet, so ist der Spannungsregler 10 eingeschaltet und die Vergleicheranordnung mit dem Differenzverstärker K1 übernimmt die Ansteuerung des Transistors T zur Einstellung der gewünschten Ausgangsspannung Vcc.
  • Zur Bereitstellung des Ansteuersignals CS ist eine Ansteuerschaltung 20 vorhanden, die den Schalter S und damit den Spannungsregler nach Maßgabe eines Zustandssignals SLEEP getaktet ein- und ausschaltet.
  • Die Ansteuerschaltung 20 umfasst einen Komparator K2, der die Ausgangsspannung Vcc mit einem Schwellenwert Vs vergleicht, wobei am Ausgang des Komparators K2 in dem Ausführungsbeispiel ein High-Pegel anliegt, wenn die Ausgangsspannung Vcc auf den Wert des Schwellensignals Vs abgesunken ist. Das Ausgangssignal des Komparators K2 ist einem Verzögerungsglied D zugeführt, dem ein Inverter INV1 nachgeschaltet ist, an dessen Ausgang ein Signal CS' anliegt. Das Verzögerungsglied D ist in dem Ausführungsbeispiel derart ausgebildet, dass es eine steigende Flanke des Komparatorausgangssignals KS unmittelbar an seinen Ausgang weitergibt, während eine fallende Flanke des Komparatorausgangssignals KS erst nach einer vorgegebenen Verzögerungszeit weitergegeben wird. Das Signal CS' und das Zustandssignal SLEEP sind in dem Ausführungsbeispiel einem Und-Gatter UND zugeführt, an dessen Ausgang das Ansteuersignal CS anliegt. Das Zustandssignal SLEEP dient als Auswahlsignal, wobei am Ausgang des Und-Gatters UND eine logische Null anliegt, wenn das Zustandssignal SLEEP eine logische Null aufweist, wobei dann der Schalter S dauerhaft geöffnet ist und der Spannungsregler 10 dauerhaft eingeschaltet ist.
  • Nimmt das Zustandssignal SLEEP den Wert einer logischen 1 an, so wird als Ansteuersignal stets der Wert des am Ausgang des Inverters INV1 anliegenden Signals CS' weitergegeben und der Schalter S, und damit der Spannungsregler, wird nach Maßgabe dieses Signals CS' ein- und ausgeschaltet.
  • Die Funktionsweise dieser Schaltungsanordnung wird nachfolgend anhand von Fig. 3 für den Zustand verringerter Stromaufnahme, also dann, wenn das Zustandssignal SLEEP den Wert einer logischen 1 annimmt, erläutert.
  • Ist der Spannungsregler 10 ausgeschaltet, weil der Schalter S eingeschaltet ist, und sinkt die Ausgangsspannung Vcc auf den Wert der Schwellenspannung Vs ab, so nimmt das Ausgangssignal des Komparators K2 einen High-Pegel und das am Ausgang des Invertierers INV1 anliegende Signal CS' einen Low-Pegel an. Dieser Low-Pegel des Signals CS' wird durch das Und-Gatter UND an den Schalter S weitergegeben, um den Schalter zu öffnen.
  • Bei geöffnetem Schalter S ist der Spannungsregler 10 eingeschaltet und die über der Ausgangskapazität Cout anliegende Ausgangsspannung Vcc steigt an. Das Ausgangssignal des Komparators K2 sinkt wieder auf einen Low-Pegel ab, wenn die Ausgangsspannung Vcc wieder den Wert der Schwellenspannung Vs übersteigt. Allerdings wird die fallende Flanke des Komparatorausgangssignals KS durch das Verzögerungsglied D erst verzögert weitergegeben, so dass der Schalter S erst nach Ablauf einer Verzögerungszeit ton wieder eingeschaltet wird, um dadurch den Spannungsregler 10 abzuschalten.
  • Der Wert der Spannungsschwelle Vs und der Wert der Einschaltdauer ton ist abhängig von der Belastung gewählt, der der Spannungsregler 10 im Zustand niedriger Leistungsaufnahme (im sogenannten Sleep-Modus) unterliegt.
  • Die in Fig. 1 dargestellte Schaltungsanordnung ist vorzugsweise Bestandteil einer integrierten Schaltung, die einen Ein-/Ausgabe-Baustein SPI aufweist, der einen Eingang DI zur Zuführung von Daten, einen Eingang DO zur Ausgabe von Daten, einen Takteingang CLK und einen Chip-Select-Eingang CSN aufweist. An den Ein-/Ausgabe-Baustein ist eine Zustandslogik ML angeschlossen, die abhängig von einem von dem SPI gelieferten Signal das Zustandssignal SLEEP bereitstellt. Darüber hinaus kann ein nicht näher dargestellter zweiter Schalter parallel zu dem Schalter S vorgesehen sein, an den eine weitere Logik angeschlossen ist, um diesen parallelen Schalter beispielsweise nach Maßgabe eines weiteren Zustandssignals permanent einzuschalten, um dadurch den Spannungsregler 10 dauerhaft abzuschalten.
  • Selbstverständlich sind beliebige weitere Spannungsregler im Zusammenhang mit der vorliegenden Erfindung einsetzbar, die ein- und ausschaltbar sind.
  • Fig. 2 zeigt eine andere Ausführungsform eines ein- und ausschaltbaren Spannungsreglers 10. Dieser Spannungsregler 10 weist zur Bereitstellung der Referenzspannung Vref eine Schaltungsanordnung mit einer Stromquelle Iq und einer sogenannten Bandabstands-Referenzschaltung BG auf, wobei die Bandabstands-Referenzschaltung BG einen Ausgang aufweist, an dem die Referenzspannung Vref anliegt. Die Bandabstands- Referenzschaltung BG weist einen weiteren Eingang auf, über welchen die Bandabstands-Referenzschaltung BG ein- und ausschaltbar ist, wobei die Bandabstands-Referenzschaltung BG in eingeschaltetem Zustand die Referenzspannung Vref bereitstellt und im ausgeschalteten Zustand keine Referenzspannung bereitstellt. An diesen Steuereingang der Bandabstands- Referenz BG ist in dem Ausführungsbeispiel ein am Ausgang eines Invertierers INV2 anliegendes invertiertes Ansteuersignal angelegt, wobei die Bandabstands-Referenz BG dann eine Referenzspannung Vref bereitstellt, wenn das an deren Ansteuereingang anliegende Signal einen High-Pegel aufweist.
  • Der Spannungsregler 10 ist ausgeschaltet, wenn die Bandabstands-Referenz keine Referenzspannung liefert.
  • Der zeitliche Verlauf der Ausgangsspannung Vcc und des Ansteuersignals CS entspricht dem in Fig. 3 dargestellten zeitlichen Verlauf, wobei die Referenzspannungsquelle BG eingeschaltet wird, wenn die Ausgangsspannung Vcc auf den Wert der Referenzspannung Vs abgesunken ist. In diesem Fall nimmt das am Steuereingang der Referenzspannungsquelle BG anliegende Signal, das dem invertierten Ansteuersignal CS entspricht, den Wert einer logischen 1 an. Die Referenzspannungsquelle BG wird nach Ablauf der Einschaltdauer ton wieder abgeschaltet.
  • Zusätzlich zu der geschalteten Referenzschaltungsquelle BG kann in dem Ausführungsbeispiel gemäß Fig. 2 auch der bereits aus Fig. 1 bekannte Schalter S vorgesehen sein, der durch das Ansteuersignal CS angesteuert ist.
  • Fig. 4 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, die sich von der in Fig. 3 dargestellten Schaltungsanordnung im Aufbau der Ansteuerschaltung 20 unterscheidet. Die Ansteuerschaltung 20 gemäß Fig. 4 umfasst einen Oszillator OSC der ein Oszillatorsignal OS bereitstellt, welches mittels eines dem Oszillator OSC nachgeschalteten Und-Glieds UND mit dem Zustandssignal SLEEP verknüpft wird, wobei das Oszillatorsignal OSC durch das Und- Glied UND zur Ansteuerung des Schalters S und/oder der Referenzspannungsquelle BG weitergegeben wird, wenn das Zustandssignal SLEEP den Wert einer logischen 1 annimmt.
  • Im Unterschied zu der Schaltungsanordnung gemäß der Fig. 1 und 2 wird der Spannungsregler 10 bei dem Ausführungsbeispiel gemäß Fig. 4 im Zustand verringerter Leistungsaufnahme festgetaktet abhängig von dem Oszillatorsignal angesteuert.
  • Fig. 5 zeigt eine erfindungsgemäße Schaltungsanordnung mit einem weiteren Ausführungsbeispiel einer Ansteuerschaltung, die den Spannungsregler 10 abhängig von der Ausgangspannung Vcc und zwei Schwellenspannungen Vs1, Vs2 ansteuert. Hierzu sind zwei Komparatoren K2, K3 vorgesehen, wobei der erste Komparator K2 die Ausgangsspannung Vcc mit einem ersten Schwellenwert Vs1 vergleicht und wobei der zweite Komparator K3 die Ausgangsspannung Vcc mit einem zweiten Schwellenwert Vs2 vergleicht, wobei der zweite Schwellenwert Vs2 größer als der erste Schwellenwert Vs1 ist, wie auch in Fig. 6 dargestellt ist. Am Ausgang des ersten Komparators K2 liegt ein High-Pegel an, wenn die Ausgangsspannung Vcc auf den Wert der ersten Spannungsschwelle Vs1 abgesunken ist, wobei der Spannungsregler 10 dann eingeschaltet werden soll. Dies erfolgt in dem Ausführungsbeispiel über ein RS-Flip-Flop FF dessen Reset-Eingang R das Ausgangsignal des ersten Komparators K2 zugeführt ist, wobei das am nicht-invertierenden Ausgang Q dieses Flip-Flops FF anliegende Ausgangsignal über das Und- Glied UND den Schalter S und/oder die Referenzspannungsquelle BG ansteuert. Wird das Flip-Flop FF zurückgesetzt, wenn die Ausgangsspannung Vcc auf den Wert der ersten Schwellenspannung Vs1 abgesunken ist, so wird im Modus verringerter Leistungsaufnahme, das heißt, wenn das Zustandsignal SLEEP den Wert einer logischen 1 annimmt, der Schalter S über das Ansteuersignal CS geöffnet, um den Spannungsregler 10 einzuschalten. Der Spannungsregler wird abgeschaltet, wenn die Ausgangsspannung Vcc über den Wert der zweiten Spannungsschwelle Vs2 angestiegen ist, wobei das Ausgangssignal des zweiten Komparators K2 dann den Wert einer logischen 1 annimmt und das Flip-Flop FF setzt, so dass über das Und-Glied UND und das Ansteuersignal CS der Schalter S geschlossen wird, um den Spannungsregler 10 abzuschalten. Die Ausgangsspannung Vcc sinkt bei einer an die Ausgangsklemme OUT angeschlossenen Last dann wieder ab. Bezugszeichenliste BG Referenzspannungsquelle
    Cout Ausgangskondensator
    CS Ansteuersignal
    IN Eingangsklemme
    INV Inverter
    INV1, INV2 Inverter
    Iq Stromquelle
    K1 Komparator
    K2, K3 Komparatoren
    KS Komparatorsignal
    LP Ladungspumpe
    ML Zustandslogik
    Uq Referenzspannungsquelle
    OSC Oszillator
    OUT Ausgangsklemme
    S Schalter
    SLEEP Zustandssignal
    SPI Ein-/Ausgabe-Baustein
    T Transistor
    UND Und-Glied
    Vbat Eingangsspannung
    Vcc Ausgangsspannung
    Vref Referenzspannung
    Vs1, Vs2 Referenzspannungen
    10 Spannungsregler
    20 Ansteuerschaltung

Claims (16)

1. Schaltungsanordnung zur Bereitstellung einer Ausgangsspannung (Vcc) aus einer Eingangsspannung (Vbat), die folgende Merkmale aufweist:
- einen Spannungsregler (10) mit einer Eingangsklemme (EK) zum Anlegen einer Eingangsspannung (Vbat) und einer Ausgangsklemme (AK) zum Bereitstellen einer Ausgangsspannung (Vcc) und mit einem Ansteuereingang zum Anlegen eines Ansteuersignals (CS),
- eine Ansteuerschaltung (20), die an den Ansteuereingang gekoppelt ist und die nach Maßgabe eines Zustandssignals (SLEEP) den Spannungsregler (10) getaktet ein- und ausschaltet.
2. Schaltungsanordnung nach Anspruch 1, bei der die Ansteuerschaltung (20) den Spannungsregler (10) einschaltet, wenn die Ausgangsspannung (Vcc) auf einen Schwellenwert (Vs) abgesunken ist, und den Spannungsregler eine vorgegebene Zeitdauer (ton) nach dem Einschalten ausschaltet.
3. Schaltungsanordnung nach Anspruch 2, bei der die Ansteuerschaltung (20) einen Vergleicher (K2) zum Vergleich der Ausgangsspannung (Vcc) mit dem Schwellenwert (Vs) aufweist, wobei ein Ausgangssignal (KS) des Komparators (K2) einem Verzögerungsglied (D) zugeführt ist, von dem das Ansteuersignal (CS) abhängig ist.
4. Schaltungsanordnung nach Anspruch 3, bei der das Verzögerungsglied (D) einen Wechsel des Komparatorsausgangssignals (KS) von einem ersten zu einem zweiten Signalpegel unverzögert und einen Wechsel von dem zweiten Signalpegel zu dem ersten Signalpegel verzögert an seinen Ausgang weitergibt.
5. Schaltungsanordnung nach Anspruch 1, bei der die Ansteuerschaltung (20) den Spannungsregler (10) periodisch nach Maßgabe eines Oszillatorsignals (OS) ein- und ausschaltet.
6. Schaltungsanordnung nach Anspruch 5, bei der die Ansteuerschaltung (20) einen Oszillator (OSC) aufweist, der ein Oszillatorsignal (OS) bereitstellt, von dem das Ansteuersignals (CS) abhängig ist.
7. Schaltungsanordnung nach Anspruch 1, bei der die Ansteuerschaltung (20) den Spannungsregler einschaltet, wenn die Ausgangsspannung (Vcc) auf einen ersten Schwellenwert (Vs1) abgesunken ist, und bei der die Ansteuerschaltung (20) den Spannungsregler abschaltet, wenn die Ausgangsspannung auf einen zweiten Schwellenwert (Vs2) angestiegen ist.
8. Schaltungsanordnung nach Anspruch 7, bei der die Ansteuerschaltung einen ersten Komparator (K2), der die Ausgangsspannung (Vcc) mit einem ersten Schwellenwert (Vs1) vergleicht und der ein erstes Komparatorsignal bereitstellt, und einen zweiten Komparator (K3), der die Ausgangsspannung (Vcc) mit einem zweiten Schwellenwert (Vs2) vergleicht und der ein zweites Komparatorsignal bereitstellt, aufweist, wobei die Komparatorsignale einem Flip-Flop (FF) zugeführt sind, das ein Ausgangssignal bereitstellt, von dem das Ansteuersignal (CS) abhängig ist.
9. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Spannungsregler einen steuerbaren Widerstand (T) mit einer Laststrecke (D-S) und einem Steuereingang (G) aufweist, wobei die Laststrecke zwischen die Eingangsklemme (IN) und die Ausgangsklemme (OUT) geschaltet ist, und bei der der Spannungsregler eine Vergleicheranordnung (K1, LP, Uq; K2, LP, BG) aufweist, die den steuerbaren Widerstand (T) abhängig von einem Vergleich der Ausgangsspannung (Vcc) mit einer Referenzspannung (Vref) ansteuert.
10. Schaltungsanordnung nach Anspruch 9, bei der zur Ansteuerung des steuerbaren Widerstands (T) weiterhin ein Schalter (S) vorgesehen ist, der durch das Ansteuersignal (CS) angesteuert ist.
11. Schaltungsanordnung nach Anspruch 9 oder 10, bei der der Spannungsregler (10) eine Referenzspannungsquelle (Uq; Iq, BG) zur Bereitstellung der Referenzspannung (Vref) aufweist.
12. Schaltungsanordnung nach Anspruch 11, bei der die Referenzspannungsquelle (Iq, BG) durch das Ansteuersignal (CS) angesteuert ist.
13. Verfahren zur Bereitstellung einer Ausgangsspannung (Vcc) aus einer Eingangsspannung (Vbat), das folgende Verfahrensschritte aufweist:
- Bereitstellen eines ein- und ausschaltbaren Spannungsreglers (10)
- getaktetes Ein- und Ausschalten des Spannungsreglers nach Maßgabe eines Zustandssignals (SLEEP).
14. Verfahren nach Anspruch 13, bei dem der Spannungsregler eingeschaltet wird, wenn die Ausgangsspannung (Vcc) auf einen Schwellenwert (Vs) abgesunken ist, und eine vorgegebene Zeitdauer nach dem Einschalten ausgeschaltet wird.
15. Verfahren nach Anspruch 13, bei dem der Spannungsregler (10) periodisch nach Maßgabe eines Oszillatorsignals (OS) ein- und ausgeschaltet wird.
16. Verfahren nach Anspruch 13, bei dem der Spannungsregler eingeschaltet wird, wenn die Ausgangsspannung (Vcc) auf einen ersten Schwellenwert (Vs1) abgesunken ist, und bei dem der Spannungsregler abgeschaltet wird, wenn die Ausgangsspannung auf einen zweiten Schwellenwert (Vs2) angestiegen ist.
DE2002123772 2002-05-28 2002-05-28 Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung Ceased DE10223772A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002123772 DE10223772A1 (de) 2002-05-28 2002-05-28 Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002123772 DE10223772A1 (de) 2002-05-28 2002-05-28 Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung
US10/446,603 US7053592B2 (en) 2002-05-28 2003-05-28 Output level responsive switching on/off of a linear regulator

Publications (1)

Publication Number Publication Date
DE10223772A1 true DE10223772A1 (de) 2003-12-18

Family

ID=29557366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002123772 Ceased DE10223772A1 (de) 2002-05-28 2002-05-28 Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung

Country Status (2)

Country Link
US (1) US7053592B2 (de)
DE (1) DE10223772A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498161A1 (de) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Leistungseffiziente Erzeugung einer bandabstandsreferenzierten Einspeiseschiene, Spannungs- und Stromreferenzen sowie dynamisches Steuerungsverfahren

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
JP4651428B2 (ja) * 2005-03-28 2011-03-16 ローム株式会社 スイッチングレギュレータ及びこれを備えた電子機器
JP5406443B2 (ja) * 2007-10-23 2014-02-05 ローム株式会社 過電圧保護回路
US20090224741A1 (en) * 2008-03-07 2009-09-10 Broadcom Corporation Low power supply maintaining circuit
US9018924B2 (en) 2012-09-14 2015-04-28 Nxp B.V. Low dropout regulator
US10177646B2 (en) * 2014-06-13 2019-01-08 City University Of Hong Kong Power factor correction circuit for a power electronic system
US9698672B2 (en) * 2014-06-16 2017-07-04 City University Of Hong Kong Input filter for a power electronic system
US10516327B2 (en) * 2017-07-19 2019-12-24 Semiconductor Components Industries, Llc System and method for controlling switching device in power converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69511930T2 (de) * 1994-04-18 2000-03-09 Nokia Mobile Phones Ltd Verfahren und Vorrichtung zur Steuerung der Leistungsaufnahme eines elektronischen Gerätes
DE10110273A1 (de) * 2001-03-02 2002-09-19 Infineon Technologies Ag Spannungsgenerator mit Standby-Betriebsart

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US121883A (en) * 1871-12-12 Improvement in washing-machines
IT1190632B (it) * 1986-04-22 1988-02-16 Sgs Microelettronica Spa Limitatore di corrente a corrente costante per dispositivi di pilotaggio a commutazione
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
DE4442466C1 (de) * 1994-11-29 1995-12-14 Siemens Ag Schaltungsanordnung zur Erzeugung einer geregelten Ausgangsspannung
US6226190B1 (en) * 1998-02-27 2001-05-01 Power Integrations, Inc. Off-line converter with digital control
FR2807847B1 (fr) * 2000-04-12 2002-11-22 St Microelectronics Sa Regulateur lineaire a faible surtension en regime transitoire
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69511930T2 (de) * 1994-04-18 2000-03-09 Nokia Mobile Phones Ltd Verfahren und Vorrichtung zur Steuerung der Leistungsaufnahme eines elektronischen Gerätes
DE10110273A1 (de) * 2001-03-02 2002-09-19 Infineon Technologies Ag Spannungsgenerator mit Standby-Betriebsart

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Infineon Technologies: Fault Tolerant CAN-LDO TLE 6262 G Final Data Sheet. Version 2.03., 20.03.03[online rech. 05.06.2003] *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498161A1 (de) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Leistungseffiziente Erzeugung einer bandabstandsreferenzierten Einspeiseschiene, Spannungs- und Stromreferenzen sowie dynamisches Steuerungsverfahren
US8330532B2 (en) 2011-03-07 2012-12-11 Dialog Semiconductor Gmbh Power efficient generation of band gap referenced supply rail, voltage and current references, and method for dynamic control

Also Published As

Publication number Publication date
US20040004469A1 (en) 2004-01-08
US7053592B2 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
CN201541197U (zh) 调节开关式调节器输出电流的电源转换器
CN101194411B (zh) 降压型开关调节器和其控制电路以及使用它们的电子设备
US7990121B2 (en) Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
JP4676762B2 (ja) サンプルホールド回路
JP4527480B2 (ja) Dc−dcコンバータにおける電力効率を最適化する方法および回路
JP4599168B2 (ja) パワーコンバータ回路及び方法
US6188590B1 (en) Regulator system for charge pump circuits
US7023187B2 (en) Integrated circuit for generating a plurality of direct current (DC) output voltages
US7129681B2 (en) Power supply apparatus having parallel connected switching and series regulators and method of operation
US7170272B2 (en) Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device
KR101375017B1 (ko) 저전압 트랜지스터를 이용한 전압 업변환 회로
US8625309B2 (en) Semiconductor integrated circuit and switching power supply system
JP5326421B2 (ja) Dc−dcコンバータの異常電流防止回路
US7660134B2 (en) DC-DC converter and control method thereof
US6512352B2 (en) Active clamp step-down converter with power switch voltage clamping function
EP1295382B1 (de) Abwärtsregler mit doppelantrieb
JP3614156B2 (ja) 電源回路
US8710907B2 (en) Clock generator circuit for a charge pump
US7825882B2 (en) Dimming method and system thereof
US7468599B2 (en) DC power supply and integrated circuit device
TWI535215B (zh) Control circuits, switching regulators and electronic machines
KR100912865B1 (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
US6927986B2 (en) Power supply and PWM circuits
US6714060B2 (en) Master slave flip-flop circuit functioning as edge trigger flip-flop
US9013229B2 (en) Charge pump circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection