DE102006021254B4 - Auffrischungssteuerschaltkreis - Google Patents

Auffrischungssteuerschaltkreis Download PDF

Info

Publication number
DE102006021254B4
DE102006021254B4 DE102006021254.1A DE102006021254A DE102006021254B4 DE 102006021254 B4 DE102006021254 B4 DE 102006021254B4 DE 102006021254 A DE102006021254 A DE 102006021254A DE 102006021254 B4 DE102006021254 B4 DE 102006021254B4
Authority
DE
Germany
Prior art keywords
reference voltage
terminal
drain
vrp
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006021254.1A
Other languages
English (en)
Other versions
DE102006021254A1 (de
Inventor
Min-Yeol Ha
Gyu-Hong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006021254A1 publication Critical patent/DE102006021254A1/de
Application granted granted Critical
Publication of DE102006021254B4 publication Critical patent/DE102006021254B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Auffrischungssteuerschaltkreis, umfassend: – einen ersten Referenzspannungserzeugungsschaltkreis (110), der zum Erzeugen einer ersten Referenzspannung (VRP) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die erste Referenzspannung (VRP) bei einem Anstieg der Temperatur abnimmt, – einen zweiten Referenzspannungserzeugungsschaltkreis (210), der zum Erzeugen einer zweiten Referenzspannung (VRN) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MN3) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die zweite Referenzspannung (VRN) bei einem Anstieg der Temperatur zunimmt, und – eine Oszillatoreinheit (320), die zum Empfangen der ersten und der zweiten Referenzspannung (VRP, VRN) und zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von der Temperaturänderung basierend auf der ersten Referenzspannung (VRP) und der zweiten Referenzspannung (VRN) variiert, – wobei der erste Referenzspannungserzeugungsschaltkreis (110) umfasst: – einen PMOS-Transistor (MP1) mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Gate-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, – einen ersten Widerstand (R1), der zwischen einen Drain-Anschluss des PMOS-Transistors (MP1) und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand (R2) mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor (MN1) mit Drain- und Gate-Anschlüssen, die gemeinsam mit einem zweiten Anschluss des zweiten Widerstands (R2) gekoppelt sind, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, wobei die erste Referenzspannung (VRP) an dem ersten Knoten ausgegeben wird, – wobei die Oszillatoreinheit (320) eine Anzahl von Oszillatoreinheitschaltkreisen (321, 322, 323) umfasst, die miteinander in einer Kaskadenkonfiguration verbunden sind, – wobei ein jeweiliger Oszillatoreinheitschaltkreis (321, 322, 323) umfasst: – einen ersten PMOS-Transistor (MP11) mit einem Source-Anschluss, der mit der ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Gate-Anschluss, an dem die erste Referenzspannung (VRP) anliegt, – einen zweiten PMOS-Transistor (MP12) mit einem ...

Description

  • Die Erfindung betrifft einen Auffrischungssteuerschaltkreis.
  • Eine Zelleneinheit eines dynamischen Speichers mit wahlfreiem Zugriff (Dynamic-Random-Access-Memory, DRAM) besteht typischerweise aus einem einzelnen Transistor und einem einzelnen Speicherkondensator, um einen hohen Integrationsgrad zu erreichen. Ein anfänglicher Betrag einer elektrischen Ladung in dem Speicherkondensator kann durch einen von dem Transistor hervorgerufenen Leckstrom reduziert werden. Dies bedeutet, dass Daten, die in der Zelleneinheit des DRAM gespeichert sind, unabsichtlich verloren gehen können. Um den Datenverlust zu vermeiden, kann ein DRAM einen Auffrischungsvorgang vornehmen. Im Detail liest das DRAM periodisch die in der Zelleneinheit gespeicherten Daten aus und beschreibt den Speicherkondensator mit einer elektrischen Ladung entsprechend den ausgelesenen Daten. Dieser Vorgang wird als Auffrischungsvorgang bzw. Auffrischungsoperation bezeichnet.
  • Gleichwohl kann das DRAM weder eine Leseoperation noch eine Schreiboperation durchführen, wenn es einen Auffrischungsvorgang vornimmt. Dadurch kann eine externe Einrichtung während des Auffrischungsvorgangs nicht auf das DRAM zugreifen, was zu einer Verschlechterung der Gesamtleistungsfähigkeit des DRAM führt.
  • Wenn die Betriebstemperatur des DRAM zunimmt, reduziert sich die Zeit, während der die Daten in den Speicherkondensatoren der DRAM-Zellen bewahrt bzw. gespeichert werden. Umgekehrt verlängert sich die Zeit, während der die Daten in den Speicherkondensatoren der DRAM-Zellen bewahrt bzw. gespeichert werden können, wenn die Temperatur des DRAM abnimmt. Deshalb muss bei einer Erhöhung der Temperatur der DRAM-Zellen eine häufigere Auffrischung des DRAM vorgenommen werden, um einen Verlust der gespeicherten Daten zu verhindern.
  • Gleichwohl ist in einem konventionellen DRAM der Auffrischungszyklus bzw. die Auffrischungsperiodendauer entsprechend der geringsten Datenspeicherungszeit bestimmt. Die kürzeste Datenspeicherungszeit tritt auf, wenn das DRAM bei seiner höchsten Betriebstemperatur, beispielsweise bei ungefähr 125°C, betrieben wird. Der in dieser Weise bestimmte Auffrischungsperiodendauer bzw. Auffrischungsperiode wird für das DRAM über seinen gesamten Betriebstemperaturbereich angewandt.
  • Wenn der Auffrischungsvorgang innerhalb des Auffrischungszyklus vorgenommen wird, der anhand der höchsten Temperatur, bei der das DRAM betrieben werden kann, bestimmt ist, führt das DRAM bei einem Betrieb bei einer niedrigeren Temperatur unnötig häufig Auffrischungsvorgänge durch. Derartige unnötige Auffrischungsvorgänge bei niedrigeren Temperaturen können einen erhöhten Stromverbrauch und eine reduzierte Leistung des DRAM bewirken.
  • Die US 2002/0018387 A1 zeigt einen Auffrischungssteuerschaltkreis, mittels dem ein Selbstauffrischungszyklus temperaturabhängig variiert werden kann.
  • Die DE 100 21 085 C1 zeigt eine Refresh-Ansteuerschaltung mit einem Refresh-Signalgenerator zum Erzeugen einer kontinuierlichen Abfolge von Refresh-Signalen mit einer Frequenz, die mit sinkender Temperatur abnimmt.
  • Es ist die Aufgabe der Erfindung, einen Auffrischungssteuerschaltkreis zur Verfügung zu stellen, der eine erhöhte Leistungsfähigkeit und einen geringeren Stromverbrauch aufweist.
  • Diese Aufgabe wird durch einen Auffrischungssteuerschaltkreis nach Anspruch 1 gelöst.
  • Der Wortlaut der Unteransprüche wird durch ausdrückliche Bezugnahme zum Gegenstand der Beschreibung gemacht.
  • Die vorliegende Erfindung stellt einen Auffrischungssteuerschaltkreis bereit, mit dem der Auffrischungszyklus bzw. die Auffrischungsperiode entsprechend einer Veränderung der Betriebstemperatur automatisch gesteuert werden kann.
  • Ausführungsformen der vorliegenden Erfindung stellen einen Auffrischungssteuerschaltkreis bereit, der in Abhängigkeit von einer Temperaturänderung eine automatische Anpassung des Auffrischungszyklus bzw. der Auffrischungsperiode vornimmt.
  • Weitere Ausführungsformen der vorliegenden Erfindung stellen einen Auffrischungssteuerschaltkreis bereit, der einen Energieverbrauch eines Halbleiterspeicherbauelements reduziert.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen sowie der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung. Die Zeichnungen zeigen:
  • 1 ein Schaltbild eines Auffrischungssteuerschaltkreises,
  • 2 ein Blockdiagramm einer Ringoszillatoreinheit in dem Auffrischungssteuerschaltkreis von 1,
  • 3 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von 2,
  • 4 ein Schaltbild eines weiteren Auffrischungssteuerschaltkreises,
  • 5 ein Blockschaltbild eines Ringoszillators des Auffrischungssteuerschaltkreises von 4,
  • 6 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von 5,
  • 7 ein Schaltbild eines Auffrischungssteuerschaltkreises gemäß einer weiteren Ausführungsform der Erfindung,
  • 8 ein Blockdiagramm eines Ringoszillators des Auffrischungssteuerschaltkreises von 7,
  • 9 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von 8,
  • 10A10D Signalverlaufsdiagramme von Simulationsergebnissen eines Ausgangsspannungssignals des Auffrischungssteuerschaltkreises von 7,
  • 11 ein Schaltbild eines Auffrischungssteuerschaltkreises mit einem Zähler gemäß einer weiteren Ausführungsform der Erfindung.
  • Wenn innerhalb der nachfolgenden Beschreibung ein Element als „verbunden” oder „gekoppelt” mit einem weiteren Element beschrieben wird, kann eine direkte Kopplung bzw. Verbindung an das andere Element vorgesehen sein oder es können dazwischen angeordnete bzw. eingeschleifte Elemente vorliegen. Wird ein Element jedoch als direkt verbunden” oder „direkt gekoppelt” an ein weiteres Element beschrieben, sind keine dazwischen liegenden Elemente vorgesehen. Andere Ausdrucksweisen zur Beschreibung der Beziehung zwischen Elementen (z. B. „zwischen”, „direkt zwischen”, „benachbart” – „direkt benachbart”, etc.) sollen in sinngemäßer Weise verstanden werden.
  • 1 zeigt ein Schaltbild eines Auffrischungssteuerschaltkreises. Gemäß 1 umfasst der Auffrischungssteuerschaltkreis einen Referenzspanugserzeugungsschaltkreis 110 und eine Ringoszillatoreinheit 120. Weiterhin kann der Auffrischungssteuerschalkreis einen Inverter 130 für die Invertierung eines Ausgangssignals VOSC der Ringoszillatoreinheit 120 und für die Erhöhung einer Stromtreiberfähigkeit aufweisen.
  • Der Referenzspannungserzeugungsschaltkreis 110 erzeugt eine Referenzspannung VRP basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors (FET), die in Abhängigkeit von einer Betriebstemperatur der Einheit variiert. Beispielsweise nimmt die Referenzspannung als Reaktion auf einen Anstieg der Betriebstemperatur ab. Die Ringoszillatoreinheit 120 erzeugt ein Pulssignal VOSC mit einer Periode, die als Reaktion auf die Veränderung der Temperatur basierend auf der Referenzspannung VRP variiert.
  • Der Referenzspannungserzeugungsschaltkreis 110 umfasst einen PMOS-Transistor MP1, Widerstände R1 und R2 und einen NMOS-Transistor MN1.
  • Der PMOS-Transistor MP1 umfasst einen Source-Anschluss, der mit einer Versorgungsspannung VDD verbunden bzw. gekoppelt ist, und einen Gate Anschluss, der mit der Massespannung verbunden bzw. gekoppelt ist. Der Widerstand R1 ist zwischen einen Drain-Anschluss des PMOS-Transistors MP1 und einen Knoten N1 eingeschleift. Der Widerstand R2 weist einen ersten Anschluss auf, der mit dem Knoten N1 verbunden ist. Der NMOS-Transistor MN1 umfasst Drain-Anschlüsse und Gate Anschlüsse, die gemeinsam mit einem zweiten Anschluss des Widerstands R2 verbunden sind, sowie einen Source Anschluss, der mit der Massespannung verbunden ist. Die Referenzspannung VRP wird an dem Knoten N1 ausgegeben.
  • Die Funktion des Referenzspannungserzeugungsschaltkreises 110 wird nachfolgend beschrieben.
  • Wenn die Betriebstemperatur des PMOS-Transistors MP1 erhöht wird, reduziert sich ein Absolutwert seiner Schwellenspannung gegenüber seiner Schwellenspannung bei geringerer Betriebstemperatur. Deswegen steigen bei einem Temperaturanstieg ein Drain-Strom und eine Drain-Source-Spannung (Vds) des PMOS-Transistors MP1 an. Folglich sinkt der am Knoten N1 ausgegebene Spannungspegel der Referenzspannung VRP, wenn die Temperatur ansteigt. Die Widerstände R1 und R2 werden eingesetzt, um den Stromverbrauch des Referenzspannungserzeugungsschaltkreises 110 zu reduzieren und um die Referenzspannung VRP zu stabilisieren. Wenn die Betriebstemperatur ansteigt, kommt es zudem zu einer weiteren Reduzierung des Spannungspotentials der am Knoten N1 ausgegebenen Referenzspannung VRP, da der Absolutwert der Schwellenspannung des diodengekoppelten NMOS-Transistors MN1 sinkt.
  • 2 ist ein Blockdiagramm, das eine Ringoszillatoreinheit 120 in dem Auffrischungssteuerschaltkreis von 1 darstellt. Gemäß der 1 enthält die Ringoszillatoreinheit 120 eine Mehrzahl von Oszillatoreinheitschaltkreisen 121, 122 und 123, die kaskadiert miteinander verbunden sind.
  • Ein jeweiliger Oszillatoreinheitschaltkreis 121, 122 und 123 gibt ein Pulssignal mit einer vorgegebenen Periode bzw. Periodendauer aus, die auf der Referenzspannung VRP basiert. Das Ausgangspulssignal wird nachfolgenden bzw. nachgeschalteten Oszillatoreinheitschaltkreisen 121, 122, 123 zur Verfügung gestellt. In einer Ausführungsform kann die Ringoszillatoreinheit 120N Oszillatoreinheitschaltkreise enthalten, wobei N eine ungerade Zahl größer als 3 ist.
  • 3 ist ein Schaltbild, das einen Oszillatoreinheitschaltkreis zeigt, der in der Ringoszillatoreinheit 120 von 2 enthalten ist. Gemäß der 3 enthält jeder der Oszillatoreinheitschaltkreise 121, 122 oder 123 PMOS-Transistoren MP2, MP3 und MP4 und einen NMOS-Transistor MN2. Zusätzlich kann jeder Oszillatoreinheitschaltkreis 121, 122 und 123 optional Kondensatoren 311 und 312 enthalten.
  • Ein erster PMOS-Transistor MP2 weist einen Source-Anschluss, der mit einer Versorgungsspannung (VDD) gekoppelt ist, und einen Gate-Anschluss auf, an den die Referenzspannung VRP angelegt ist. Ein zweiter PMOS-Transistor MP3 hat einen Source-Anschluss, der an einen Drain-Anschluss des ersten PMOS-Transistors MP2 angeschlossen ist, und einen Gate-Anschluss, der mit einem Eingangsanschluss 313 verbunden ist. Ein dritter PMOS-Transistor MP4 hat einen Source-Anschluss, der an einen Drain-Anschluss des zweiten PMOS-Transistors MP3 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRP angelegt bzw. eingegeben wird, sowie einen Drain-Anschluss, der an einen Ausgangsanschluss Z 314 angeschlossen ist. Der NMOS-Transistor hat einen Drain-Anschluss, der mit dem Ausgangsanschluss 314 verbunden ist, einen Gate-Anschluss, der mit dem Eingangsanschluss 313 verbunden ist, sowie einen Source-Anschluss, der mit Masse verbunden ist. Die Kondensatoren 311 und 312 umfassen MOS-Transistoren und werden für eine Stabilisierung eines Ausgangssignals Z eingesetzt, das am Ausgangsanschluss 314 ausgegeben wird.
  • Ein Betrieb des Auffrischungssteuerschaltkreises gemäß einer Ausführungsform der Erfindung wird nachfolgend mit Bezug auf die 1 bis 3 näher beschrieben.
  • Die Referenzspannung VRP als Ausgangssignal des Referenzspannungserzeugungsschaltkreises 110 nimmt ab, wenn die Betriebstemperatur der Einheit bzw. des Bauelements zunimmt. Wenn die Referenzspannung VRP abnimmt, werden die PMOS-Transistoren MP2 und MP4 in der Oszillatorschaltungseinheit von 3 schneller angeschaltet, um einen Strom zu liefern. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises schneller von einem logischen „low”-Zustand auf einen logischen high”-Zustand. Deswegen reduziert der Auffrischungssteuerschaltkreis von 1 die Periode seines Ausgangssignals VOUT, wenn die Temperatur ansteigt.
  • 4 ist ein Schaltbild, das einen weiteren Auffrischungssteuerschaltkreis zeigt. Gemäß der 4 enthält der Auffrischungssteuerschaltkreis einen Referenzspannungserzeugungsschatkreis 210 und eine Ringoszillatoreinheit 220. Zusätzlich kann der Auffrischungssteuerschaltkreis einen Inverter 230 aufweisen, der für eine Invertierung des Ausgangssignals VOSC der Ringoszillatoreinheit 220 und zur Steigerung einer Stromtreiberfähigkeit vorgesehen ist.
  • Ein Referenzspannungserzeugungsschaltkreis 210 erzeugt eine Referenzspannung VRN, die als Reaktion auf eine steigende Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors zunimmt, wobei die Drain-Source-Spannung als Reaktion auf einen Anstieg der Betriebstemperatur variiert. Die Ringoszillatoreinheit 220 erzeugt das Pulssignal VOSC mit einer Periodendauer, die in Abhängigkeit von einer Temperaturänderung basierend auf der Referenzspannung VRN variiert.
  • Die Funktion des Referenzspannungszerzeugungsschaltkreises 210 wird nun beschrieben.
  • Wenn die Betriebstemperatur ansteigt, sinkt der Absolutwert der Schwellenspannung eines NMOS-Transistors MN1 im Vergleich zu einem Fall ab, wenn dieser bei einer niedrigeren Temperatur betrieben wird. Deswegen steigt bei höherer Betriebstemperatur der Drain-Strom eines NMOS-Transistors MN3 an und die Drain-Source-Spannung (Vds) des NMOS-Transistors MN3 nimmt zu.
  • Wenn die Betriebstemperatur zunimmt, steigt die am Knoten N1 bereitgestellte Referenzspannung VRN an. Widerstände R3 und R4 werden eingesetzt, um den vom Referenzspannungserzeugungsschaltkreis 210 verbrauchten Strom zu reduzieren und um die am Knoten N1 ausgegebene Referenzspannung VRN zu stabilisieren.
  • Zusätzlich sinkt bei einem Anstieg der Betriebstemperatur der Absolutwert der Schwellenspannung des diodengekopppelten PMOS-Transistors MP5, so dass eine Spannungsdifferenz zwischen einer Spannung an dem Knoten N2 und einer Versorgungsspannung abnimmt. Deswegen nimmt die am Knoten N2 ausgegebene Referenzspannung VRN weiter zu.
  • 5 ist ein Blockdiagramm, das eine Ringoszillatoreinheit 220 des Auffrischungssteuerschaltkreises von 4 zeigt. Gemäß der 5 enthält die Ringoszillatoreinheit 220 eine Mehrzahl von Oszillatoreinheitschaltkreisen 221, 222 und 223, die kaskadiert miteinander gekoppelt sind.
  • Jeder der Oszillatoreinheitschaltkreise 221, 222 und 223 gibt ein Pulssignal mit einer vorgegebenen, von der Referenzspannung VRN abhängigen Periode aus. Das Ausgangspulssignal wird einem nachfolgenden Oszillatoreinheitschaltkreis zur Verfügung gestellt. Alternativ kann die Ringoszillatoreinheit 220 M Oszillatoreinheitschaltkreise enthalten, wobei M eine ungerade Zahl größer als 3 ist.
  • 6 ist ein Schaltbild, das die Oszillatoreinheitschaltkreise 221, 222 oder 223 der Ringoszillatoreinheit von 5 darstellt. Bezugnehmend auf 6 weist jeder Oszillatoreinheitschaltkreis 221, 222 und 223 einen PMOS-Transistor MP5 und NMOS-Transistoren MN3, MN4 und MN5 auf. Zusätzlich kann jeder Oszillatoreinheitschaltkreis 221, 222 und 223 Kondensatoren 611 und 612 enthalten.
  • Der PMOS-Transistor MP5 umfasst einen Source-Anschluss, der an eine Versorgungsspannung VDD angeschlossen ist, einen Gate-Anschluss, der mit einem Eingangsanschluss A 613 gekoppelt ist, und einen Drain-Anschluss, der an einen Ausgangsanschluss Z 614 angeschlossen ist. Ein erster NMOS-Transistor MN3 umfasst einen Drain-Anschluss, der mit dem Ausgangsanschluss Z 614 verbunden ist, und einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist. Ein zweiter NMOS-Transistor MN4 hat einen Drain-Anschluss, der an einen Source Anschluss des ersten NMOS-Transistors MN3 angeschlossen ist, und einen Gate-Anschluss, der mit dem Eingangsanschluss 613 gekoppelt ist. Ein dritter NMOS-Transistor MN5 umfasst einen Drain-Anschluss, der an einen Source-Anschluss des zweiten NMOS-Transistors MN4 angeschlossen ist, einen Gate Anschluss, an dem die Referenzspannung VRN anliegt, und einen Source Anschluss, der mit der Massespannung verbunden ist. Die Kondensatoren 611 und 612, die beispielsweise MOS-Transistoren umfassen, werden zur Stabilisierung des Signals Z verwendet, das am Ausgangsanschluss 614 ausgegeben wird.
  • Ein Betrieb des Auffrischungssteuerschaltkreises wird unter Bezug auf 4 bis 6 näher beschrieben.
  • Die Referenzspannung VRN, die durch den Referenzspannungserzeugungsschaltkreises 210 ausgegeben wird, erhöht sich bei einem Anstieg der Betriebstemperatur. Wenn die Referenzspannung VRN zunimmt, schalten die NMOS-Transistoren MN4 und MN5 der Oszillatoreinheitschaltkreise 221, 222 oder 223 von 6 schneller ein, um einen Strom zur Verfügung zu stellen. Deswegen wechselt das Ausgangssignal Z der Oszillatoreinheitschaltkreise 221, 222 oder 223 schneller von einem logischen „low”-Zustand auf einen logischen „high”-Zustand. Damit reduziert der Auffrischungssteuerschaltkreis von 4 die Dauer bzw. Periodendauer seines Ausgangssignals VOUT, wenn die Betriebstemperatur ansteigt.
  • 7 ist ein Schaltbild, das einen Auffrischungssteuersschaltkreis gemäß einer weiteren Ausführungsform der Erfindung darstellt. Gemäß 7 weist der Auffrischungssteuerschaltkreis einen ersten Referenzspannungserzeugungsschaltkreis 110, einen zweiten Referenzspannungserzeugungsschaltkreis 210 und eine Ringoszillatoreinheit 320 auf. Weiterhin kann der Auffrischungssteuerschaltkreis einen optionalen Inverter 330 aufweisen, um das Ausgangssignal VOSC des Ringoszillators 320 zu invertieren und eine Stromtreiberfähigkeit zu erhöhen.
  • Der erste Referenzspannungserzeugungsschaltkreis 110 erzeugt eine erste Referenzspannung VRP, die in Abhängigkeit von einer Zunahme der Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors sinkt, wobei die Drain-Source-Spannung temperaturabhängig ist.
  • Ein zweiter Referenzspannungserzeugungsschaltkreis 210 erzeugt eine zweite Referenzspannung VRN, die in Abhängigkeit von einer Zunahme der Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors zunimmt, wobei die Drain-Source-Spannung temperaturabhängig ist.
  • Die Ringoszillatoreinheit 320 erzeugt das Pulssignal VOSC mit einer Periode bzw. Periodendauer, die entsprechend einer Temperaturänderung basierend auf der ersten Referenzspannung VRP und der zweiten Referenzspannung VRN variiert.
  • Ein Betrieb des ersten Referenzspannungserzeugungsschaltkreises 110 wird nun beschrieben.
  • Wenn die Betriebstemperatur ansteigt, nimmt ein Absolutwert einer Schwellenspannung des PMOS-Transistors MP1 relativ zu seiner Schwellenspannung bei geringerer Temperatur ab. Deswegen nehmen bei einer Zunahme der Temperatur ein Drain-Strom des PMOS-Transistors MP1 und eine Drain-Source-Spannung (Vds) des PMOS-Transistors MP1 zu. Somit nimmt die ausgegebene Referenzspannung VRP ab, wenn die Temperatur zunimmt.
  • Ein Betrieb des zweiten Referenzspannungserzeugungsschaltkreises 210 wird nachfolgend beschrieben.
  • Wenn die Betriebstemperatur zunimmt, sinkt ein Absolutwert einer Schwellenspannung des NMOS-Transistors MN3 relativ zu seiner Schwellenspannung bei geringerer Temperatur ab. Deswegen nimmt ein Drain-Strom eines NMOS-Transistors MN3 und eine Drain-Source-Spannung (Vds) des NMOS-Transistors MN3 zu, wenn die Temperatur ansteigt. Wenn die Betriebstemperatur zunimmt, nimmt folglich die ausgegebene Referenzspannung VRN zu.
  • 8 ist ein Blockdiagramm, das eine Ringoszillatoreinheit 320 des Auffrischungssteuerschaltkreises von 7 darstellt. Gemäß 8 umfasst die Ringoszillatoreinheit 320 eine Mehrzahl von Oszillatoreinheitschaltkreisen 321, 322 und 323, die kaskadiert miteinander gekoppelt sind. Jeder Oszillatoreinheitschaltkreis 321, 322 und 323 gibt ein Pulssignal mit einer vorbestimmten Periode aus, die auf der Referenzspannung VRP und der Referenzspannung VRN basiert. Dabei wird das ausgegebene Pulssignal einer nachfolgenden bzw. nachgeschalteten Oszillatorschaltungseinheit zur Verfügung gestellt. Alternativ kann die Ringoszillatoreinheit 320K Oszillatoreinheitschaltkreise aufweisen, wobei K eine ungerade Zahl größer als 3 ist.
  • 9 ist ein Schaltbild, das einen Oszillatoreinheitschaltkreis 321, 322 oder 323 der Ringoszillatoreinheit von 8 zeigt. Gemäß 9 weist jeder Oszillatoreinheitschaltkreis 321, 322 und 323 PMOS-Transistoren MP11, MP12 und MP13 sowie NMOS-Transistoren MN11, MN12 und MN13 auf. Außerdem enthält jeder Oszillatoreinheitschaltkreis 321, 322 und 323 Kondensatoren 911 und 912.
  • Ein erster PMOS-Transistor MP11 umfasst einen Source-Anschluss, der an die Versorgungsspannung (VDD) angeschlossen ist, und einen Gate-Anschluss, an den die Referenzspannung VRP angelegt ist. Ein zweiter PMOS-Transistor MP12 umfasst einen Source-Anschluss, der an einen Drain-Anschluss des ersten PMOS-Transistors MP11 angeschlossen ist, sowie einen Gate-Anschluss, der an einen Eingangsanschluss A 913 angeschlossen ist. Ein dritter PMOS-Transistor MP13 umfasst einen Source-Anschluss, der an einen Drain-Anschluss des zweiten PMOS-Transistors MP12 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRP angelegt ist, und einen Drain-Anschluss, der an einen Ausgangsanschluss Z 914 gekoppelt ist. Ein erster NMOS-Transistor MN11 umfasst einen Drain-Anschluss, der an den Ausgangsanschluss Z 914 angeschlossen ist, sowie einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist. Ein zweiter NMOS-Transistor MN12 umfasst einen Drain-Anschluss, der an einen Source-Anschluss des ersten NMOS-Transistors MN11 angeschlossen ist, sowie einen Gate-Anschluss, der an den Eingangsanschluss A 913 angeschlossen ist. Ein dritter NMOS-Transistor MN13 umfasst einen Drain-Anschluss, der an den Source-Anschluss des zweiten NMOS-Transistors MN12 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist, und einen mit dem Massespannungsniveau verbundenen Source-Anschluss. Die Kondensatoren 911 und 912 umfassenden MOS-Transistoren und dienen zum Stabilisieren des am Ausgangsanschluss 914 ausgegebenen Signals Z.
  • Ein Betrieb des Auffrischungssteuerschaltkreises gemäß einem Ausführungsbeispiel der Erfindung wird unter Bezug auf 7 bis 9 nachfolgend beschrieben.
  • Die Referenzspannung VRP, die als Ausgangssignal des ersten Referenzspannungserzeugungsschaltkreises 110 bereit gestellt wird, sinkt, wenn die Betriebstemperatur des Bauelements zunimmt. Wenn die Referenzspannung VRP sinkt, werden die PMOS-Transistoren MP11 und MP13 in dem Oszillatoreinheitschaltkreis 321, 322 oder 323 gemäß 9 schneller angeschaltet, um einen Strom zur Verfügung zu stellen. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises 321, 322 oder 323 schneller von einem logischen „low”-Zustand zu einem logischen „high”-Zustand.
  • Die Referenzspannung VRP, die als Ausgangssignal des zweiten Referenzspannungserzeugungsschaltkreises 210 bereitgestellt wird, steigt, wenn die Temperatur ansteigt. Wenn die Referenzspannung VRN ansteigt, werden die NMOS-Transistoren MN11 und MN13 in dem Oszillatoreinheitschaltkreis 321, 322 oder 323 von 9 schneller angeschaltet, um einen Storm bereitzustellen. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises 321, 322 oder 323 schneller von einem logischen „low”-Zustand auf einen logischen „high”-Zustand.
  • Damit kann der Auffrischungssteuerschaltkreis gemäß 7 eine Dauer bzw. Periodendauer seines Ausgangssignals VOUT reduzieren, wenn die Betriebstemperatur steigt.
  • Die Widerstände R1, R2 und die Widerstände R3, R4 werden benutzt, um jeweils den von den Referenzspannungserzeugungsschaltkreisen 110 und 210 verbrauchten Strom zu reduzieren und um die Referenzspannung VRP und die Referenzspannung VRN, die als Ausgangsignale der Referenzspannungserzeugungsschaltkreise 110 bzw. 210 bereit gestellt werden, zu stabilisieren.
  • Wenn die Temperatur zunimmt, wird der Absolutwert der Schwellenspannung des diodengekoppelten NMOS-Transistors MN1 reduziert, so dass das Spannungspotential an dem Ausgangsknoten des ersten Referenzspannungserzeugungsschaltkreises 110 reduziert wird. Entsprechend wird die Referenzspannung VRP weiter reduziert.
  • Zudem wird bei einem Temperaturanstieg der Absolutwert einer Schwellenspannung eines diodengekoppelten PMOS-Transistors MP5 reduziert, so dass das Spannungspotential am Ausgangsknoten des zweiten Referenzspannungserzeugungsschaltkreises 210 reduziert wird. Entsprechend wird die Referenzspannung VRN weiter angehoben.
  • 10A bis 10D sind Signalverlaufsdiagramme, die Simulationsergebnisse eines Ausgangsspannungssignals des Auffrischungssteuerschaltkreises von 7 darstellen. Gemäß der 10A bis 10D hat ein Ausgangssignal des Auffrischungssteuerschaltkreises in 7 eine Periode bzw. Periodendauer von ungefähr 89,92 μs bei einer Temperatur von –45°C, von ungefähr 29,82 μs bei einer Temperatur von 0°C, von ungefähr 18,42 μs bei einer Temperatur von 30°C und von ungefähr 7,86 μs bei einer Temperatur von 125°C. Hieraus geht hervor, dass der Auffrischungszyklus bzw. die Auffrischungszykluszeit automatisch verkürzt wird, wenn die Temperatur zunimmt.
  • 11 ist ein Schaltbild eines Auffrischungssteuerschaltkreises, bei dem gemäß einem weiteren Ausführungsbeispiel der Erfindung ein Zähler vorgesehen ist. Gemäß der 11 umfasst der Auffrischungssteuerschaltkreis einen Referenzspannungserzeugungsschaltkreis 410, eine Ringoszillatoreinheit 420 und einen Zähler 430.
  • Die Referenzspannungserzeugungseinheit 410 erzeugt eine Referenzspannung VREF basierend auf einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors (FET), die in Abhängigkeit von einer Veränderung der Betriebstemperatur variiert. Zum Beispiel nimmt die Referenzspannung VREF bei einer Zunahme der Betriebstemperatur ab.
  • Die Ringoszillatoreinheit 420 erzeugt ein Pulssignal VOSC mit einer Periode, die entsprechend der Temperaturänderung basierend auf der Referenzspannung VREF variiert. Der Zähler 430 wird benutzt, um die Periode des Ausgangssignals VOSC der Ringoszillatoreinheit 420 zu verlängern und um ein Auffrischungssignal REFRESH für die Auffrischung eines DRAM-Speichers zu erzeugen. Der Zähler 430 wird benutzt, um die Periode des Ausgangssignals VOSC der Ringoszillatoreinheit 420 zu verlängern, da die Periode des Ausgangssignals der Ringoszillatoreinheit 420 eine in Mikrosekunden (μs) ausgedrückte Einheit ist, während in einer tatsächlichen Ausführungsform die Periode des Auffrischungszyklus, innerhalb dessen eine Speicherzelle des DRAM aufgefrischt wird, in Millisekunden(ms)-Einheiten ausgedrückt wird.
  • Wie oben beschrieben, steuern der Auffrischungssteuerschaltkreis und das Auffrischungssteuerverfahren gemäß der Erfindung den Auffrischungszyklus bzw. die Auffrischungszykluszeit oder die Auffrischungsperiode automatisch in Abhängigkeit von der Betriebstemperatur. Zudem wird der Stromverbrauch in einem Halbleiterspeicherbauelement reduziert.

Claims (7)

  1. Auffrischungssteuerschaltkreis, umfassend: – einen ersten Referenzspannungserzeugungsschaltkreis (110), der zum Erzeugen einer ersten Referenzspannung (VRP) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die erste Referenzspannung (VRP) bei einem Anstieg der Temperatur abnimmt, – einen zweiten Referenzspannungserzeugungsschaltkreis (210), der zum Erzeugen einer zweiten Referenzspannung (VRN) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MN3) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die zweite Referenzspannung (VRN) bei einem Anstieg der Temperatur zunimmt, und – eine Oszillatoreinheit (320), die zum Empfangen der ersten und der zweiten Referenzspannung (VRP, VRN) und zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von der Temperaturänderung basierend auf der ersten Referenzspannung (VRP) und der zweiten Referenzspannung (VRN) variiert, – wobei der erste Referenzspannungserzeugungsschaltkreis (110) umfasst: – einen PMOS-Transistor (MP1) mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Gate-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, – einen ersten Widerstand (R1), der zwischen einen Drain-Anschluss des PMOS-Transistors (MP1) und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand (R2) mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor (MN1) mit Drain- und Gate-Anschlüssen, die gemeinsam mit einem zweiten Anschluss des zweiten Widerstands (R2) gekoppelt sind, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, wobei die erste Referenzspannung (VRP) an dem ersten Knoten ausgegeben wird, – wobei die Oszillatoreinheit (320) eine Anzahl von Oszillatoreinheitschaltkreisen (321, 322, 323) umfasst, die miteinander in einer Kaskadenkonfiguration verbunden sind, – wobei ein jeweiliger Oszillatoreinheitschaltkreis (321, 322, 323) umfasst: – einen ersten PMOS-Transistor (MP11) mit einem Source-Anschluss, der mit der ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Gate-Anschluss, an dem die erste Referenzspannung (VRP) anliegt, – einen zweiten PMOS-Transistor (MP12) mit einem Source-Anschluss, der mit einem Drain-Anschluss des ersten PMOS-Transistors (MP11) gekoppelt ist, und einem Gate-Anschluss, der mit einem Eingangsanschluss (A) gekoppelt ist, – einen dritten PMOS-Transistor (MP13) mit einem Source-Anschluss, der mit einem Drain-Anschluss des zweiten PMOS-Transistors (MP12) gekoppelt ist, einem Gate-Anschluss, an dem die erste Referenzspannung (VRP) anliegt, und einem Drain-Anschluss, der mit einem Ausgangsanschluss (Z) gekoppelt ist, – einen ersten NMOS-Transistor (MN11) mit einem Drain-Anschluss, der mit dem Ausgangsanschluss (Z) gekoppelt ist und einem Gate-Anschluss, an dem die zweite Referenzspannung (VRN) anliegt, – einen zweiten NMOS-Transistor (MN12) mit einem Drain-Anschluss, der mit einem Source-Anschluss des ersten NMOS-Transistors (MN11) gekoppelt ist und einem Gate-Anschluss, der mit dem Eingangsanschluss (A) gekoppelt ist, und – einen dritten NMOS-Transistor (MN13) mit einem Drain-Anschluss, der mit einem Source-Anschluss des zweiten NMOS-Transistors (MN12) gekoppelt ist, einem Gate-Anschluss, an dem die zweite Referenzspannung (VRN) anliegt, und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist.
  2. Auffrischungssteuerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des PMOS-Transistors (MP1) des ersten Referenzspannungserzeugungsschaltkreises (110) mit steigender Temperatur zunimmt.
  3. Auffrischungssteuerschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der zweite Referenzspannungserzeugungsschaltkreis (210) umfasst: – einen PMOS-Transistor (MP5) mit einem Source-Anschluss, der mit der ersten Versorgungsspannung (VDD) gekoppelt ist, und miteinander gekoppelten Gate- und Drain-Anschlüssen, – einen ersten Widerstand (R3), der zwischen den Drain-Anschluss des PMOS-Transistors (MP5) und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand (R4) mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor (MN3) mit einem Drain-Anschluss, der mit einem zweiten Anschluss des zweiten Widerstands (R4) gekoppelt ist, einem Gate-Anschluss, der mit der ersten Versorgungsspannung (VDD) gekoppelt ist und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, wobei die zweite Referenzspannung (VRN) am ersten Knoten ausgegeben wird.
  4. Auffrischungssteuerschaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des NMOS-Transistors (MN3) des zweiten Referenzspannungserzeugungsschaltkreises (210) bei steigender Temperatur zunimmt.
  5. Auffrischungssteuerschaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis (321, 322, 323) umfasst: – ein erstes kapazitives Element (911), das zwischen die erste Versorgungsspannung (VDD) und den Ausgangsanschluss (Z) eingeschleift ist, und – ein zweites kapazitives Element (912), das zwischen die zweite Versorgungsspannung und den Ausgangsanschluss (Z) eingeschleift ist.
  6. Auffrischungssteuerschaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Inverter vorgesehen ist, der für eine Invertierung eines Ausgangssignals der Oszillatoreinheit und für eine Steigerung einer Stromtreiberkapazität ausgebildet ist.
  7. Auffrischungssteuerschaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Zähler für eine Verlängerung einer Periode des Pulssignals vorgesehen ist.
DE102006021254.1A 2005-04-29 2006-04-28 Auffrischungssteuerschaltkreis Active DE102006021254B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050036253A KR100657171B1 (ko) 2005-04-29 2005-04-29 리프레쉬 제어회로 및 리프레쉬 제어방법
KR10-2005-0036253 2005-04-29

Publications (2)

Publication Number Publication Date
DE102006021254A1 DE102006021254A1 (de) 2006-11-09
DE102006021254B4 true DE102006021254B4 (de) 2016-01-07

Family

ID=37111696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006021254.1A Active DE102006021254B4 (de) 2005-04-29 2006-04-28 Auffrischungssteuerschaltkreis

Country Status (3)

Country Link
US (1) US7315221B2 (de)
KR (1) KR100657171B1 (de)
DE (1) DE102006021254B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007141870A1 (ja) * 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
JP2008244665A (ja) * 2007-03-26 2008-10-09 Fujitsu Ltd 発振回路及び半導体装置
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
TWI357213B (en) * 2008-09-18 2012-01-21 Holtek Semiconductor Inc Circuit and method with temperature compensation
US8373482B2 (en) * 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US9496853B2 (en) 2011-07-22 2016-11-15 Nvidia Corporation Via resistance analysis systems and methods
US8664986B2 (en) * 2011-07-28 2014-03-04 Intel Corporation System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
JP6703398B2 (ja) * 2015-12-25 2020-06-03 ルネサスエレクトロニクス株式会社 半導体装置
CN111769832B (zh) * 2020-06-28 2024-04-16 天津大学 一种自适应环形振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021085C1 (de) * 2000-04-28 2002-02-07 Infineon Technologies Ag Refresh-Ansteuerschaltung für einen DRAM
US20020018387A1 (en) * 2000-06-30 2002-02-14 Jong Ki Nam Self refresh circuit for semiconductor memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141865A (ja) 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR19990019949A (ko) 1997-08-30 1999-03-25 양재신 자동차 연료 장치의 연료 펌프 교환용 공구
US6946896B2 (en) * 2003-05-29 2005-09-20 Broadcom Corporation High temperature coefficient MOS bias generation circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10021085C1 (de) * 2000-04-28 2002-02-07 Infineon Technologies Ag Refresh-Ansteuerschaltung für einen DRAM
US20020018387A1 (en) * 2000-06-30 2002-02-14 Jong Ki Nam Self refresh circuit for semiconductor memory device

Also Published As

Publication number Publication date
KR20060114225A (ko) 2006-11-06
DE102006021254A1 (de) 2006-11-09
KR100657171B1 (ko) 2006-12-20
US7315221B2 (en) 2008-01-01
US20060244490A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
DE102006021254B4 (de) Auffrischungssteuerschaltkreis
DE102010024622B4 (de) Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits
DE112012004989B4 (de) Erweiterter Datenaufbewahrungsmodus für dynamische Speicher
DE69528916T2 (de) Synchroner Speicher mit parallelen Ausgangsdatenwegen
DE69123666T2 (de) Halbleiterspeicheranordnung
DE4447754B4 (de) Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE4238636C2 (de) Vorrichtung zur Reduzierung des Leistungsverbrauchs während des Selbstauffrischbetriebes in einer Halbleiterspeichereinrichtung
DE69016805T2 (de) Dynamischer Direktzugriffsspeicher mit verbesserter Wortleitungssteuerung.
DE19655033B4 (de) Halbleitereinrichtung
DE4420666C2 (de) Oszillatorschaltung in einer Halbleiterspeichereinrichtung
DE4437757C2 (de) Referenzspannungserzeugungsschaltung
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE102006041646B4 (de) Schaltung und Verfahren zur Sperrvorspannungserzeugung und Pegeldetektor hierfür
DE10239515A1 (de) Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung
DE10237995A1 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE3911450A1 (de) Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen
DE102009029853A1 (de) Vorrichtung und Verfahren für die Reduzierung der elektrischen Leistung
DE102010016083A1 (de) System und Verfahren zum Regeln einer Stromversorgung
DE102007009525A1 (de) Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals
DE102004061313A1 (de) Oszillator mit Temperatursteuerung
DE10002374C2 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE102017223808A1 (de) Niedrigleistungsoszillator unter Verwendung von Flipped-Gate-MOS
DE19831350B4 (de) Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet, und Verfahren der Verwendung einer Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet
DE102008027392B4 (de) Schaltung und Verfahren zum Betrieb einer Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final