DE102006021254A1 - Auffrischungssteuerschaltkreis, Oszillatorschaltkreis und Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements - Google Patents
Auffrischungssteuerschaltkreis, Oszillatorschaltkreis und Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements Download PDFInfo
- Publication number
- DE102006021254A1 DE102006021254A1 DE102006021254A DE102006021254A DE102006021254A1 DE 102006021254 A1 DE102006021254 A1 DE 102006021254A1 DE 102006021254 A DE102006021254 A DE 102006021254A DE 102006021254 A DE102006021254 A DE 102006021254A DE 102006021254 A1 DE102006021254 A1 DE 102006021254A1
- Authority
- DE
- Germany
- Prior art keywords
- coupled
- terminal
- reference voltage
- drain
- refresh control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000008859 change Effects 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 230000001419 dependent effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 22
- 230000007423 decrease Effects 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 11
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 4
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Die Erfindung betrifft einen Auffrischungssteuerschaltkreis, einen Oszillatorschaltkreis und ein Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements. DOLLAR A Der erfindungsgemäße Auffrischungssteuerschaltkreis umfasst einen Referenzspannungserzeugungsschaltkreis (110), der zum Erzeugen einer Referenzspannung (VRP) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors in Abhängigkeit von einer Temperaturänderung ausgebildet ist, und eine Oszillatoreinheit (120), die zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von der Temperaturänderung basierend auf der Referenzspannung (VRP) variiert. DOLLAR A Verwendung beispielsweise in Halbleiterspeicherbauelementen.
Description
- Die Erfindung betrifft einen Auffrischungssteuerschaltkreis, einen Oszillatorschaltkreis und ein Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements.
- Eine Zelleneinheit eines dynamischen Speichers mit wahlfreiem Zugriff (Dynamic-Random-Access-Memory, DRAM) besteht typischerweise aus einem einzelnen Transistor und einem einzelnen Speicherkondensator, um einen hohen Integrationsgrad zu erreichen. Ein anfänglicher Betrag einer elektrischen Ladung in dem Speicherkondensator kann durch einen von dem Transistor hervorgerufenen Leckstrom reduziert werden. Dies bedeutet, dass Daten, die in der Zelleneinheit des DRAM gespeichert sind, unabsichtlich verloren gehen können. Um den Datenverlust zu vermeiden, kann ein DRAM einen Auffrischungsvorgang vornehmen. Im Detail liest das DRAM periodisch die in der Zelleneinheit gespeicherten Daten aus und beschreibt den Speicherkondensator mit einer elektrischen Ladung entsprechend den ausgelesenen Daten. Dieser Vorgang wird als Auffrischungsvorgang bzw. Auffrischungsoperation bezeichnet.
- Gleichwohl kann das DRAM weder eine Leseoperation noch eine Schreiboperation durchführen, wenn es einen Auffrischungsvorgang vornimmt. Dadurch kann eine externe Einrichtung während des Auffrischungsvorgangs nicht auf das DRAM zugreifen, was zu einer Verschlechterung der Gesamtleistungsfähigkeit des DRAM führt.
- Wenn die Betriebstemperatur des DRAM zunimmt, reduziert sich die Zeit, während der die Daten in den Speicherkondensatoren der DRAM-Zellen bewahrt bzw. gespeichert werden. Umgekehrt verlängert sich die Zeit, während der die Daten in den Speicherkondensatoren der DRAM-Zellen bewahrt bzw. gespeichert werden können, wenn die Temperatur des DRAM abnimmt. Deshalb muss bei einer Erhöhung der Temperatur der DRAM-Zellen eine häufigere Auffrischung des DRAM vorgenommen werden, um einen Verlust der gespeicherten Daten zu verhindern.
- Gleichwohl ist in einem konventionellen DRAM der Auffrischungszyklus bzw. die Auffrischungsperiodendauer entsprechend der geringsten Datenspeicherungszeit bestimmt. Die kürzeste Datenspeicherungszeit tritt auf, wenn das DRAM bei seiner höchsten Betriebstemperatur, beispielsweise bei ungefähr 125 °C, betrieben wird. Der in dieser Weise bestimmte Auffrischungsperiodendauer bzw. Auffrischungsperiode wird für das DRAM über seinen gesamten Betriebstemperaturbereich angewandt.
- Wenn der Auffrischungsvorgang innerhalb des Auffrischungszyklus vorgenommen wird, der anhand der höchsten Temperatur, bei der das DRAM betrieben werden kann, bestimmt ist, führt das DRAM bei einem Betrieb bei einer niedrigeren Temperatur unnötig häufig Auffrischungsvorgänge durch. Derartige unnötige Auffrischungsvorgänge bei niedrigeren Temperaturen können einen erhöhten Stromverbrauch und eine reduzierte Leistung des DRAM bewirken.
- Es ist die Aufgabe der Erfindung, einen Auffrischungssteuerschaltkreis, einen Oszillatorschaltkreis und ein Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements zur Verfügung zu stellen, die eine erhöhte Leistungsfähigkeit und einen geringeren Stromverbrauch aufweisen.
- Diese Aufgabe wird durch einen Auffrischungssteuerschaltkreis nach Anspruch 1 oder 16, einen Oszillatorschaltkreis nach Anspruch 26 und ein Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements nach Anspruch 31 oder 32 gelöst.
- Der Wortlaut der Unteransprüche wird durch ausdrückliche Bezugnahme zum Gegenstand der Beschreibung gemacht.
- Die vorliegende Erfindung stellt einen Auffrischungssteuerschaltkreis und ein Auffrischungsverfahren bereit, mit denen der Auffrischungszyklus bzw. die Auffrischungsperiode entsprechend einer Veränderung der Betriebstemperatur automatisch gesteuert werden kann.
- Ausführungsformen der vorliegenden Erfindung stellen einen Auffrischungssteuerschaltkreis bereit, der in Abhängigkeit von einer Temperaturänderung eine automatische Anpassung des Auffrischungszyklus bzw. der Auffrischungsperiode vornimmt.
- Weitere Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements bereit, bei dem eine automatische Anpassung des Auffrischungszyklus bzw. der Auffrischungsperiode an eine Temperaturänderung vorgenommen wird.
- Weitere Ausführungsformen der vorliegenden Erfindung stellen einen Auffrischungssteuerschaltkreis bereit, der einen Energieverbrauch eines Halbleiterspeicherbauelements reduziert.
- Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen sowie der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung, die anhand der Zeichnungen dargestellt sind. Hierbei zeigen:
-
1 einen Schaltbild eines Auffrischungssteuerschaltkreises gemäß einer Ausführungsform der Erfindung, -
2 ein Blockdiagramm einer Ringoszillatoreinheit in dem Auffrischungssteuerschaltkreis von1 , -
3 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von2 , -
4 ein Schaltbild eines Auffrischungssteuerschaltkreises gemäß einer weiteren Ausführungsform der Erfindung, -
5 ein Blockschaltbild eines Ringoszillators des Auffrischungssteuerschaltkreises von4 , -
6 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von5 , -
7 ein Schaltbild eines Auffrischungssteuerschaltkreises gemäß einer weiteren Ausführungsform der Erfindung, -
8 ein Blockdiagramm eines Ringoszillators des Auffrischungssteuerschaltkreises von7 , -
9 ein Schaltbild eines Oszillatoreinheitschaltkreises der Ringoszillatoreinheit von8 , -
10A –10D Signalverlaufsdiagramme von Simulationsergebnissen eines Ausgangsspannungssignals des Auffrischungssteuerschaltkreises von7 , -
11 ein Schaltbild eines Auffrischungssteuerschaltkreises mit einem Zähler gemäß einer weiteren Ausführungsform der Erfindung. - Wenn innerhalb der nachfolgenden Beschreibung ein Element als „verbunden" oder „gekoppelt" mit einem weiteren Element beschrieben wird, kann eine direkte Kopplung bzw. Verbindung an das andere Element vorgesehen sein oder es können dazwischen angeordnete bzw. eingeschleifte Elemente vorliegen. Wird ein Element jedoch als „direkt verbunden" oder „direkt gekoppelt" an ein weiteres Element beschrieben, sind keine dazwischen liegenden Elemente vorgesehen. Andere Ausdrucksweisen zur Beschreibung der Beziehung zwischen Elementen (z.B. „zwischen", „direkt zwischen", „benachbart" – „direkt benachbart", etc.) sollen in sinngemäßer Weise verstanden werden.
-
1 zeigt ein Schaltbild eines Auffrischungssteuerschaltkreises gemäß einer Ausführungsform der Erfindung. Gemäß1 umfasst der Auffrischungssteuerschaltkreis einen Referenzspannungserzeugungsschaltkreis110 und eine Ringoszillatoreinheit120 . Weiterhin kann der Auffrischungssteuerschaltkreis einen Inverter130 für die Invertierung eines Ausgangssignals VOSC der Ringoszillatoreinheit120 und für die Erhöhung einer Stromtreiberfähigkeit aufweisen. - Der Referenzspannungserzeugungsschaltkreis
110 erzeugt eine Referenzspannung VRP basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors (FET), die in Abhängigkeit von einer Betriebstemperatur der Einheit variiert. Beispielsweise nimmt die Referenzspannung als Reaktion auf einen Anstieg der Betriebstemperatur ab. Die Ringoszillatoreinheit120 erzeugt ein Pulssignal VOSC mit einer Periode, die als Reaktion auf die Veränderung der Temperatur basierend auf der Referenzspannung VRP variiert. - Der Referenzspannungserzeugungsschaltkreis
110 umfasst einen PMOS-Transistor MP1, Widerstände R1 und R2 und einen NMOS-Transistor MN1. - Der PMOS-Transistor MP1 umfasst einen Source-Anschluss, der mit einer Versorgungsspannung VDD verbunden bzw. gekoppelt ist, und einen Gate-Anschluss, der mit der Massespannung verbunden bzw. gekoppelt ist. Der Widerstand R1 ist zwischen einen Drain-Anschluss des PMOS-Transistors MP1 und einen Knoten N1 eingeschleift. Der Widerstand R2 weist einen ersten Anschluss auf, der mit dem Knoten N1 verbunden ist. Der NMOS-Transistor MN1 umfasst Drain-Anschlüsse und Gate-Anschlüsse, die gemeinsam mit einem zweiten Anschluss des Widerstands R2 verbunden sind, sowie einen Source-Anschluss, der mit der Massespannung verbunden ist. Die Referenzspannung VRP wird an dem Knoten N1 ausgegeben.
- Die Funktion des Referenzspannungserzeugungsschaltkreises
110 wird nachfolgend beschrieben. - Wenn die Betriebstemperatur des PMOS-Transistors MP1 erhöht wird, reduziert sich ein Absolutwert seiner Schwellenspannung gegenüber seiner Schwellenspannung bei geringerer Betriebstemperatur. Deswegen steigen bei einem Temperaturanstieg ein Drain-Strom und eine Drain-Source-Spannung (Vds) des PMOS-Transistors MP1 an. Folglich sinkt der am Knoten N1 ausgegebene Spannungspegel der Referenzspannung VRP, wenn die Temperatur ansteigt. Die Widerstände R1 und R2 werden eingesetzt, um den Stromverbrauch des Referenzspannungserzeugungsschaltkreises
110 zu reduzieren und um die Referenzspannung VRP zu stabilisieren. Wenn die Betriebstemperatur ansteigt, kommt es zudem zu einer wei teren Reduzierung des Spannungspotentials der am Knoten N1 ausgegebenen Referenzspannung VRP, da der Absolutwert der Schwellenspannung des diodengekoppelten NMOS-Transistors MN1 sinkt. -
2 ist ein Blockdiagramm, das eine Ringoszillatoreinheit120 in dem Auffrischungssteuerschaltkreis von1 darstellt. Gemäß der1 enthält die Ringoszillatoreinheit120 eine Mehrzahl von Oszillatoreinheitschaltkreisen121 ,122 und123 , die kaskadiert miteinander verbunden sind. - Ein jeweiliger Oszillatoreinheitschaltkreis
121 ,122 und123 gibt ein Pulssignal mit einer vorgegebenen Periode bzw. Periodendauer aus, die auf der Referenzspannung VRP basiert. Das Ausgangspulssignal wird nachfolgenden bzw. nachgeschalteten Oszillatoreinheitschaltkreisen121 ,122 ,123 zur Verfügung gestellt. In einer Ausführungsform kann die Ringoszillatoreinheit120 N Oszillatoreinheitschaltkreise enthalten, wobei N eine ungerade Zahl größer als 3 ist. -
3 ist ein Schaltbild, das einen Oszillatoreinheitschaltkreis zeigt, der in der Ringoszillatoreinheit120 von2 enthalten ist. Gemäß der3 enthält jeder der Oszillatoreinheitschaltkreise121 ,122 oder123 PMOS-Transistoren MP2, MP3 und MP4 und einen NMOS-Transistor MN2. Zusätzlich kann jeder Oszillatoreinheitschaltkreis121 ,122 und123 optional Kondensatoren311 und312 enthalten. - Ein erster PMOS-Transistor MP2 weist einen Source-Anschluss, der mit einer Versorgungsspannung (VDD) gekoppelt ist, und einen Gate-Anschluss auf, an den die Referenzspannung VRP angelegt ist. Ein zweiter PMOS-Transistor MP3 hat einen Source-Anschluss, der an einen Drain-Anschluss des ersten PMOS-Transistors MP2 angeschlossen ist, und einen Gate-Anschluss, der mit einem Eingangsanschluss
313 verbunden ist. Ein dritter PMOS-Transistor MP4 hat einen Source-Anschluss, der an einen Drain-Anschluss des zweiten PMOS-Transistors MP3 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRP angelegt bzw. eingegeben wird, sowie einen Drain-Anschluss, der an einen Ausgangsanschluss Z314 angeschlossen ist. Der NMOS-Transistor hat einen Drain-Anschluss, der mit dem Ausgangsanschluss314 verbunden ist, einen Gate-Anschluss, der mit dem Eingangsanschluss313 verbunden ist, sowie einen Source- Anschluss, der mit Masse verbunden ist. Die Kondensatoren311 und312 umfassen MOS-Transistoren und werden für eine Stabilisierung eines Ausgangssignals Z eingesetzt, das am Ausgangsanschluss314 ausgegeben wird. - Ein Betrieb des Auffrischungssteuerschaltkreises gemäß einer Ausführungsform der Erfindung wird nachfolgend mit Bezug auf die
1 bis3 näher beschrieben. - Die Referenzspannung VRP als Ausgangssignal des Referenzspannungserzeugungsschaltkreises
110 nimmt ab, wenn die Betriebstemperatur der Einheit bzw. des Bauelements zunimmt. Wenn die Referenzspannung VRP abnimmt, werden die PMOS-Transistoren MP2 und MP4 in der Oszillatorschaltungseinheit von3 schneller angeschaltet, um einen Strom zu liefern. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises schneller von einem logischen „low"-Zustand auf einen logischen „high"-Zustand. Deswegen reduziert der Auffrischungssteuerschaltkreis von1 die Periode seines Ausgangssignals VOUT, wenn die Temperatur ansteigt. -
4 ist ein Schaltbild, das einen Auffrischungssteuerschaltkreis gemäß einer weiteren Ausführungsform der Erfindung zeigt. Gemäß der4 enthält der Auffrischungssteuerschaltkreis einen Referenzspannungserzeugungsschaltkreis210 und eine Ringoszillatoreinheit220 . Zusätzlich kann der Auffrischungssteuerschaltkreis einen Inverter230 aufweisen, der für eine Invertierung des Ausgangssignals VOSC der Ringoszillatoreinheit220 und zur Steigerung einer Stromtreiberfähigkeit vorgesehen ist. - Ein Referenzspannungserzeugungsschaltkreis
210 erzeugt eine Referenzspannung VRN, die als Reaktion auf eine steigende Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors zunimmt, wobei die Drain-Source-Spannung als Reaktion auf einen Anstieg der Betriebstemperatur variiert. Die Ringoszillatoreinheit220 erzeugt das Pulssignal VOSC mit einer Periodendauer, die in Abhängigkeit von einer Temperaturänderung basierend auf der Referenzspannung VRN variiert. - Die Funktion des Referenzspannungszerzeugungsschaltkreises
210 wird nun beschrieben. - Wenn die Betriebstemperatur ansteigt, sinkt der Absolutwert der Schwellenspannung eines NMOS-Transistors MN1 im Vergleich zu einem Fall ab, wenn dieser bei einer niedrigeren Temperatur betrieben wird. Deswegen steigt bei höherer Betriebstemperatur der Drain-Strom eines NMOS-Transistors MN3 an und die Drain-Source-Spannung (Vds) des NMOS-Transistors MN3 nimmt zu.
- Wenn die Betriebstemperatur zunimmt, steigt die am Knoten N1 bereitgestellte Referenzspannung VRN an. Widerstände R3 und R4 werden eingesetzt, um den vom Referenzspannungserzeugungsschaltkreis
210 verbrauchten Strom zu reduzieren und um die am Knoten N1 ausgegebene Referenzspannung VRN zu stabilisieren. - Zusätzlich sinkt bei einem Anstieg der Betriebstemperatur der Absolutwert der Schwellenspannung des diodengekopppelten PMOS-Transistors MP5, so dass eine Spannungsdifferenz zwischen einer Spannung an dem Knoten N2 und einer Versorgungsspannung abnimmt. Deswegen nimmt die am Knoten N2 ausgegebene Referenzspannung VRN weiter zu.
-
5 ist ein Blockdiagramm, das eine Ringoszillatoreinheit220 des Auffrischungssteuerschaltkreises von4 zeigt. Gemäß der5 enthält die Ringoszillatoreinheit220 eine Mehrzahl von Oszillatoreinheitschaltkreisen221 ,222 und223 , die kaskadiert miteinander gekoppelt sind. - Jeder der Oszillatoreinheitschaltkreise
221 ,222 und223 gibt ein Pulssignal mit einer vorgegebenen, von der Referenzspannung VRN abhängigen Periode aus. Das Ausgangspulssignal wird einem nachfolgenden Oszillatoreinheitschaltkreis zur Verfügung gestellt. Alternativ kann die Ringoszillatoreinheit220 M Oszillatoreinheitschaltkreise enthalten, wobei M eine ungerade Zahl größer als 3 ist. -
6 ist ein Schaltbild, das die Oszillatoreinheitschaltkreise221 ,222 oder223 der Ringoszillatoreinheit von5 darstellt. Bezugnehmend auf6 weist jeder Oszillatoreinheitschaltkreis221 ,222 und223 einen PMOS-Transistor MP5 und NMOS- Transistoren MN3, MN4 und MN5 auf. Zusätzlich kann jeder Oszillatoreinheitschaltkreis221 ,222 und223 Kondensatoren611 und612 enthalten. - Der PMOS-Transistor MP5 umfasst einen Source-Anschluss, der an eine Versorgungsspannung VDD angeschlossen ist, einen Gate-Anschluss, der mit einem Eingangsanschluss A
613 gekoppelt ist, und einen Drain-Anschluss, der an einen Ausgangsanschluss Z614 angeschlossen ist. Ein erster NMOS-Transistor MN3 umfasst einen Drain-Anschluss, der mit dem Ausgangsanschluss Z614 verbunden ist, und einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist. Ein zweiter NMOS-Transistor MN4 hat einen Drain-Anschluss, der an einen Source-Anschluss des ersten NMOS-Transistors MN3 angeschlossen ist, und einen Gate-Anschluss, der mit dem Eingangsanschluss613 gekoppelt ist. Ein dritter NMOS-Transistor MN5 umfasst einen Drain-Anschluss, der an einen Source-Anschluss des zweiten NMOS-Transistors MN4 angeschlossen ist, einen Gate-Anschluss, an dem die Referenzspannung VRN anliegt, und einen Source-Anschluss, der mit der Massespannung verbunden ist. Die Kondensatoren611 und612 , die beispielsweise MOS-Transistoren umfassen, werden zur Stabilisierung des Signals Z verwendet, das am Ausgangsanschluss614 ausgegeben wird. - Ein Betrieb des Auffrischungssteuerschaltkreises gemäß einem Ausführungsbeispiel der Erfindung wird unter Bezug auf
4 bis6 näher beschrieben. - Die Referenzspannung VRN, die durch den Referenzspannungserzeugungsschaltkreises
210 ausgegeben wird, erhöht sich bei einem Anstieg der Betriebstemperatur. Wenn die Referenzspannung VRN zunimmt, schalten die NMOS-Transistoren MN4 und MN5 der Oszillatoreinheitschaltkreise221 ,222 oder223 von6 schneller ein, um einen Strom zur Verfügung zu stellen. Deswegen wechselt das Ausgangssignal Z der Oszillatoreinheitschaltkreise221 ,222 oder223 schneller von einem logischen „low"-Zustand auf einen logischen „high"-Zustand. Damit reduziert der Auffrischungssteuerschaltkreis von4 die Dauer bzw. Periodendauer seines Ausgangssignals VOUT, wenn die Betriebstemperatur ansteigt. -
7 ist ein Schaltbild, das einen Auffrischungssteuerschaltkreis gemäß einer weiteren Ausführungsform der Erfindung darstellt. Gemäß7 weist der Auffri schungssteuerschaltkreis einen ersten Referenzspannungserzeugungsschaltkreis110 , einen zweiten Referenzspannungserzeugungsschaltkreis210 und eine Ringoszillatoreinheit320 auf. Weiterhin kann der Auffrischungssteuerschaltkreis einen optionalen Inverter330 aufweisen, um das Ausgangssignal VOSC des Ringoszillators320 zu invertieren und eine Stromtreiberfähigkeit zu erhöhen. - Der erste Referenzspannungserzeugungsschaltkreis
110 erzeugt eine erste Referenzspannung VRP, die in Abhängigkeit von einer Zunahme der Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors sinkt, wobei die Drain-Source-Spannung temperaturabhängig ist. - Ein zweiter Referenzspannungserzeugungsschaltkreis
210 erzeugt eine zweite Referenzspannung VRN, die in Abhängigkeit von einer Zunahme der Betriebstemperatur basierend auf einer Veränderung einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors zunimmt, wobei die Drain-Source-Spannung temperaturabhängig ist. - Die Ringoszillatoreinheit
320 erzeugt das Pulssignal VOSC mit einer Periode bzw. Periodendauer, die entsprechend einer Temperaturänderung basierend auf der ersten Referenzspannung VRP und der zweiten Referenzspannung VRN variiert. - Ein Betrieb des ersten Referenzspannungserzeugungsschaltkreises
110 wird nun beschrieben. - Wenn die Betriebstemperatur ansteigt, nimmt ein Absolutwert einer Schwellenspannung des PMOS-Transistors MP1 relativ zu seiner Schwellenspannung bei geringerer Temperatur ab. Deswegen nehmen bei einer Zunahme der Temperatur ein Drain-Strom des PMOS-Transistors MP1 und eine Drain-Source-Spannung (Vds) des PMOS-Transistors MP1 zu. Somit nimmt die ausgegebene Referenzspannung VRP ab, wenn die Temperatur zunimmt.
- Ein Betrieb des zweiten Referenzspannungserzeugungsschaltkreises
210 wird nachfolgend beschrieben. - Wenn die Betriebstemperatur zunimmt, sinkt ein Absolutwert einer Schwellenspannung des NMOS-Transistors MN3 relativ zu seiner Schwellenspannung bei geringerer Temperatur ab. Deswegen nimmt ein Drain-Strom eines NMOS-Transistors MN3 und eine Drain-Source-Spannung (Vds) des NMOS-Transistors MN3 zu, wenn die Temperatur ansteigt. Wenn die Betriebstemperatur zunimmt, nimmt folglich die ausgegebene Referenzspannung VRN zu.
-
8 ist ein Blockdiagramm, das eine Ringoszillatoreinheit320 des Auffrischungssteuerschaltkreises von7 darstellt. Gemäß8 umfasst die Ringoszillatoreinheit320 eine Mehrzahl von Oszillatoreinheitschaltkreisen321 ,322 und323 , die kaskadiert miteinander gekoppelt sind. Jeder Oszillatoreinheitschaltkreis321 ,322 und323 gibt ein Pulssignal mit einer vorbestimmten Periode aus, die auf der Referenzspannung VRP und der Referenzspannung VRN basiert. Dabei wird das ausgegebene Pulssignal einer nachfolgenden bzw. nachgeschalteten Oszillatorschaltungseinheit zur Verfügung gestellt. Alternativ kann die Ringoszillatoreinheit320K Oszillatoreinheitschaltkreise aufweisen, wobei K eine ungerade Zahl größer als 3 ist. -
9 ist ein Schaltbild, das einen Oszillatoreinheitschaltkreis321 ,322 oder323 der Ringoszillatoreinheit von8 zeigt. Gemäß9 weist jeder Oszillatoreinheitschaltkreis321 ,322 und323 PMOS-Transistoren MP11, MP12 und MP13 sowie NMOS-Transistoren MN11, MN12 und MN13 auf. Außerdem enthält jeder Oszillatoreinheitschaltkreis321 ,322 und323 Kondensatoren911 und912 . - Ein erster PMOS-Transistor MP11 umfasst einen Source-Anschluss, der an die Versorgungsspannung (VDD) angeschlossen ist, und einen Gate-Anschluss, an den die Referenzspannung VRP angelegt ist. Ein zweiter PMOS-Transistor MP12 umfasst einen Source-Anschluss, der an einen Drain-Anschluss des ersten PMOS-Transistors MP11 angeschlossen ist, sowie einen Gate-Anschluss, der an einen Eingangsanschluss A
913 angeschlossen ist. Ein dritter PMOS-Transistor MP13 umfasst einen Source-Anschluss, der an einen Drain-Anschluss des zweiten PMOS-Transistors MP12 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRP angelegt ist, und einen Drain-Anschluss, der an einen Ausgangsanschluss Z914 gekoppelt ist. Ein erster NMOS-Transistor MN11 umfasst einen Drain-Anschluss, der an den Ausgangsanschluss Z914 angeschlossen ist, sowie einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist. Ein zweiter NMOS-Transistor MN12 umfasst einen Drain-Anschluss, der an einen Source-Anschluss des ersten NMOS-Transistors MN11 angeschlossen ist, sowie einen Gate-Anschluss, der an den Eingangsanschluss A913 angeschlossen ist. Ein dritter NMOS-Transistor MN13 umfasst einen Drain-Anschluss, der an den Source-Anschluss des zweiten NMOS-Transistors MN12 angeschlossen ist, einen Gate-Anschluss, an den die Referenzspannung VRN angelegt ist, und einen mit dem Massespannungsniveau verbundenen Source-Anschluss. Die Kondensatoren911 und912 umfassenden MOS-Transistoren und dienen zum Stabilisieren des am Ausgangsanschluss914 ausgegebenen Signals Z. - Ein Betrieb des Auffrischungssteuerschaltkreises gemäß einem Ausführungsbeispiel der Erfindung wird unter Bezug auf
7 bis9 nachfolgend beschrieben. - Die Referenzspannung VRP, die als Ausgangssignal des ersten Referenzspannungserzeugungsschaltkreises
110 bereit gestellt wird, sinkt, wenn die Betriebstemperatur des Bauelements zunimmt. Wenn die Referenzspannung VRP sinkt, werden die PMOS-Transistoren MP11 und MP13 in dem Oszillatoreinheitschaltkreis321 ,322 oder323 gemäß9 schneller angeschaltet, um einen Strom zur Verfügung zu stellen. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises321 ,322 oder323 schneller von einem logischen „low"-Zustand zu einem logischen „high"-Zustand. - Die Referenzspannung VRP, die als Ausgangssignal des zweiten Referenzspannungserzeugungsschaltkreises
210 bereitgestellt wird, steigt, wenn die Temperatur ansteigt. Wenn die Referenzspannung VRN ansteigt, werden die NMOS-Transistoren MN11 und MN13 in dem Oszillatoreinheitschaltkreis321 ,322 oder323 von9 schneller angeschaltet, um einen Storm bereitzustellen. Dadurch wechselt das Ausgangssignal Z des Oszillatoreinheitschaltkreises321 ,322 oder323 schneller von einem logischen „low"-Zustand auf einen logischen „high"-Zustand. - Damit kann der Auffrischungssteuerschaltkreis gemäß
7 eine Dauer bzw. Periodendauer seines Ausgangssignals VOUT reduzieren, wenn die Betriebstemperatur steigt. - Die Widerstände R1, R2 und die Widerstände R3, R4 werden benutzt, um jeweils den von den Referenzspannungserzeugungsschaltkreisen
110 und210 verbrauchten Strom zu reduzieren und um die Referenzspannung VRP und die Referenzspannung VRN, die als Ausgangsignale der Referenzspannungserzeugungsschaltkreise110 bzw. 210 bereit gestellt werden, zu stabilisieren. - Wenn die Temperatur zunimmt, wird der Absolutwert der Schwellenspannung des diodengekoppelten NMOS-Transistors MN1 reduziert, so dass das Spannungspotential an dem Ausgangsknoten des ersten Referenzspannungserzeugungsschaltkreises
110 reduziert wird. Entsprechend wird die Referenzspannung VRP weiter reduziert. - Zudem wird bei einem Temperaturanstieg der Absolutwert einer Schwellenspannung eines diodengekoppelten PMOS-Transistors MP5 reduziert, so dass das Spannungspotential am Ausgangsknoten des zweiten Referenzspannungserzeugungsschaltkreises
210 reduziert wird. Entsprechend wird die Referenzspannung VRN weiter angehoben. -
10A bis10D sind Signalverlaufsdiagramme, die Simulationsergebnisse eines Ausgangsspannungssignals des Auffrischungssteuerschaltkreises von7 darstellen. Gemäß der10A bis10D hat ein Ausgangssignal des Auffrischungssteuerschaltkreises in7 eine Periode bzw. Periodendauer von ungefähr 89,92 μs bei einer Temperatur von –45 °C, von ungefähr 29,82 μs bei einer Temperatur von 0 °C, von ungefähr 18,42 μs bei einer Temperatur von 30 °C und von ungefähr 7,86 μs bei einer Temperatur von 125 °C. Hieraus geht hervor, dass der Auffrischungszyklus bzw. die Auffrischungszykluszeit automatisch verkürzt wird, wenn die Temperatur zunimmt. -
11 ist ein Schaltbild eines Auffrischungssteuerschaltkreises, bei dem gemäß einem weiteren Ausführungsbeispiel der Erfindung ein Zähler vorgesehen ist. Ge mäß der11 umfasst der Auffrischungssteuerschaltkreis einen Referenzspannungserzeugungsschaltkreis410 , eine Ringoszillatoreinheit420 und einen Zähler430 . - Die Referenzspannungserzeugungseinheit
410 erzeugt eine Referenzspannung VREF basierend auf einer Drain-Source-Spannung (Vds) eines Feldeffekttransistors (FET), die in Abhängigkeit von einer Veränderung der Betriebstemperatur variiert. Zum Beispiel nimmt die Referenzspannung VREF bei einer Zunahme der Betriebstemperatur ab. - Die Rirgoszillatoreinheit
420 erzeugt ein Pulssignal VOSC mit einer Periode, die entsprechend der Temperaturänderung basierend auf der Referenzspannung VREF variiert. Der Zähler430 wird benutzt, um die Periode des Ausgangssignals VOSC der Ringoszillatoreinheit420 zu verlängern und um ein Auffrischungssignal REFRESH für die Auffrischung eines DRAM-Speichers zu erzeugen. Der Zähler430 wird benutzt, um die Periode des Ausgangssignals VOSC der Ringoszillatoreinheit420 zu verlängern, da die Periode des Ausgangssignals der Ringoszillatoreinheit420 eine in Mikrosekunden (μs) ausgedrückte Einheit ist, während in einer tatsächlichen Ausführungsform die Periode des Auffrischungszyklus, innerhalb dessen eine Speicherzelle des DRAM aufgefrischt wird, in Millisekunden(ms)-Einheiten ausgedrückt wird. - Wie oben beschrieben, steuern der Auffrischungssteuerschaltkreis und das Auffrischungssteuerverfahren gemäß der Erfindung den Auffrischungszyklus bzw. die Auffrischungszykluszeit oder die Auffrischungsperiode automatisch in Abhängigkeit von der Betriebstemperatur. Zudem wird der Stromverbrauch in einem Halbleiterspeicherbauelement reduziert.
Claims (32)
- Auffrischungssteuerschaltkreis, umfassend: – einen Referenzspannungserzeugungsschaltkreis (
110 ,210 ,410 ), der zum Erzeugen einer Referenzspannung (VRP, VRN) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1, MN3) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, und – eine Oszillatoreinheit (120 ,220 ,320 ,420 ), die zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von der Temperaturänderung basierend auf der Referenzspannung (VRP, VRN) variiert. - Auffrischungssteuerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Referenzspannung umgekehrt proportional zu der Temperatur variiert.
- Auffrischungssteuerschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und einem Gate-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, – einen ersten Widerstand, der zwischen einem Drain-Anschluss des PMOS-Transistors und einem ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor mit Drain- und Gate-Anschlüssen, die mit einem zweiten Anschluss des zweiten Widerstands gekoppelt sind, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, wobei die Referenzspannung am ersten Knoten ausgegeben wird.
- Auffrischungssteuerschaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des PMOS-Transistors mit steigender Temperatur zunimmt.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Oszillatoreinheit eine Anzahl von Oszillatoreinheitschaltkreisen umfasst, die miteinander in einer Kaskadenkonfiguration verbunden sind.
- Auffrischungssteuerschaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis umfasst: – einen ersten PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und einem Gate-Anschluss, an dem die Referenzspannung anliegt, – einen zweiten PMOS-Transistor mit einem Source-Anschluss, der mit einem Drain-Anschluss des ersten PMOS-Transistors gekoppelt ist, und mit einem Gate-Anschluss, der mit einem Eingangsanschluss gekoppelt ist, – einen dritten PMOS-Transistor mit einem Source-Anschluss, der mit einem Drain-Anschluss des zweiten PMOS-Transistors gekoppelt ist, einem Gate-Anschluss, an dem die Referenzspannung anliegt, und einem Drain-Anschluss, der mit einem Ausgangsanschluss gekoppelt ist, und – einen NMOS-Transistor mit einem Drain-Anschluss, der mit dem Ausgangsanschluss gekoppelt ist, einem Gate-Anschluss, der mit dem Eingangsanschluss gekoppelt ist, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist.
- Auffrischungssteuerschaltkreis nach Anspruch 6, dadurch gekennzeichnet, dass eine jeweiliger Oszillatoreinheitschaltkreis umfasst: – ein erstes kapazitives Element, das zwischen die erste Versorgungsspannung und den Ausgangsanschluss eingeschleift ist, und – ein zweites kapazitives Element, das zwischen die zweite Versorgungsspannung und den Ausgangsanschluss eingeschleift ist.
- Auffrischungssteuerschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Referenzspannung proportional zur Temperatur variiert.
- Auffrischungssteuerschaltkreis nach Anspruch 8, dadurch gekennzeichnet, dass der Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und Drain- und Gate-Anschlüssen, die miteinander gekoppelt sind, – einen ersten Widerstand, der zwischen einen Drain-Anschluss des PMOS-Transistors und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einem NMOS-Transistor mit einem Drain-Anschluss, der mit einem zweiten Anschluss des zweiten Widerstands gekoppelt ist, einem Gate-Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist, und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, wobei die Referenzspannung am ersten Knoten ausgegeben wird.
- Auffrischungssteuerschaltkreis nach Anspruch 9, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des NMOS-Transistors zunimmt, wenn die Temperatur steigt.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Oszillatoreinheit eine Anzahl von Oszillatoreinheitschaltkreisen umfasst, die in einer Kaskadenkonfiguration miteinander verbunden sind.
- Auffrischungssteuerschaltkreis nach Anspruch 11, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, einem Gate-Anschluss, der mit einem Eingangsanschluss gekoppelt ist, und einem Drain-Anschluss, der mit einem Ausgangsanschluss gekoppelt ist, – einen ersten NMOS-Transistor mit einem Drain-Anschluss, der mit dem Ausgangsanschluss gekoppelt ist, und einem Gate-Anschluss, an dem die Referenzspannung anliegt, – einen zweiten NMOS-Transistor mit einem Drain-Anschluss, der mit einem Source-Anschluss des ersten NMOS-Transistors gekoppelt ist, und einem Gate-Anschluss, der mit dem Eingangsanschluss gekoppelt ist, und – einen dritten NMOS-Transistor mit einem Drain-Anschluss, der mit einem Source-Anschluss des zweiten NMOS-Transistors gekoppelt ist, einem Gate-Anschluss, an dem die Referenzspannung anliegt, und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist.
- Auffrischungssteuerschaltkreis nach Anspruch 12, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis umfasst: – ein erstes kapazitives Element, das zwischen die erste Versorgungsspannung und den Ausgangsanschluss eingeschleift ist, und – ein zweites kapazitives Element, das zwischen die zweite Versorgungsspannung und den Ausgangsanschluss eingeschleift ist.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass ein Inverter (
130 ,230 ,330 ) vorgesehen ist, der für eine Invertierung eines Ausgangssignals der Oszillatoreinheit und für eine Steigerung einer Stromtreiberkapazität ausgebildet ist. - Auffrischungssteuerschaltkreis nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass ein Zähler (
430 ) für eine Verlängerung der Periode des Pulssignals vorgesehen ist. - Auffrischungssteuerschaltkreis, umfassend: – einen ersten Referenzspannungserzeugungsschaltkreis (
110 ), der zum Erzeugen einer ersten Referenzspannung (VRP) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die erste Referenzspannung (VRP) bei einem Anstieg der Temperatur abnimmt, – einen zweiten Referenzspannungserzeugungsschaltkreis (210 ), der zum Erzeugen einer zweiten Referenzspannung (VRN) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MN3) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die zweite Referenzspannung (VRN) bei einem Anstieg der Temperatur zunimmt, und – eine Oszillatoreinheit (320 ), die zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von der Temperaturänderung basierend auf der ersten Referenzspannung und der zweiten Referenzspannung (VRP, VRN) variiert. - Auffrischungssteuerschaltkreis nach Anspruch 16, dadurch gekennzeichnet, dass der erste Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und einem Gate-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, – einen ersten Widerstand, der zwischen einen Drain-Anschluss des PMOS-Transistors und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor mit Drain- und Gate-Anschlüssen, die gemeinsam mit einem zweiten Anschluss des zweiten Widerstands gekoppelt sind, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, wobei die erste Referenzspannung an dem ersten Knoten ausgegeben wird.
- Auffrischungssteuerschaltkreis nach Anspruch 17, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des PMOS-Transistors mit steigender Temperatur zunimmt.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass der zweite Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und miteinander gekoppelten Gate- und Drain-Anschlüssen, – einen ersten Widerstand, der zwischen den Drain-Anschluss des PMOS-Transistors und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor mit einem Drain-Anschluss, der mit einem zweiten Anschluss des zweiten Widerstands gekoppelt ist, einem Gate-Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, wobei die zweite Referenzspannung am ersten Knoten ausgegeben wird.
- Auffrischungssteuerschaltkreis nach Anspruch 19, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des NMOS-Transistors bei steigender Temperatur zunimmt.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass die Oszillatoreinheit eine Anzahl von Oszillatoreinheitschaltkreisen umfasst, die miteinander in einer Kaskadenkonfiguration verbunden sind.
- Auffrischungssteuerschaltkreis nach Anspruch 21, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis umfasst: – einen ersten PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und einem Gate-Anschluss, an dem die Referenzspannung anliegt, – einen zweiten PMOS-Transistor mit einem Source-Anschluss, der mit einem Drain-Anschluss des ersten PMOS-Transistors gekoppelt ist, und einem Gate-Anschluss, der mit einem Eingansanschluss gekoppelt ist, – einen dritten PMOS-Transistor mit einem Source-Anschluss, der mit einem Drain-Anschluss des zweiten PMOS-Transistors gekoppelt ist, einem Gate-Anschluss, an dem die Referenzspannung anliegt, und einem Drain-Anschluss, der mit einem Ausgangsanschluss gekoppelt ist, – einen ersten NMOS-Transistor mit einem Drain-Anschluss, der mit dem Ausgangsanschluss gekoppelt ist und einem Gate-Anschluss, an dem die Referenzspannung anliegt, – einen zweiten NMOS-Transistor mit einem Drain-Anschluss, der mit einem Source-Anschluss des ersten NMOS-Transistors gekoppelt ist und einem Gate-Anschluss, der mit dem Eingangsanschluss gekoppelt ist, und – einen dritten NMOS-Transistor mit einem Drain-Anschluss, der mit einem Source-Anschluss des zweiten NMOS-Transistors gekoppelt ist, einem Gate-Anschluss, an dem die Referenzspannung anliegt, und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist.
- Auffrischungssteuerschaltkreis nach Anspruch 22, dadurch gekennzeichnet, dass ein jeweiliger Oszillatoreinheitschaltkreis umfasst: – ein erstes kapazitives Element, das zwischen die erste Versorgungsspannung und den Ausgangsanschluss eingeschleift ist, und – ein zweites kapazitives Element, das zwischen die zweite Versorgungsspannung und den Ausgangsanschluss eingeschleift ist.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, dass ein Inverter vorgesehen ist, der für eine Invertierung eines Ausgangssignals der Oszillatoreinheit und für eine Steigerung einer Stromtreiberkapazität ausgebildet ist.
- Auffrischungssteuerschaltkreis nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass ein Zähler für eine Verlängerung einer Periode des Pulssignals vorgesehen ist.
- Oszillatorschaltkreis, umfassend: – einen ersten Referenzspannungserzeugungsschaltkreis (
110 ), der zum Erzeugen einer ersten Referenzspannung (VRP) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die erste Referenzspannung (VRP) bei ansteigender Temperatur abnimmt, – einen zweiten Referenzspannungserzeugungsschaltkreis (210 ), der zum Erzeugen einer zweiten Referenzspannung (VRN) basierend auf einer Veränderung eines Einschaltwiderstands (turn-on Resistance) eines Feldeffekttransistors (MN3) in Abhängigkeit von einer Temperaturänderung ausgebildet ist, wobei die zweite Referenzspannung (VRN) bei ansteigender Temperatur zunimmt, und – eine Oszillatoreinheit (320 ), die zum Erzeugen eines Pulssignals (VOSC) mit einer Periode ausgebildet ist, die in Abhängigkeit von einer Temperaturänderung basierend auf der ersten und der zweiten Referenzspannung (VRP, VRN) variiert. - Oszillatorschaltkreis nach Anspruch 26, dadurch gekennzeichnet, dass der erste Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und einem Gate-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, – einen ersten Widerstand, der zwischen einen Drain-Anschluss des PMOS-Transistors und einen ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor mit Drain- und Gate-Anschlüssen, die gemeinsam mit einem zweiten Anschluss des zweiten Widerstands gekoppelt sind, und einem Source-Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, wobei die erste Referenzspannung an dem ersten Knoten ausgegeben wird.
- Oszillatorschaltkreis nach Anspruch 27, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des PMOS-Transistors bei steigender Temperatur zunimmt.
- Oszillatorschaltkreis nach einem der Ansprüche 26 bis 28, dadurch gekennzeichnet, dass der zweite Referenzspannungserzeugungsschaltkreis umfasst: – einen PMOS-Transistor mit einem Source-Anschluss, der mit einer ersten Versorgungsspannung gekoppelt ist, und miteinander gekoppelten Gate- und Drain-Anschlüssen, – einen ersten Widerstand, der zwischen einem Drain-Anschluss des PMOS-Transistors und einem ersten Knoten eingeschleift ist, – einen zweiten Widerstand mit einem ersten Anschluss, der mit dem ersten Knoten gekoppelt ist, und – einen NMOS-Transistor mit einem Drain-Anschluss, der mit einem zweiten Anschluss des zweiten Widerstands gekoppelt ist, einem Gate-Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist, und einem Source-Anschluss, der mit einer zweiten Versorgungsspannung gekoppelt ist, wobei die zweite Referenzspannung an dem ersten Knoten ausgegeben wird.
- Oszillatorschaltkreis nach Anspruch 29, dadurch gekennzeichnet, dass eine Drain-Source-Spannung des NMOS-Transistors bei steigender Temperatur zunimmt.
- Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements mit den Schritten: – Erzeugen einer Referenzspannung (VRP, VRN) basierend auf einer Veränderung einer Drain-Source-Spannung eines Feldeffekttransistors (MP1, MN3) in Abhängigkeit von einer Temperaturänderung, und – Erzeugen eines Pulssignals (VOSC) mit einer Periode, die in Abhängigkeit von der Temperaturänderung basierend auf der Referenzspannung (VRP, VRN) variiert.
- Verfahren zur Auffrischungssteuerung eines Halbleiterspeicherbauelements mit den Schritten: – Erzeugen einer ersten Referenzspannung (VRP) basierend auf einer Drain-Source-Spannung eines Feldeffekttransistors (MP1), wobei die erste Referenzspannung (VRP) bei steigender Temperatur reduziert wird, – Erzeugen einer zweiten Referenzspannung (VRN) basierend auf einer Drain-Source-Spannung eines Feldeffekttransistors (MN3), wobei die zweite Referenzspannung (VRN) bei steigender Temperatur erhöht wird, – Erzeugen eines Pulssignals (VOSC) mit einer Periode, die in Abhängigkeit von einer Temperaturänderung basierend auf der ersten und der zweiten Referenzspannung (VRN, VRP) variiert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050036253A KR100657171B1 (ko) | 2005-04-29 | 2005-04-29 | 리프레쉬 제어회로 및 리프레쉬 제어방법 |
KR10-2005-0036253 | 2005-04-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006021254A1 true DE102006021254A1 (de) | 2006-11-09 |
DE102006021254B4 DE102006021254B4 (de) | 2016-01-07 |
Family
ID=37111696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006021254.1A Active DE102006021254B4 (de) | 2005-04-29 | 2006-04-28 | Auffrischungssteuerschaltkreis |
Country Status (3)
Country | Link |
---|---|
US (1) | US7315221B2 (de) |
KR (1) | KR100657171B1 (de) |
DE (1) | DE102006021254B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007141870A1 (ja) * | 2006-06-09 | 2007-12-13 | Fujitsu Limited | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
KR100803352B1 (ko) * | 2006-06-12 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 메모리의 리프레쉬 제어장치 및 방법 |
JP2008244665A (ja) * | 2007-03-26 | 2008-10-09 | Fujitsu Ltd | 発振回路及び半導体装置 |
KR100937939B1 (ko) * | 2008-04-24 | 2010-01-21 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 생성회로 |
TWI357213B (en) * | 2008-09-18 | 2012-01-21 | Holtek Semiconductor Inc | Circuit and method with temperature compensation |
US8373482B2 (en) * | 2011-01-13 | 2013-02-12 | Texas Instruments Incorporated | Temperature sensor programmable ring oscillator, processor, and pulse width modulator |
WO2013016305A2 (en) | 2011-07-22 | 2013-01-31 | Nvidia Corporation | Component analysis systems and methods |
US9425772B2 (en) | 2011-07-27 | 2016-08-23 | Nvidia Corporation | Coupling resistance and capacitance analysis systems and methods |
US8664986B2 (en) * | 2011-07-28 | 2014-03-04 | Intel Corporation | System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal |
US9448125B2 (en) | 2011-11-01 | 2016-09-20 | Nvidia Corporation | Determining on-chip voltage and temperature |
US8952705B2 (en) | 2011-11-01 | 2015-02-10 | Nvidia Corporation | System and method for examining asymetric operations |
CN103983809A (zh) | 2013-02-08 | 2014-08-13 | 辉达公司 | Pcb板及其在线测试结构以及该在线测试结构的制造方法 |
JP6703398B2 (ja) * | 2015-12-25 | 2020-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN111769832B (zh) * | 2020-06-28 | 2024-04-16 | 天津大学 | 一种自适应环形振荡器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07141865A (ja) | 1993-06-28 | 1995-06-02 | Mitsubishi Electric Corp | 発振回路および半導体記憶装置 |
KR19990019949A (ko) | 1997-08-30 | 1999-03-25 | 양재신 | 자동차 연료 장치의 연료 펌프 교환용 공구 |
DE10021085C1 (de) * | 2000-04-28 | 2002-02-07 | Infineon Technologies Ag | Refresh-Ansteuerschaltung für einen DRAM |
KR100631935B1 (ko) * | 2000-06-30 | 2006-10-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 셀프 리프레시 회로 |
US6946896B2 (en) * | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
-
2005
- 2005-04-29 KR KR1020050036253A patent/KR100657171B1/ko active IP Right Grant
-
2006
- 2006-03-28 US US11/393,189 patent/US7315221B2/en active Active
- 2006-04-28 DE DE102006021254.1A patent/DE102006021254B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
KR100657171B1 (ko) | 2006-12-20 |
US20060244490A1 (en) | 2006-11-02 |
US7315221B2 (en) | 2008-01-01 |
DE102006021254B4 (de) | 2016-01-07 |
KR20060114225A (ko) | 2006-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006021254B4 (de) | Auffrischungssteuerschaltkreis | |
DE102010024622B4 (de) | Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE4439661C5 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
DE112012004989B4 (de) | Erweiterter Datenaufbewahrungsmodus für dynamische Speicher | |
DE102004055006B4 (de) | Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung | |
DE102006017794A1 (de) | Referenzschaltung, die eine temperaturabhängige Spannung liefert | |
DE102007049001A1 (de) | Pegelumsetzer mit einer einzigen Spannungsquelle | |
DE102007009525B4 (de) | Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals | |
DE102017124346B4 (de) | Kleinflächige, leistungsarme power-on-reset-schaltung | |
DE102006041646A1 (de) | Schaltung und Verfahren zur Sperrvorspannungserzeugung und Pegeldetektor hierfür | |
DE4437757A1 (de) | Referenzspannungserzeugungsschaltung | |
DE102009029853A1 (de) | Vorrichtung und Verfahren für die Reduzierung der elektrischen Leistung | |
DE102008006301A1 (de) | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung | |
DE19654544C2 (de) | Differenzverstärker | |
DE102005042142A1 (de) | Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung | |
DE102005025910A1 (de) | Komparator, der einen Differenzverstärker mit reduziertem Stromverbrauch verwendet | |
DE10256098A1 (de) | In zwei Systemen mit unterschiedlichen Versorgungsspannungen verwendete Halbleitervorrichtung | |
DE102008027392B4 (de) | Schaltung und Verfahren zum Betrieb einer Schaltung | |
DE102004061313A1 (de) | Oszillator mit Temperatursteuerung | |
DE112013005078T5 (de) | Vorrichtung und Verfahren zum Reduzieren der Verlustleistung einer Schaltung | |
DE19831350B4 (de) | Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet, und Verfahren der Verwendung einer Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet | |
DE112013007055T5 (de) | Spannungsregler mit einer Mitkopplungs- und Rückkopplungssteuerung | |
DE10002374A1 (de) | Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung | |
DE102004033452B4 (de) | Oszillatorschaltung und Oszillatorsignalerzeugungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |