-
Die
Erfindung bezieht sich auf einen Sperrvorspannungsgenerator, ein
zugehöriges
Verfahren zur Sperrvorspannungserzeugung und einen hierfür verwendbaren
Spannungspegeldetektor.
-
Häufig wird
in Halbleiterspeicherbauelementen, wie dynamischen Speicherbauelementen
mit wahlfreiem Zugriff (DRAM-Bauelement) eine Sperrvorspannung („back-bias
voltage"; VBB) eingesetzt, z.B.
für p-leitende Muldenbereiche,
in denen ein Metall-Oxid-Halbleiter-Transistor mit n-leitendem Kanal (NMOS-Transistor)
als ein Speicherzellentransistor des DRAM-Bauelements gebildet ist.
Die angelegte VBB kann eine Wiederauffrischcharakteristik des DRAM-Bauelements
verbessern, indem sie eine Schwellenspannung des Zellentransistors
erhöht
und dementsprechend Leckströme
verringert. Zudem kann die angelegte VBB den Schaltkreisbetrieb durch
Verringern einer Schwellenspannungsänderung des Zellentransistors
stabilisieren.
-
1 zeigt im Blockdiagramm
eine herkömmliche
Schaltung zur Sperrspannungserzeugung mit einer VBB-Detektorschaltung 10,
einem Oszil lator 20 und einer Ladungspumpschaltung 30.
Der VBB-Detektor 10 detektiert einen Pegel der VBB-Spannung,
die von der Ladungspumpschaltung 30 erzeugt wird, und erzeugt
ein Freigabesignal EN, das dem Oszillator 20 zugeführt wird.
Das Freigabesignal EN wird von einem logisch niedrigen Zustand auf
einen logisch hohen Zustand durch den VBB-Detektor aktiviert, wenn
der Absolutbetrag der VBB-Spannung niedriger als ein Überwachungspegel
ist, während
er andernfalls das Freigabesignal EN deaktiviert. Der Oszillator 20 erzeugt
ein Oszillationssignal OS, wenn das Freigabesignal aktiviert ist.
Die Ladungspumpschaltung 30 pumpt Ladung zu einem Substrat,
wie beispielsweise einer p-Mulde, des Speicherbauelements in Reaktion
auf das erzeugte Oszillationssignal OS.
-
2 zeigt im Schaltbild eine
herkömmliche Realisierung
für den
VBB-Detektor 10 im
VBB-Spannungsgenerator von 1.
In dieser Realisierung umfasst der herkömmliche VBB-Detektor 10 einen Spannungsteiler 12,
einen ersten CMOS-Inverter 14 und einen zweiten CMOS-Inverter 16.
Der Spannungsteiler 12 gibt eine geteilte Spannung mit
einem Pegel ab, der durch das Verhältnis eines Ein-Widerstands
eines ersten Metall-Oxid-Halbleiter-Transistors
mit p-leitendem Kanal (PMOS-Transistor) PM11 zu einem Ein-Widerstand
eines zweiten PMOS-Transistors PM12 geteilt ist. Der Ein-Widerstand
des ersten PMOS-Transistors PM11 ist im Wesentlichen konstant, da
ein Gate des ersten PMOS-Transistors PM11 geerdet ist. Hingegen
variiert der Ein-Widerstand des zweiten PMOS-Transistors PM12 in Abhängigkeit
vom Pegel der Sperrvorspannung VBB, die an ein Gate desselben angelegt
wird.
-
Daher
variiert auch die geteilte Spannung Vdiv des Spannungsteilers 12 mit
einer Änderung des
Ein-Widerstands des zweiten PMOS-Transistors PM12. Die Änderung
der geteilten Spannung Vdiv wird durch den ersten CMOS-Inverter 14 detektiert und
dabei in ein Impulssignal mit variabler Pulsbreite gewandelt. Das
Impulssignal des ersten CMOS-Inverters 14 wird durch den
zweiten Inverter 16 in das Freigabesignal EN mit einem
vollen CMOS-Pegel gewandelt. Das vom zweiten Inverter 16 abgegebene Freigabesignal
EN wird an den Oszillator 20 angelegt.
-
Der
Oszillator 20 wird bei Aktivierung des Freigabesignals
EN freigegeben, um das Osziallationssignal OS zu erzeugen. Die Ladungspumpschaltung 30 pumpt
Ladung zu einem Substrat in Reaktion auf das erzeugte Oszillationssignal
OS, um den Absolutwert der Sperrvorspannung VBB zu erhöhen. Wenn
dieser nicht mehr kleiner als der Absolutwert des Überwachungspegels
ist, wird das Freigabesignal EN von der Detektorschaltung 10 vom
hohen Logikzustand auf den niedrigen Logikzustand deaktiviert. Dementsprechend
werden der Oszillator 20 und die Ladungspumpschaltung 30 in
Reaktion auf das deaktivierte Freigabesignal EN deaktiviert. Der VBB-Pegel
wird auf diese Weise kontinuierlich überwacht, so dass er innerhalb
eines vorgebbaren Bereichs gehalten wird.
-
3 veranschaulicht Verläufe des
vom herkömmlichen
VBB-Detektor 10 von 1 erzeugten Freigabesignals
EN in Abhängigkeit
von Temperaturänderungen.
Wie aus 3 ersichtlich,
nimmt der Absolutwert des Überwachungspegels
des herkömmlichen
VBB-Detektors 10 mit der Temperatur ab. Diese Änderung
des Überwachungspegels
ist, wie zu erkennen, nicht besonders ausgeprägt. Dementsprechend verschlechtert
sich bei niedrigen Temperaturen eine Boosttoleranzcharakteristik
einer Wortleitungstreiberspannung für das DRAM-Bauelement, und
bei höheren
Temperaturen bleibt die Wiederauffrischcharakteristik für das DRAM-Bauelement unzufriedenstellend.
-
Der
Erfindung liegt als technisches Problem die Bereitstellung einer
Schaltung und eines Verfahrens zur Sperrvorspannungserzeugung sowie
eines hierfür
geeigneten Spannungspegeldetektors zugrunde, die in der Lage sind,
die oben erwähnten
Unzulänglichkeiten
des Standes der Technik zu reduzieren oder zu vermeiden, und insbesondere
verbesserte Betriebseigenschaften bei relativ niedrigen und relativ
hohen Temperaturen haben.
-
Die
Erfindung löst
dieses Problem durch die Bereitstellung eines Spannungspegeldetektors
mit den Merkmalen des Anspruchs 1, eines Sperrvorspannungsgenerators
mit den Merkmalen des Anspruchs 9 und eines Verfahrens zur Sperrvorspannungserzeugung
mit den Merkmalen des Anspruchs 11. Vorteilhafte Weiterbildungen
der Erfindung sind in den Unteransprüchen angegeben.
-
Die
Erfindung stellt einen Sperrvorspannungspegeldetektor zur Verfügung, der
einen hoch temperatursensitiven Überwachungspegel
besitzt, dessen Absolutwert mit wachsender Temperatur ansteigt,
so dass bei Einsatz in einem Speicherbauelement dessen Betrieb bei
relativ niedrigen und relativ hohen Temperaturen verbessert wird.
-
So
kann in einer Ausgestaltung der Erfindung der Pegeldetektor einen
Temperaturdetektor mit zwei Feldeffekttransistoren mit temperaturabhängiger Charakteristik
beinhalten, um den Absolutwert des Überwachungspegels im Pegeldetektor
mit hoher Sensitivität
temperaturabhängig
zu halten. Insbesondere kann der Absolutwert des Überwachungspegels
mit anwachsender Temperatur ansteigen, um entsprechend den Absolutwert
der Sperrvorspannung anzuheben. Ein dergestalt höherer Absolutwert der Sperrvorspannung
bei höheren
Temperaturen verbessert die Auffrischcharakteristika eines DRAM-Bauelements.
Andererseits verbessert ein geringerer Absolutwert der Sperrvorspannung
bei niedrigeren Temperaturen die Boosttoleranz einer Wortleitungstreiberspannung
für ein
DRAM-Bauelement.
-
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben erläuterte her kömmliche Ausführungsbeispiel
sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 ein
Blockschaltbild eines herkömmlichen
Sperrvorspannungsgenerators,
-
2 ein
Schaltbild eines herkömmlichen Sperrvorspannungsdetektors
im Sperrvorspannungsgenerator von 1,
-
3 ein
Diagramm mit Signalverläufen
eines Freigabesignals, wie es für
unterschiedliche Temperaturen vom herkömmlichen VBB-Detektor gemäß 2 erzeugt
wird,
-
4 ein
Blockdiagramm eines erfindungsgemäßen Sperrvorspannungsgenerators,
-
5 ein
Schaltbild eines im Sperrvorspannungsgenerator von 4 verwendbaren
temperaturkompensierten Pegeldetektors gemäß der Erfindung,
-
6 ein
Diagramm mit Spannungskennlinien in Abhängigkeit von der Temperatur
für den
Betrieb des temperaturkompensierten Pegeldetektors von 5,
-
7 ein
Diagramm mit Eingabe/Ausgabe-Charakteristika für einen im Pegeldetektor von 5 verwendbaren
gesteuerten CMOS-Inverter und
-
8 ein
Diagramm mit Signalverläufen
eines bei verschiedenen Temperaturen vom temperaturkompensierten
Pegeldetektor gemäß 5 erzeugten
Freigabesignals.
-
Nachfolgend
werden exemplarische Ausführungsbeispiele
der Erfindung unter Bezugnahme auf die zugehörigen 4 bis 8 näher erläutert, wobei
sich gleiche Bezugszeichen auf jeweils identische oder funktionell äquivalente
Elemente beziehen. Ein in 4 gezeigter,
erfindungsgemäßer Sperrspannungsgenerator
(VBB-Generator) 100 beinhaltet eine temperaturkompensierte
Detektorschaltung, d.h. einen temperaturkompensierten Spannungspegeldetektor 110,
einen Oszillator 120 und eine Ladungspumpe 130.
Der temperaturkompensierte Pegeldetektor 110 erzeugt ein
Freigabesignal EN anhand einer Sperrvorspannung VBB, wie sie von
der Ladungspumpe 130 erzeugt wird. Der Oszillator 120 erzeugt
ein Oszillationssignal OS, wenn das Freigabesignal EN aktiviert
ist. Hingegen ist der Oszillator 120 deaktiviert und erzeugt
dann kein Oszillationssignal OS, wenn das Freigabesignal EN deaktiviert
ist.
-
Die
Ladungspumpe 130 pumpt Ladung zu einem Substrat, wie p-leitenden Mulden
eines Halbleiterspeicherbauelements, in Reaktion auf das erzeugte
Oszillationssignal OS. Diese Ladung, die von der Ladungspumpe 130 gepumpt
wird, erhöht
den Absolutwert der Sperrvorspannung VBB für den betreffenden Substratbereich.
Die Ladungspumpe 130 pumpt keine Ladung, wenn das Oszillationssignal
OS nicht vom Oszillator 120 erzeugt wird. Der Oszillator 120 und
die Ladungspumpe 130 sind als solche von einem der hierfür an sich
bekannten Typen, so dass diese keine weitere Erläuterung erfordern.
-
5 veranschaulicht
eine vorteilhafte Realisierung des temperaturkompensierten Pegeldetektors 110 von 4 gemäß der Erfindung,
wobei der Pegeldetektor 110 in diesem Beispiel eine Eingabeschaltung 112,
einen Pegelindikator 114 und eine Ausgangsschaltung 116 umfasst.
Die Eingangsschaltung 112 ist in einer entsprechenden Ausführungsform
der Erfindung als Spannungsteiler implementiert, der eine geteilte
Spannung Vdiv basierend auf einem Verhältnis eines Ein-Widerstands eines ersten
Metall-Oxid-Halbleiter-Feldeffekttransistors mit p-leitendem Kanal
(PMOSFET) PM1 zu einem Ein-Widerstand eines zweiten PMOSFET PM2
erzeugt. Der Ein-Widerstand des ersten PMOSFET PM1 wird im Wesentlichen
konstant gehalten, da sein Gate mit einem Masseknoten gekoppelt
ist. Demgegenüber
variiert der Ein-Widerstand
des zweiten PMOSFET PM2 in Abhängigkeit
von der an sein Gate angelegten Sperrvorspannung VBB.
-
Der
Pegelindikator 114 beinhaltet einen Temperaturdetektor
TPD und eine Kippschaltungseinheit („toggling unit"), die in einer entsprechenden
Ausführungsform
der Erfindung als eine gesteuerte CMOS-Inverterschaltung CINV ausgeführt ist.
Der Temperaturdetektor TPD umfasst einen diodenverschalteten Metall-Oxid-Halbleiter-Feldeffekttransistor mit
n-leitendem Kanal (NMOSFET) NM1, einen Widerstand R1 und einen leitend
geschalteten NMOSFET NM2, die in Reihe zueinander geschaltet sind. Der
diodenverschaltete NMOSFET NM1 ist zwischen eine hohe Versorgungsspannung
VDD und den Widerstand R1 geschaltet, wobei er mit letzterem über einen
Knoten N2 in Verbindung steht. Der Widerstand R1 ist andererseits
mit einer Drain des leitend geschalteten NMOSFET NM2 an einem Knoten
N3 gekoppelt. Der leitend geschaltete NMOSFET NM2 wird an einem
Gate mit der hohen Versorgungsspannung VDD beaufschlagt und ist
mit einer Source an eine niedrige Versorgungsspannung VSS, d.h.
Masse, gekoppelt.
-
Dementsprechend
gilt für
eine am Knoten N2 anliegende Spannung VN2 die Beziehung VN2 = VDD – VT1, wobei
VT1 eine Schwellenspannung des diodenverschalteten NMOSFET NM1 bezeichnet. Folglich
verhält
sich die Spannung VN2 mit steigender Temperatur umgekehrt wie die
Schwellenspannung VT1.
-
Des
weiteren gilt für
eine am Knoten N3, der als ein Steuervorspannungsknoten fungiert,
anliegende Temperaturdetektionsspannung VTP, die als eine Steuervorspannung
fungiert, die Beziehung VTP = {1/(1 + (R1/Ron2))}·VN2
=
{1/(1 + (R1/Ron2))}·(VDD – VT1)wobei
Ron2 einen Einschaltwiderstand des leitend geschalteten NMOSFET
NM 2 und R1 den Widerstandswert des Widerstands R1 bezeichnen. Mit
steigender Temperatur erhöht
sich der Einschaltwiderstand Ron2 des leitend geschalteten NMOSFET NM2,
so dass der Wert des Terms 1/(1 + (R1/Ron2)) ansteigt. Zudem erhöhen sich
mit steigender Temperatur sowohl VN2 als auch Ron2, so dass die
Temperaturdetektionsspannung VTP mit steigender Temperatur signifikant
anwächst.
Umgekehrt verringern sich mit fallender Temperatur sowohl VN2 als
auch Ron2, wodurch sich die Temperaturdetektionsspannung VTP signifikant
erniedrigt. Auf diese Weise ist die Temperaturdetektionsspannung
VTP hoch temperatursensitiv.
-
Die
als Kippschaltungseinheit fungierende, gesteuerte CMOS-Inverterschaltung
CINV beinhaltet ein Pull-up-Element PUD, ein Pull-down-Element PDD
und einen ersten CMOS-Inverter INV1. Das Pull-up-Element PUD ist von einem PMOSFET PM4 gebildet,
der mit einer Source an die hohe Versorgungsspannung VDD gekoppelt
ist, während
sein Gate mit der Temperaturdetektionsspannung VTP beaufschlagt
wird. Das Pull-down-Element PDD ist durch einen NMOSFET NM3 gebildet,
dessen Source mit der niedrigen Versorgungsspannung VSS gekoppelt
ist und dessen Gate ebenfalls von der Temperaturdetektionsspannung
VTP beaufschlagt wird.
-
Der
erste CMOS-Inverter INV1 ist zwischen eine Drain des PMOSFET PM4
und eine Drain des NMOSFET NM3 eingeschleift und beinhaltet einen PMOSFET
PM3 und einen NMOSFET NM4, deren Gates beide von der durch die Eingangsschaltung 112 bereitgestellten
geteilten Spannung Vdiv beaufschlagt werden. Die Drains des PMOSFET
PM3 und des NMOSFET NM4 sind an einem Knoten N5 miteinander gekoppelt
und erzeugen dort ein Vorfreigabesignal Vx. Der Knoten N5 fungiert als
Eingang eines zweiten CMOS-Inverters INV2 in der Ausgangsschaltung 116,
die das dem Oszillator 120 gelieferte Freigabesignal EN
erzeugt.
-
Die
Kippschaltungseinheit CINV bewirkt ein Kippen bzw. Toggeln des Freigabesignals
EN derart, dass dieses auf einen hohen Logikzustand aktiviert wird,
wenn der Absolutwert der Sperrvorspannung VBB niedriger als ein
Absolutwert eines vorgebbaren Überwachungspegels
ist. Dementsprechend wird die vom VBB-Generator 100 von 4 erzeugte
Sperrvorspannung VBB im Wesentlichen auf dem Überwachungspegel gehalten.
Der Absolutwert dieses Überwachungspegels
steigt mit anwachsender Temperatur, da die Temperaturdetektionsspannung
VTP an die Gates des Pull-up-PMOSFET PM4 und des Pull-down-NMOSFET
NM3 angelegt wird.
-
6 veranschaulicht
Kennlinien der Spannungen VN2, Vt(NM 1) = VT1 und VTP im temperaturkompensierten
Pegeldetektor 110 von 5 in Abhängigkeit
von der Temperatur. Wie aus 6 ersichtlich,
hat die Schwellenspannung Vt des NMOSFET NM1 einen negativen Temperaturkoeffizienten, so
dass Vt mit ansteigender Temperatur abnimmt. Dementsprechend steigt
die Spannung VN2 am Knoten N2 mit wachsender Temperatur an. Wie
oben erläutert,
steigt dadurch die Temperaturdetektionsspannung VTP mit wachsender
Temperatur signifikant an.
-
7 veranschaulicht
Kennlinien von Eingabe/Ausgabe-Charakteristika bei verschiedenen
Temperaturen für
den ersten PMOS-Inverter INV1 von 5. Wie aus
den 5 und 7 ersichtlich, wird durch die
Tatsache, dass die Spannung VTP mit anwachsender Temperatur signifikant
ansteigt, die Pull-up-Stromtreiberfähigkeit des Pull-up-Elements PM4
mit ansteigender Temperatur verringert, während sich die Pull-down-Stromtreiberfähigkeit
des Pull-down-Elements NM3 erhöht.
Dementsprechend verringert sich ein Logikschaltpunkt, wenn das Ausgangssig nal
Vx des ersten CMOS-Inverters INV1 vom hohen Logikzustand auf den
niedrigen Logikzustand übergeht,
auf einen stärker
negativen Wert, was wiederum zur Folge hat, dass der Absolutwert des Überwachungspegels
mit steigender Temperatur anwächst.
-
Andererseits
erhöht
sich, wenn die VTP-Spannung mit niedrigerer Temperatur abnimmt, die
Pull-up-Stromtreiberfähigkeit
des Pull-up-Elements PM4, während
sich die Pull-down-Stromtreiberfähigkeit
des Pull-down-Elements
NM3 verringert. Dementsprechend steigt ein Logikschaltpunkt, wenn das
Ausgangssignal Vx des ersten CMOS-Inverters INV1 vom hohen Logikzustand
auf den niedrigen Logikzustand übergeht,
auf einen weniger stark negativen Wert an, was wiederum zur Folge
hat, dass der Absolutwert des Überwachungspegels
mit abnehmender Temperatur ebenfalls abnimmt.
-
8 veranschaulicht
Signalverläufe
des vom temperaturkompensierten Pegeldetektor 110 gemäß 5 bei
verschiedenen Temperaturen erzeugten Freigabesignals EN. Wie aus
den 5 und 8 ersichtlich, erzeugt der zweite
Inverter INV2 das in 8 mit OSC_EN bezeichnete Freigabesignal
EN mit einem vollen CMOS-Logikspannungspegel. Der Überwachungspegel
ist durch die Stelle indiziert, an welcher das Freigabesignal OSC_EN
einen Übergang
zeigt. Wie zu erkennen, nimmt der Überwachungspegel für höhere Temperaturen
einen stärker
negativen Wert an, so dass sein Absolutwert ansteigt. Er hat im
gezeigten Beispiel den höchsten
Absolutwert bei einer Temperatur von etwa 125°C und den niedrigsten Absolutwert
bei einer Temperatur von etwa –40°C.
-
Auf
diese Weise erzeugt der Sperrvorspannungsgenerator 100 von 4 die
Sperrvorspannung VBB variabel in Abhängigkeit von der Temperatur.
Speziell weist die Sperrvorspannung VBB mit steigender Temperatur
einen stärker
negativen Pegel und damit einen höheren Absolutwert auf. Eine
solche stärker
negative Sperrvorspannung mit höherer Temperatur verbessert,
wenn sie an p-Mulden eines Halbleiterspeicherbauelements angelegt
wird, dessen Wiederauffrischeigenschaften. Zudem verbessert die
mit niedrigerer Temperatur schwächer
negativ werdende und damit einen niedrigeren Absolutwert aufweisende
Sperrvorspannung die Toleranz einer Boost- bzw. Anhebespannung zum
Treiben der Wortleitung eines solchen Halbleiterspeicherbauelements.