DE69725078T2 - Ladungspumpenschaltung für ein Halbleiter-Substrat - Google Patents

Ladungspumpenschaltung für ein Halbleiter-Substrat Download PDF

Info

Publication number
DE69725078T2
DE69725078T2 DE69725078T DE69725078T DE69725078T2 DE 69725078 T2 DE69725078 T2 DE 69725078T2 DE 69725078 T DE69725078 T DE 69725078T DE 69725078 T DE69725078 T DE 69725078T DE 69725078 T2 DE69725078 T2 DE 69725078T2
Authority
DE
Germany
Prior art keywords
connection
transistor
current flow
coupled
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69725078T
Other languages
English (en)
Other versions
DE69725078D1 (de
Inventor
Robert J. Los Altos Hills Proebsting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE69725078D1 publication Critical patent/DE69725078D1/de
Application granted granted Critical
Publication of DE69725078T2 publication Critical patent/DE69725078T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

  • Diese Erfindung betrifft eine Vorrichtung zum Umsetzen von Spannungen gemäß Anspruch 1.
  • In elektronischen Schaltungen wie etwa dynamischen Direktzugriffsspeichern (DRAMs) werden gewöhnlich MOS-Transistoren verwendet. In einem NMOS-Transistor ist eine N-Source-Zone von einer N-Drain-Zone durch eine P-Kanal-Zone getrennt. Alle drei Zonen sind in einem P-Halbleitersubstrat ausgebildet. Durch Anlegen einer positiven Spannung an eine über der Kanalzone angeordnete Gate-Elektrode sammeln sich Elektronen in der Kanalzone zwischen der Source-Zone und der Drain-Zone, so dass Strom von der Drain-Zone zur Source-Zone fließen kann. PMOS-Transistoren besitzen die gleiche Struktur mit der Ausnahme, dass die Leitfähigkeitstypen der verschiedenen Zonen umgekehrt sind und eine negative Gate-Spannung erforderlich ist, damit Strom von der Source-Zone zur Drain-Zone fließen kann.
  • Es wurde festgestellt, dass NMOS-Transistoren besser arbeiten, wenn das P-Substrat des NMOS (oder der NMOS-Transistoren in einer CMOS-Schaltung) auf minus bezüglich der Schaltungsmasse gezogen wird, mit anderen Worten, wenn eine negative Substratvorspannung gegeben ist. Eine solche negative Substratvorspannung bietet eine Anzahl von Vorteilen im Hinblick auf die Gesamtschaltungsleistung. Genauer, eine negative Substratvorspannung senkt die Source- und Drain-Kapazität des NMOS-Transistors, verringert die Wahrscheinlichkeit eines Einklinkens (Latch-up), senkt die PN-Diode-Injektion, wenn ein Knoten auf einen Wert unterhalb Masse gezogen wird, und dämpft den wirksamen Körpereffekt (effective body effect), was insgesamt bei CMOS-Schaltungen erwünscht ist.
  • Üblicherweise wird zur Erzeugung der negativen Substratvorspannung eine Ladungspumpenschaltung verwendet. Auch wenn eine negative Substratvorspannung erreicht ist, besteht diese jedoch nicht auf Dauer. Wenn beispielsweise ein NMOS-Transistor mit einer relativ hohen Drain-Source-Spannung leitet, stoßen einige der Elektronen, die von der Source-Zone zur Drain-Zone wandern, mit Atomen in der Kanalzone mit genügend hoher Energie zusammen, um das Bilden von Elektron/Defektelektron-Paaren hervorzurufen. Die positive Gate-Spannung zieht die erzeugten Elektronen an die Oberfläche des Kanals, während die positive Drain-Spannung diese zum Drain zieht, wo sie einfach den normalen Elektronenfluss von der Source zum Drain verstärken. Die positiv geladenen Defektelektronen oder Löcher werden im Gegensatz dazu durch das positiv geladene Gate von der Kanalzone weg in das Substrat zurückgestoßen. Der durch die überschüssigen Defektelektronen erzeugte Substratstrom führt zu einer stärker positiven Ladung des Substrats, die somit der negativen Substratvorspannung entgegenwirkt. In DRAMs wird stets dann ein großer Substratstrom erzeugt, wenn der Speicher ausgelesen oder beschrieben wird, da viele Transistoren zu dieser Zeit an- und abgeschaltet werden. Diese Komponente des Substratstroms kann um Größenordnungen über dem Verluststrom im Hintergrund (d. h. während der Bereitschaft) sämtlicher umgekehrt vorgespannten PN-Dioden in der Schaltung liegen. Deshalb muss die Ladungspumpenschaltung während der Bereitschaft einen kleinen Substratstrom und während einer starken Aktivität einen großen Substratstrom entziehen, um die negative Substratvorspannung aufrechtzuerhalten.
  • 1 ist ein konzeptionelles, schematisches Diagramm einer Ladungspumpenschaltung 2, die einen ersten Schalter 4 umfasst, der zwischen eine positive Versorgungsspannung (Vcc) und einen ersten Anschluss 6 einer Kapazität C1 gekoppelt ist. Ein zweiter Schalter 8 ist zwischen ein Massepotential (VSS) und einen zweiten Anschluss 10 der Kapazität C1 gekoppelt. Ein dritter Schalter 12 ist zwischen (VSS) und den Anschluss 6 der Kapazität C1 gekoppelt, während ein vierter Schalter 14 zwischen das Substrat (das durch die Spannung (Vbb) repräsentiert ist) und den Anschluss 10 der Kapazität C1 gekoppelt ist. Im Betrieb werden zum Laden der Kapazität C1 auf eine Spannung, die gleich der Differenz zwischen (Vcc) und (VSS) ist, beide Schalter 4 und 8 geschlossen (leitend gemacht). In 1 sind (Vcc) = + 5 Volt und (VSS) = 0 Volt, so dass sich die Kapazität C1 auflädt, wobei der Knoten 6 um fünf Volt positiver als der Knoten 10 ist. Anschließend werden die Schalter 4 und 8 geöffnet und die beiden Schalter 12 und 14 geschlossen. Da der positive Anschluss 6 der Kapazität C1 nun mit Massepotential gekoppelt ist, strebt der negative Anschluss 10 der Kapazität C1 danach, Vbb über den Schalter 14 auf negative 5 Volt zu ziehen. Anschließend werden die Schalter 12 und 14 geöffnet, und die Abfolge wiederholt sich. Ein (nicht gezeigter) Oszillator steuert üblicherweise die sich wiederholende Schaltabfolge, wobei ein (nicht gezeigter) Detektor die Substratspannung überwacht und den Pumpvorgang steuert, um das Substrat auf dem richtigen negativen Spannungspegel zu halten.
  • Wie unten ausführlicher erörtert wird, verbrauchen bekannte Ladungspumpen eine wesentliche Menge an Leistung (häufig 1 Milliwatt oder mehr, selbst wenn kein weiteres Pumpen erforderlich ist), wobei sie häufig gegen sich selbst arbeiten, indem sie einen positiven Substratstrom hinzufügen, während sie in Betrieb sind, und allgemein ineffizient arbeiten.
  • Eine Spannungsanhebungs-Schaltungsanordnung ist bekannt. Wie in EP-A-0 576 008 beschrieben ist, kann beispielsweise ein Eingangssignalpaar verwendet werden, um eine im Wesentlichen konstante Ausgangsspannung zu erzeugen, die höher als die maximale Spannung eines der beiden Ausgangssignale ist.
  • Die vorliegende Erfindung ist auf eine Spannungsumsetzungs-Schaltungsanordnung gerichtet, die eine negative Spannung in ein positives Spannungssignal (z. B. zwischen 0 und +5 Volt) umwandeln kann, ohne einen Substratstrom hinzuzufügen, während sie in Betrieb ist. Diese Schaltungsanordnung ermöglicht, eine negative Spannung unter Verwendung eines herkömmlichen Komparators mit einer positiven Referenzspannung zu vergleichen.
  • Die Erfindung kann vorteilhaft dazu verwendet werden, den Leistungsverbrauch einer Ladungspumpe zu verringern, die dazu verwendet wird, eine negative Substratspannung aufrechtzuerhalten. Nachdem die Spannungsumsetzungs-Schaltungsanordnung die negative Substratspannung in einen positiven Wert umgesetzt hat, vergleicht ein Komparator diese umgesetzte Spannung mit einer positiven Referenzspannung, die dem gewünschten Pegel der Substratspannung entspricht. Wenn die Substratspannung stärker positiv als der gewünschte Pegel ist, sendet der Komparator ein Pumpenaktivierungssignal an einen Pumpensignalgenerator, der die Ladungspumpe einschaltet. Wenn die Substratspannung stärker negativ als der gewünschte Pegel ist, wird stattdessen ein "Langsampump"-Signal gesendet, wobei die Ladungspumpe ausgeschaltet werden kann, um den Leistungsverbrauch zu verringern.
  • Durch Bezugnahme auf die nachstehende genaue Beschreibung und die Zeichnungen kann ein besseres Verständnis der Beschaffenheit und der Vorteile der Ladungspumpenschaltung der vorliegenden Erfindung erzielt werden.
  • 1 ist ein konzeptionelles, schematisches Diagramm einer herkömmlichen Ladungspumpe.
  • 2 ist ein Blockschaltplan einer besonderen Ausführungsform eines Ladungspumpensystems gemäß der vorliegenden Erfindung.
  • 3 ist ein schematisches Diagramm eines in 2 gezeigten Zeitgebers.
  • 4 ist ein Zeitablaufplan, der das Timing von Signalen, die von dem in 9 gezeigten Zeitgeber erzeugt werden, veranschaulicht.
  • 5 ist ein schematisches Diagramm eines herkömmlichen Substratspannungskomparators.
  • 6 ist ein konzeptionelles, schematisches Diagramm einer besonderen Ausführungsform eines Substratspannungsdetektors gemäß der vorliegenden Erfindung.
  • 7 ist ein schematisches Diagramm einer besonderen Ausführungsform des in 2 gezeigten Umsetzers für logische Spannungspegel.
  • 8 ist ein schematisches Diagramm besonderer Ausführungsformen des Substratspannungsumsetzers und des Komparators, die in 2 gezeigt sind.
  • 2 ist ein Blockschaltplan einer besonderen Ausführungsform eines Substratladungspumpensystems 20 gemäß der vorliegenden Erfindung. Ein Niedrigspannungsgenerator 24 liefert über den Bus 32 eine Quelle reduzierten Potentials (um Energie zu sparen) zur Speisung eines Oszillators 28 mit veränderlicher Frequenz (z. B. mit zwei Frequenzen) und eines Zeitgebers oder Taktsignalgenerators 34. Der Oszillator mit veränderlicher Frequenz 28 liefert über einen Bus 36 Schwingungssignale hoher oder niedriger Frequenz an den Zeitgeber 34. Die hohe Frequenz ist für das schnelle Pumpen und die niedrige Frequenz zur Reduzierung von Energie. Als Reaktion liefert der Zeitgeber 34 Taktsignale zur Steuerung des Betriebs der restlichen Teile der Schaltung. Insbesondere liefert der Generator 34 über den Bus 48 Taktsignale für den Umsetzer 40 für logische Spannungspegel, den Komparator 56 und den Substratspannungsumsetzer 44.
  • Der Umsetzer 40 für logische Spannungspegel setzt die Niedrigspannungssignale von beispielsweise 0 bis +1,5 Volt, die durch den Oszillator 28 und den Zeitgeber 34 erzeugt werden, in Signale mit einer höheren Spannung von beispielsweise 0 bis +5 Volt um. Die Signale mit höherer Spannung werden über einen Bus 50 an den Komparator 56 geschickt. Der Substratspannungsumsetzer 44 setzt die Substratspannung von einem Pegel unterhalb Masse in einen Pegel oberhalb Masse um und führt die umgesetzte Spannung über einen Bus 58 an den Komparator 56. Der Komparator 56 vergleicht die umgesetzte, über den Bus 58 empfangene Spannung mit einer über einen Bus 60 empfangenen Referenzspannung und liefert, falls erforderlich, über einen Bus 68 Pumpenaktivierungssignale an einen Pumpsignalgenerator 64. Der Komparator 56 liefert außerdem auf der SPUMP-Signalleitung 70 und der NSPUMP-Signalleitung 72 komplementäre Signale SPUMP/NSPUMP (Slow pump/Not Slow pump (langsames Pumpen/nicht langsames Pumpen) = Low Frequency/Not Low Frequency (mit niedriger Frequenz/nicht mit niedriger Frequenz)) an den Oszillator 28. Die SPUMP- und NSPUMP-Signale werden zur Steuerung der Frequenz des Oszillators verwendet. Der Pumpsignalgenerator 64 erzeugt Taktsignale auf einem Bus 76 zur Steuerung des Betriebs einer Ladungspumpe 80. Die Ladungspumpe 80 erzeugt eine negative Substratvorspannung und hält diese aufrecht. Die Ladungspumpe 80 verwendet eine spezielle Schaltungsanordnung, die keinen unerwünschten Schwellenabfall in irgendeinem als Diode geschalteten Transistor erfährt.
  • 3 ist ein schematisches Diagramm, das den Aufbau eines Zeitgebers oder Taktsignalgenerators 34 zeigt und darstellt, wie er mit dem Zweifrequenzoszillator 28 gekoppelt ist. Um Energie zu sparen, arbeitet die gesamte in 3 gezeigte Schaltungsanordnung vorzugsweise mit der reduzierten Versorgungsspannung, die von dem Niedrigspannungsgenerator 24 geliefert wird. Der Zeitgeber 34 umfasst ein NICHT-Glied 300 mit einem Eingangsanschluss, der an den Ausgangsanschluss des NICHT-Glieds 84A im Oszillator 28 gekoppelt ist, und einem Ausgangsanschluss, der an den Eingangsanschluss eines NICHT-Glieds 304 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 304 ist an einen Eingangsanschluss eines NAND-Glieds 308 mit zwei Eingängen gekoppelt. Der andere Eingangsanschluss des NAND-Glieds 308 ist mit dem Ausgangsanschluss eines NICHT-Glieds 312 gekoppelt, das seinerseits einen Eingangsanschluss besitzt, der an einen Ausgangsanschluss des NICHT-Glieds 84C in dem Oszillator 28 gekoppelt ist.
  • Ähnlich besitzt ein NICHT-Glied 316 einen Eingangsanschluss, der an den Ausgangsanschluss des NICHT-Glieds 84B in dem Oszillator 28 gekoppelt ist, und einen Ausgangsanschluss, der an den Eingangsanschluss eines NICHT-Glieds 320 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 320 ist an einen Eingangsanschluss 324 eines NAND-Glieds 324 mit zwei Eingängen gekoppelt. Der andere Eingangsanschluss des NAND-Glieds 324 ist an den Ausgangsanschluss eines NICHT-Glieds 328 gekoppelt, das seinerseits einen Eingangsanschluss besitzt, der an den Ausgangsanschluss des NICHT-Glieds 84D in dem Oszillator 28 gekoppelt ist.
  • Der Ausgangsanschluss des NAND-Glieds 308 ist an den Eingangsanschluss eines NICHT-Glieds 332, an einen Eingangsanschluss eines NAND-Glieds 310 mit zwei Eingängen und an einen Eingangsanschluss eines NAND- Glieds 356 mit zwei Eingängen gekoppelt. Der Ausgangsanschluss des NICHT-Glieds 332 ist an den Eingangsanschluss eines NICHT-Glieds 336 gekoppelt, das einen Ausgangsanschluss besitzt, der mit dem Eingangsanschluss eines NICHT-Glieds 340 verbunden ist. Der Ausgangsanschluss des NICHT-Glieds 340 ist an den Eingangsanschluss eines NICHT-Glieds 344 gekoppelt, das einen Ausgangsanschluss besitzt, der an den Eingangsanschluss eines NICHT-Glieds 348 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 348 ist an den Eingangsanschluss eines NICHT-Glieds 352 gekoppelt, das einen Ausgangsanschluss besitzt, der an den anderen Eingangsanschluss des NAND-Glieds 356 und an eine "X"-Signalleitung 354 gekoppelt ist.
  • Der Ausgangsanschluss des NAND-Glieds 356 ist an den Eingangsanschluss eines NICHT-Glieds 360 gekoppelt, das einen Ausgangsanschluss besitzt, der an den Eingangsanschluss eines NICHT-Glieds 364 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 364 ist an eine "Y"-Signalleitung 368 gekoppelt.
  • Der Ausgangsanschluss des NAND-Glieds 310 ist an einen Eingangsanschluss eines NAND-Glieds 370 mit zwei Eingängen und an den Eingangsanschluss eines NICHT-Glieds 374 gekoppelt. Der andere Eingangsanschluss des NAND-Glieds 370 ist an den Ausgangsanschluss des NAND-Glieds 324 gekoppelt. Der Ausgangsanschluss des NICHT-Glieds 374 ist an den Eingangsanschluss eines NICHT-Glieds 378 gekoppelt, während der Ausgangsanschluss des NICHT-Glieds 378 an eine "Z"-Signalleitung 382 gekoppelt ist.
  • Der Ausgangsanschluss des NAND-Glieds 370 ist an den anderen Eingangsanschluss des NAND-Glieds 310 und an den Eingangsanschluss eines NICHT-Glieds 390 gekoppelt. Der Ausgangsanschluss des NICHT-Glieds 390 ist an den Eingangsanschluss eines NICHT-Glieds 394 gekoppelt, während der Ausgangsanschluss des NICHT-Glieds 394 an eine "W"-Signalleitung 398 gekoppelt ist. Die "X"-Signalleitung 354, die "Y"-Signalleitung 368, die "Z"-Signalleitung 382 und die "W"-Signalleitung 398 bilden zusammen den Bus 48 (2).
  • 10 ist ein Zeitablaufplan, der die Abfolge von Signalen auf der "X"-Signalleitung 364, der "Y"-Signalleitung 368, der "Z"-Signalleitung 382 bzw. der "W"-Signalleitung 398 zeigt. Im Allgemeinen sind die Signale auf der "X"-Signalleitung 354 und der "Y"-Signalleitung 368 komplementär, jedoch mit einer solchen zeitlichen Abstimmung, dass das Signal auf der "X"-Signalleitung 354 auf Hochpegel übergeht, bevor das Signal auf der "Y"-Signalleitung 368 auf Tiefpegel übergeht, und umgekehrt. Das Gleiche trifft zu für die Signale auf der "Z"-Signalleitung 382 und der "W"-Signalleitung 398. Das heißt, dass die Signale auf den Leitungen jeweils einen Hochpegelabschnitt (+1,5 Volt) und einen Tiefpegelabschnitt (0 Volt) haben, wobei sich die Tiefpegelabschnitte der Signale wechselseitig ausschließen.
  • 7 ist ein schematisches Diagramm einer besonderen Ausführungsform eines Umsetzers 40 für logische Spannungspegel. Vom Zeitgeber 34 werden die "X"-Signalleitung 354, die "Y"-Signalleitung 368, die "Z"-Signalleitung 382 und die "W"-Signalleitung 398 empfangen. Der Umsetzer 40 für logische Spannungspegel empfängt die logischen Eingangssignale "X", "Y", "W" und "Z", bei denen der tiefe Logikpegel VSS (0 Volt) beträgt und der hohe Logikpegel etwa 1,5 Volt beträgt. Sein Zweck besteht darin, Ausgangssignale zu liefern, die zwischen Vss und Vcc wechseln.
  • Sowohl der Source-Anschluss als auch der Drain-Anschluss des NMOS-Transistors 450, der als Kondensator fungiert, sind mit der "X"-Signalleitung 354 verbunden, während sein Gate-Anschluss 461 mit einem Knoten 488 verbunden ist. Sowohl der Source-Anschluss als auch der Drain-Anschluss des NMOS-Transistors 452, der ebenfalls als Kondensator fungiert, sind mit der "Y"-Signalleitung 368 verbunden, während sein Gate-Anschluss 463 mit einem Knoten 440 verbunden ist. Sowohl der Source-Anschluss als auch der Drain-Anschluss des NMOS-Transistors 454, der ebenfalls als Kondensator fungiert, sind mit der "W"-Signalleitung 398 verbunden, während sein Gate-Anschluss mit einem Knoten 650 verbunden ist. Sowohl der Source-Anschluss als auch der Drain-Anschluss des NMOS-Transistors 456, der ebenfalls als Kondensator fungiert, sind mit der "Z"-Signalleitung 382 verbunden, während sein Gate-Anschluss 560 mit einem Knoten 652 verbunden ist. Ein PMOS-Transistor 460 besitzt einen Source-Anschluss 464, der an (Vcc) gekoppelt ist, einen Drain-Anschluss 468, der an einen weiteren Anschluss 461 der Kapazität 450 gekoppelt ist, und einen Gate-Anschluss 472, der an den Knoten 490 gekoppelt ist. Ein PMOS-Transistor 476 besitzt einen Source-Anschluss 480 der an (Vcc) gekoppelt ist, einen Drain-Anschluss 484, der an den Knoten 490 gekoppelt ist, und einen Gate-Anschluss 482, der an den Knoten 488 gekoppelt ist. Ein NMOS-Transistor 500 besitzt einen Drain-Anschluss 504, der an (Vcc) gekoppelt ist, einen Source-Anschluss 508, der an den Knoten 488 gekoppelt ist, und einen Gate-Anschluss 512, der an ein (Vcc – |Vtp|)-Volt-Signal gekoppelt ist. Ähnlich besitzt ein NMOS-Transistor 520 einen Drain-Anschluss 524, der an (Vcc) gekoppelt ist, einen Source-Anschluss 528, der an den Knoten 490 ge koppelt ist, und einen Gate-Anschluss 532, der an das (Vcc – |Vtp|)-Volt-Signal gekoppelt ist.
  • Ein PMOS-Transistor 550 besitzt einen Source-Anschluss 554, der an (Vcc) gekoppelt ist, einen Gate-Anschluss 558, der an den Knoten 652 gekoppelt ist, und einen Drain-Anschluss 564, der an den Knoten 650 gekoppelt ist. Ein PMOS-Transistor 572 besitzt einen Source-Anschluss 574, der an (Vcc) gekoppelt ist, einen Drain-Anschluss 576, der an den Knoten 652 gekoppelt ist, und einen Gate-Anschluss 580, der an den Knoten 650 gekoppelt ist. Ein NMOS-Transistor 600 besitzt einen Drain-Anschluss 604, der an (Vcc) gekoppelt ist, einen Source-Anschluss 608, der an den Knoten 650 gekoppelt ist, und einen Gate-Anschluss 612, der an das (Vcc – |Vtp|)-Volt-Signal gekoppelt ist. Ein NMOS-Transistor 630 besitzt einen Drain-Anschluss 634, der an (Vcc) gekoppelt ist, einen Source-Anschluss 638, der an den Knoten 652 gekoppelt ist und einen Gate-Anschluss 642, der an das Vcc – |Vtp|-Volt-Signal gekoppelt ist.
  • Ein PMOS-Transistor 660 besitzt einen Source-Anschluss 664, der an (Vcc) gekoppelt ist, einen Drain-Anschluss 668, der an einen Knoten 672 gekoppelt ist, und einen Gate-Anschluss 676, der an den Knoten 488 gekoppelt ist. Ein NMOS-Transistor 680 besitzt einen Drain-Anschluss 684, der an den Knoten 672 gekoppelt ist, einen Source-Anschluss 688, der an (VSS) gekoppelt ist, und einen Gate-Anschluss 692, der an die "X"-Signalleitung 354 gekoppelt ist. Der Knoten 672 ist an den Eingangsanschluss eines NICHT-Glieds 700 gekoppelt, dessen Ausgangsanschluss an den Eingangsanschluss eines NICHT-Glieds 704 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 704 ist an eine Leitung 706 gekoppelt, die Signale an den Substratspannungsumsetzer 44 liefert.
  • Ähnlich besitzt ein PMOS-Transistor 710 einen Source-Anschluss 714, der an (Vcc) gekoppelt ist, einen Drain-Anschluss 718, der an einen Knoten 720 gekoppelt ist, und einen Gate-Anschluss 724, der an den Knoten 490 gekoppelt ist. Ein NMOS-Transistor 730 besitzt einen Drain-Anschluss 734, der an den Knoten 720 gekoppelt ist, einen Source-Anschluss 738, der an (VSS) gekoppelt ist, und einen Gate-Anschluss 742, der an die "Y"-Signalleitung 368 gekoppelt ist. Der Knoten 720 ist an den Eingangsanschluss eines NICHT-Glieds 750 gekoppelt, dessen Ausgangsanschluss an den Eingangsanschluss eines NICHT-Glieds 754 gekoppelt ist. Der Ausgangsanschluss des NICHT-Glieds 754 ist an eine Leitung 760 gekoppelt, die Signale an den Substratspannungsumsetzer 44 liefert. Die Leitungen 650, 706 und 760 bilden zusammen den Bus 50 (2).
  • Die Funktion des links in 7 gezeigten Teils des Umsetzers 40 für logische Spannungspegel ist, aus den Niedrigspannungssignalen "X" und "Y" Signale, die von VSS auf Vcc übergehen, an den Knoten 706 und 760 zu erzeugen. Die Funktion des restlichen Teils des Umsetzers 40 für logische Spannungspegel ist, aus den Niedrigspannungssignalen "W" und "Z" ein Signal, das zwischen Vcc – 1,5 Volt und Vcc wechselt, an dem Knoten 650 zu erzeugen. Sowohl der linke als auch der rechte Teil der Schaltungsanordnung von 7 arbeiten in der gleichen Weise. Die Knoten "X" auf der Signalleitung 354 und "Y" auf der Signalleitung 368 wechseln zwischen VSS (0 Volt) und 1,5 Volt und sind im allgemeinen Komplemente zueinander. Das heißt, dass, wenn das eine auf Tiefpegel ist, das andere auf Hochpegel ist, und umgekehrt. Jedoch sorgt der Zeitgeber 34, der in 3 näher gezeigt ist, dafür, dass der Knoten "X" auf Hochpegel übergeht, bevor der Knoten "Y" auf Tiefpegel übergeht, und dass der Knoten "Y" auf Hochpegel übergeht, bevor der Knoten "X" auf Tiefpegel übergeht, wie aus 4 ersichtlich ist.
  • Wieder mit Bezug auf 7, wenn der Knoten "Y" auf Tiefpegel übergeht, zieht der Kondensator (NMOS-Transistor) 452 den Knoten 490 auf Tiefpegel, wodurch der PMOS-Transistor 460 angeschaltet wird und der Knoten 488 auf Vcc gezogen wird. Während dieser Zeit liegt der Knoten "X" an Hochpegel bei +1,5 Volt und wird der Kondensator 450 auf 3,5 Volt geladen. Als Nächstes geht der Knoten "Y" auf Hochpegel mit +1,5 Volt, zieht der Kondensator 452 den Knoten 490 auf Hochpegel und schaltet der PMOS-Transistor 460 ab, wobei der Knoten 488 jedoch auf Vcc verbleibt. Als Nächstes geht der Knoten "X" von 1,5 Volt auf 0 Volt über und zieht der Kondensator 450 den Knoten 488 von 1,5 Volt auf 1,5 Volt unterhalb Vcc herunter, wodurch der PMOS-Transistor 476 angeschaltet wird. Dies zieht den Knoten 490 zu einem Zeitpunkt auf Vcc, zu dem der Knoten "Y" auf Hochpegel bei +1,5 Volt liegt, wodurch der Kondensator 452 auf 3,5 Volt aufgeladen wird. Wenn der Knoten "X" dann auf Hochpegel übergeht, wird der Knoten 488 wieder auf Vcc gebracht, wodurch der PMOS-Transistor 476 abgeschaltet wird, wobei der Knoten 490 jedoch auf Vcc verbleibt. Damit endet ein vollständiger Zyklus.
  • Somit liegt an dem Knoten 488 ein Hochpegel von Vcc vor, wenn der Knoten "X" auf Hochpegel bei +1,5 Volt ist, während an dem Knoten 488 ein Tiefpegel von Vcc –1,5 Volt vorliegt, wenn der Knoten "X" auf einem Tiefpegel von 0 Volt ist. Wenn der Knoten "X" auf Hochpegel bei +1,5 Volt ist, ist der NMOS-Transistor 680 angeschaltet, was den Eingang des NICHT-Glieds 700 auf 0 Volt zieht. Zu diesem Zeitpunkt ist der Knoten 488 auf Vcc, so dass der PMOS-Transistor 660 abgeschaltet ist und kein Strom durch die Transistoren 660 und 680 fließt. Wenn der Knoten "X" auf 0 Volt ist, ist der Knoten 488 auf Tiefpegel bei Vcc – 1,5 Volt, was den PMOS-Transistor 660 einschaltet und den Eingang des NICHT-Glieds 700 auf Vcc zieht. Zu diesem Zeitpunkt ist der NMOS-Transistor 680 abgeschaltet und fließt wiederum kein Strom durch die Transistoren 660 und 680.
  • Somit erzeugt diese Schaltungsanordnung aus den Tiefpegeleingangssignalen an den Knoten "X" und "Y" einen vollständigen logischen Hub zwischen Vss und Vcc an dem Eingang des NICHT-Glieds 700, und zwar ohne Einrichten eines Strompfads von Vcc nach Vss. Logisch ist das Ausgangssignal 706 des Umsetzers für logische Spannungspegel von 7 ein Hochpegelkomplement des Tiefpegelsignals an dem Knoten "X". Wenn der Knoten "X" statt dessen direkt zu einem normalen NICHT-Glied führt, dessen PMOS-Source-Spannung +5 Volt beträgt, würde das NICHT-Glied stets dann, wenn der Knoten "X" auf +1,5 Volt ist, viel Energie verbrauchen. In gleicher Weise erzeugt das Tiefpegelsignal an dem Knoten "Y" sein Komplement als Hochpegelsignal an dem Knoten 760.
  • Die NMOS-Transistoren 500 und 520 werden verwendet, um die Schaltung beim erstmaligen Einschalten zu starten, wobei sie anschließend nicht mehr benötigt werden und ansonsten keine Funktion besitzen. Jeder erbringt an seinem jeweiligen Knoten 488 oder 490 eine Spannung von wenigstens Vcc – |Vtp| – Vtn = Vcc –1,5 Volt, die ausreicht, um in jedem der NMOS-Transistoren (Kondensatoren) 450 und 452 einen Kanal einzurichten, der seinerseits mit sich bringt, dass die Schaltung so funktioniert, wie oben beschrieben wurde.
  • Die Schaltungsanordnung auf der rechten Seite von 7 setzt die Logikpegel von 0 bis +1,5 Volt an dem Knoten "W" in Logikpegel von Vcc- 1,5 bis Vcc Volt an dem Knoten 650 um. Diese Pegel an dem Knoten 650 werden zum An- oder Abschalten eines PMOS-Transistors, dessen Source an Vcc liegt, verwendet. Diese Schaltungsanordnung funktioniert in der gleichen Weise wie die entsprechenden Teile der Schaltungsanordnung auf der linken Seite von 7, die bereits beschrieben wurden.
  • Um die erfindungsgemäßen Aspekte der übrigen Teile des Ladungspumpensystems der vorliegenden Erfindung richtig einschätzen zu können, wird ein herkömmlicher Substratspannungsdetektor besprochen.
  • 5 ist ein schematisches Diagramm eines herkömmlichen Substratspannungskomparators 300. Der Spannungskomparator 300 umfasst einen PMOS-Transistor 304 mit einem sehr schmalen, sehr langen Kanal, der einen Source-Anschluss 308, der an (Vcc) gekoppelt ist, einen Gate-Anschluss 312, der an (VSS) gekoppelt ist, und einen Drain-Anschluss 316, der an einen Knoten 320 gekoppelt ist, besitzt. Der Transistor 304 fungiert als sehr hoher Widerstand oder als sehr kleine Stromquelle. Ein NMOS-Transistor 324 besitzt einen Drain-Anschluss 328, der an den Knoten 320 gekoppelt ist, einen Gate-Anschluss 332, der an eine Referenzspannung Vref (üblicherweise Masse) gekoppelt ist, und einen Source-Anschluss 336, der an einen Knoten 340 gekoppelt ist. Ein NMOS-Transistor 344 besitzt einen Drain-Anschluss 348 und einen Gate-Anschluss 352, die gemeinsam an den Knoten 340 gekoppelt sind, und einen Source-Anschluss 356, der an einen Knoten 360 gekoppelt ist. Ein NMOS-Transistor 364 schließlich besitzt einen Drain-Anschluss 368 und einen Gate-Anschluss 372, die gemeinsam an den Knoten 360 gekoppelt sind, und einen Source-Anschluss 376, der an die Substrat-Vbb gekoppelt ist. Sämtliche NMOS-Transistoren 324, 344 und 364 sind Transistoren mit einem relativ weiten, kurzen Kanal.
  • Wenn die Substratspannung negativer als drei NMOS-Schwellenspannung unterhalb Vref (Masse) ist, entsteht zwischen der positiven Versorgung Vcc und der Substrat-Vbb eine Leitung durch die Transistoren 304, 324, 344 und 364 hindurch. In diesem Fall verhindert der Transistor 364, dass der Knoten auf eine Spannung ansteigt, die über Vbb plus einer NMOS-Schwellenspannung liegt, während der Transistor 344 verhindert, dass der Knoten 340 auf mehr als eine NMOS-Schwellenspannung über jener Spannung liegende Spannung, d. h. auf Vbb + 2(Vtn), ansteigt. Bei einer Source-Spannung des NMOS-Transistors 324 von (Vbb + 2(Vtn)) ist dessen Gate-Spannung Vref eins und zieht der Transistor 324 den Knoten 320 auf im Wesentlichen die Spannung an dem Knoten 340, d. h. auf Vbb + 2(Vtn)), herunter. Diese Spannung unterhalb Masse ist ein logischer Zustand für das Ausgangssignal an dem Knoten 320, der bedeutet, dass kein Pumpen erforderlich ist.
  • Wenn andererseits Vbb kleiner (eine positivere Spannung) als drei NMOS-Schwellenspannung unterhalb Vref (Masse) ist, dann können die als Diode geschalteten Transistoren 364 und 344 den Knoten 340 nicht tief genug herunterziehen, um eine Leitung durch den Transistor 324 zu bewirken. In diesem Fall fließt kein Strom durch die Schaltung und zieht der PMOS-Transistor 304 den Knoten 320 auf Vcc hoch. Dieser Vcc-Pegel an dem Knoten 320 ist der andere logische Zustand für das Ausgangssignal an dem Knoten 320, der bedeutet, dass ein Pum pen erforderlich ist. Das Signal an dem Knoten 320 wird an die Ladungspumpe geschickt. Die Ladungspumpe schaltet ein, um Ladung an das Substrat zu übertragen, wenn der Knoten an (Vcc) Volt liegt, und schaltet ab, wenn der Knoten 320 an Vbb + 2(Vtn) liegt. Leider fließt stets dann, wenn Vbb niedrig genug ist, um die Ladungspumpe abzuschalten, ein Strom durch den Komparator 300 in das Substrat. Somit ruft der Komparator 300 selbst einen Substratstrom hervor, der abgepumpt werden muss. Die Substratspannungsvergleichsschaltungsanordnung gemäß der vorliegenden Erfindung vermeidet dieses Problem.
  • 6 ist ein konzeptionelles, schematisches Diagramm einer besonderen Ausführungsform einer Substratspannungsvergleichsschaltung gemäß der vorliegenden Erfindung. Ein Schalter 400 ist zwischen Masse (Vss) und einen Anschluss 404 einer Kapazität C2 geschaltet. Ein Schalter 408 ist zwischen die Substratspannung Vbb und einen Anschluss 412 der Kapazität C2 geschaltet. Ein Schalter 414 ist zwischen die Versorgungsspannung (Vcc) und den Anschluss 404 der Kapazität C2 geschaltet, während ein Eingangsanschluss 418 des Komparators 56 über den Bus 58 an den Anschluss 412 der Kapazität C2 gekoppelt ist. Wie oben angeführt wurde, ist der andere Eingangsanschluss des Komparators 56 über den Bus 60 an die Referenzspannung (Vref) gekoppelt.
  • Der Zweck der in 6 gezeigten Schalt- und Kapazitätsschaltungsanordnung ist, die Substratspannung Vbb in einen Pegel umzusetzen, der von dem Komparator 56 verglichen werden kann. Zu Beginn sind die Schalter 400 und 408 zum Laden der Kapazität C2 auf eine Spannung gleich (Vss – |Vbb|) geschlossen. Anschließend werden die Schalter 400 und 408 geöffnet. Der Schalter 414 wird dann geschlossen, was zu einem Anstieg des Anschlusses 404 der Kapazität C2 von Vss auf Vcc führt. Dies bewirkt wiederum einen Anstieg der Spannung an dem Anschluss 412 von Vbb auf Vbb + Vcc unter der Annahme, dass Vss gleich 0 Volt ist. Wenn Vcc gleich +5 Volt ist und Vbb positiver als –5 Volt ist, dann ist die Spannung an dem Bus 58 nun eine positive Spannung, die vom Komparator 56 ohne weiteres verglichen werden kann. Nachdem die Spannung an dem Bus 58 von dem Komparator 56 verglichen worden ist, wird der Schalter 414 geöffnet und der Schalter 400 geschlossen. Der Anschluss 404 der Kapazität C2 fällt auf Vss ab, während der Anschluss 412 auf Vbb abfällt. Der Schalter 408 kann dann ohne Übertragung von Ladung zu oder von dem Substrat geschlossen werden. Die Schaltung arbeitet somit ohne den bei herkömmlichen Komparatoren besprochenen Nachteil.
  • 8 ist ein schematisches Diagramm einer besonderen Ausführungsform eines Substratspannungsumsetzers 44 und eines Komparators 56. Der Spannungspegelumsetzer 44 entspricht dem Schalter und Kondensator von 6, während der Komparator 56 von 8 mehr oder weniger dem Komparator 56 von 6 entspricht. Den Substratspannungsumsetzer-44-Abschnitt von 8 betreffend ist die Leitung 760 an Source- und Drain-Anschlüsse von PMOS-Transistoren gekoppelt, die als Kapazitäten 804 und 812 fungieren. Ähnlich ist die Leitung 706 an Source- und Drain-Anschlüsse eines PMOS-Transistors gekoppelt, der als Kapazität 820 fungiert. Ein NMOS-Transistor 830 besitzt einen Drain-Anschluss 834, der an einen Gate-Anschluss 838 der Kapazität 812 gekoppelt ist, einen Source-Anschluss 842, der an die Substrat-Vbb gekoppelt ist, und einen Gate-Anschluss 846, der an einen Gate-Anschluss 850 der Kapazität 820 gekoppelt ist. Ein NMOS-Transistor 854 besitzt einen Drain-Anschluss 858, der an den Gate-Anschluss 850 der Kapazität 820 gekoppelt ist, einen Source-Anschluss 862, der an Vbb gekoppelt ist, und einen Gate-Anschluss 866, der an den Gate-Anschluss 838 der Kapazität 812 gekoppelt ist. Die so weit beschriebene Schaltung arbeitet in der gleichen Weise wie die in 7 gezeigte Schaltung, mit Ausnahme, dass alle Polaritäten umgekehrt sind. Die Spannung an den Gate-Anschlüssen 838 und 850 schwingen zwischen Vbb und Vbb + Vcc Volt, wie die Knoten 760 und 706 zwischen VSS (0 Volt) und Vcc schwingen. Das heißt, dass der Transistor 854 dann, wenn der Anschluss 838 als Ergebnis eines Hochpegelsignals (von z. B. +5 Volt) auf der Leitung 760 auf Hochpegel ist, anschaltet und den Gate-Anschluss 850 in der Zeit, in der das Signal auf der Leitung 706 auf Tiefpegel ist, auf Vbb zieht. Anschließend geht das Signal auf der Leitung 760 auf Tiefpegel, was den Transistor 854 abschaltet. Danach, wenn das Signal auf der Leitung 706 auf Hochpegel (von z. B. +5 Volt) geht, steigt die Spannung an dem Gate-Anschluss 850 auf Vbb + 5 Volt an, was den Transistor 830 anschaltet und den Gate-Anschluss 838 auf Vbb zieht.
  • Ein NMOS-Transistor 880 besitzt einen Drain-Anschluss 884, der an einen Gate-Anschluss 888 der Kapazität 804 und an einen Knoten 885 gekoppelt ist, einen Source-Anschluss 892, der an einen Knoten 896 gekoppelt ist, und einen Gate-Anschluss 900, der an den Gate-Anschluss 850 der Kapazität 820 gekoppelt ist. Ein weiterer NMOS-Transistor 904 besitzt einen Drain-Anschluss 908, der an den Knoten 896 gekoppelt ist, einen Source-Anschluss 912, der an Vbb gekoppelt ist, und einen Gate-Anschluss 916, der an den Gate-Anschluss 850 der Kapazität 820 gekoppelt ist. Ein NMOS-Transistor 930 schließlich besitzt einen Drain-Anschluss 934, der an Vcc gekoppelt ist, einen Source-Anschluss 938, der an den Knoten 896 gekoppelt ist, und einen Gate-Anschluss 942, der an den Knoten 885 gekoppelt ist.
  • Die Schalter und der Kondensator von 6 entsprechen den folgenden Transistoren der 7 und 8. Die Schalter 400 und 414 von 6 entsprechen den NMOS- bzw. PMOS-Transistoren des NICHT-Glieds 754 von 7, das den Knoten 760 erzeugt. Die Kapazität CZ von 6 entspricht dem Kondensator (PMOS-Transistor) 804 von 8. Der Schalter 408 von 6 entspricht der Reihenschaltung aus den NMOS-Transistoren 880 und 904 des Substratspannungsumsetzers 44 in 8. Die umgesetzte Substratspannung auf dem Bus 58 von 6 entspricht dem Bus 58 für umgesetzte Substratspannung von 8.
  • Wie oben besprochen wurde, alternieren die Spannungen an den Gate-Anschlüssen der Kondensatoren (PMOS-Transistoren) 812 und 820 zwischen Vbb und (Vbb + Vcc). Wenn der Knoten 706 auf Hochpegel ist, ist der Knoten 760 auf Tiefpegel. Zu diesem Zeitpunkt liegt der Gate-Anschluss 850 des Kondensators 850 an (Vbb + Vcc), was die Transistoren 880 und 904 anschaltet, die den Knoten 885 auf Vbb ziehen. Wenn dann der Knoten 706 auf Tiefpegel geht, kehrt der Gate-Anschluss 850 des Kondensators 820 zu Vbb zurück und schalten die Transistoren 880 und 904 hoffentlich ab. Schließlich steigt der Knoten 760 auf Vcc an und wird der Knoten 885 auf (Vbb + Vcc) als umgesetzte Substratspannung am Bus 58 für den Komparator 56 gezogen. Um die Unverfälschtheit dieser (Vbb + Vcc)-Spannung zwischen dem Zeitpunkt, zu dem der Knoten 885 ansteigt, und dem Zeitpunkt, zu dem der Komparator 56 abgetastet wird, zu bewahren, ist es wichtig, nicht zuzulassen, dass die Spannung an dem Knoten 885 verloren geht. Jedoch liegt die Source des NMOS-Transistors 904 an Vbb, wobei auch keine Rückwärtsvorspannung oder kein Körpereffekt vorliegt, um seine Schwellenspannung anzuheben, wie dies NMOS-Transistoren tun, deren Source bei Vss, also ein gutes Stück über dem Vbb-Potential, liegt. Ohne jeglichen Körpereffekt kann es sein, dass der Transistor 904 nicht vollständig abschaltet. Das heißt, dass er selbst dann, wenn sein Gate-Anschluss an Vbb liegt, einen kleinen Leckstrom aufweisen kann. Die Transistoren 880 und 930 sind aufgenommen, um dieses Problem des Abziehens von Ladung von dem Knoten 885 zu beseitigen. Wenn der Knoten 885 auf (Vbb + Vcc) ansteigt, zieht der als Source-Verstärker geschaltete NMOS-Transistor 930 den Knoten 896 auf eine Spannung von [(Vbb + Vcc) – Vtn] hoch. Der Transistor 880, dessen Source 892 ein gutes Stück über Vbb liegt und dessen Gate 900 bei Vbb liegt, ist vollständig abgeschaltet und weist einen völlig vernachlässigbaren Leckstrom auf. Wenn deshalb der Knoten 885 auf (Vbb + Vcc) ansteigt, bleibt sein Pegel intakt und liefert der Substratspannungsumsetzer 44 einen Spannungspegel von (Vbb + Vcc) für den Komparator 56.
  • Die Referenzspannung Vref an dem Bus 60 zum Komparator 56 von 8 kann durch einen einfachen kapazitiven Teiler (nicht gezeigt) erzeugt werden. Wenn beispielsweise zwei Kondensatoren zwischen Masse und einen Knoten, der von Masse auf Vcc wechselt, in Reihe geschaltet sind, wechselt der Zwischenknoten (zwischen den Kondensatoren) um einen vom Verhältnis der Kapazitäten abhängenden Bruchteil von Vcc. Der Zwischenknoten wird (über einen NMOS-Transistor) auf Masse entladen, wenn der schaltende Knoten auf Masse ist. Somit wechselt die Spannung an dem Zwischenknoten auf einen vom Verhältnis der Kapazitäten abhängenden Bruchteil von Vcc. Diese Referenzspannung wird mit der von dem Substratspannungsumsetzer 44 gelieferten (Vbb + Vcc)-Spannung verglichen. Wenn diese Kondensatoren den gleichen Wert besitzen, dann beträgt diese Zwischenknotenspannung Vcc/2. In diesem Fall schaltet der Regler die Ladungspumpe stets dann ein, wenn Vbb positiver als –(Vcc)/2 ist, und andernfalls stets ab. Das heißt, dass der Regler bestrebt ist, eine solche Substratspannung aufrechtzuerhalten, dass die Spannung am Bus 58 = (Vbb + Vcc) = 1/2(Vcc) = Vref oder (Vbb) = –1/2(Vcc).
  • Das umgesetzte Substratspannungssignal auf dem Bus 58 wird an den Komparator 56 geschickt, wo es mit der über den Bus 60 empfangenen Referenzspannung Vref verglichen wird. Der Vergleich wird durch die Signale auf der "W"-Signalleitung 398 von dem Zeitgeber 34 ausgelöst. In dieser Ausführungsform treten die W-Signale einmal pro Oszillatorzyklus auf, um den oben angesprochenen Einmal-pro-Zyklus-Vergleich zu liefern. Wenn die Substratspannung stärker positiv als die Referenzspannung ist, dann erscheint auf der Leitung 68 ein Pumpenaktivierungssignal in Form eines positiven Impulses. Außerdem werden auf der SPUMP-Signalleitung 70 und der NSPUMP-Signalleitung 72 nach jedem Vergleich die differentiellen SPUMP/NSPUMP-Signale erzeugt, die bis zum nächsten Zyklus gültig bleiben.
  • Der Umfang des Komparators 56 ist in 8 näher gezeigt. Die "W"-Signale auf der "W"-Signalleitung 398 werden an einen Gate-Anschluss 1000 eines NMOS-Transistors 1004, der die Vergleichsfunktion ausübt, übermittelt. Der NMOS-Transistor 1004 besitzt einen Source-Anschluss 1008, der an VSS gekoppelt ist, und einen Drain-Anschluss 1012, der an einen Knoten 1016 gekoppelt ist. Der Knoten 1016 ist seinerseits an einen Source-Anschluss 1020 eines NMOS-Transistors 1024 und an einen Source-Anschluss 1028 eines NMOS-Transistors 1032 gekoppelt. Ein Gate-Anschluss 1036 des NMOS-Transistors 1024 ist für den Empfang der Referenzspannung Vref (die über einen zwischen Vcc und VSS gekoppelten kapazitiven Teiler erzeugt werden kann, wie bereits besprochen wurde) an den Bus 60 gekoppelt, während ein Gate-Anschluss 1040 des NMOS-Transistors 1032 für den Empfang der umgesetzten Substratspannung an den Bus 58 gekoppelt ist. Der NMOS-Transistor 1024 besitzt einen Drain-Anschluss 1044, der an einen Source-Anschluss 1048 des NMOS-Transistors 1052 gekoppelt ist. Der NMOS-Transistor 1052 besitzt einen Gate-Anschluss 1056, der an einen Knoten 1060 gekoppelt ist, und einen Drain-Anschluss 1064, der an einen Knoten 1068 gekoppelt ist. Der Knoten 1068 ist an einen Drain-Anschluss 1072 eines PMOS-Transistors 1076 und an einen Drain-Anschluss 1080 eines PMOS-Transistors 1084 gekoppelt. Ein Gate-Anschluss 1088 des PMOS-Transistors 1076 ist an die Leitung 650 gekoppelt, während ein Gate-Anschluss 1092 des Transistors 1084 an den Knoten 1060 gekoppelt ist. Ein Source-Anschluss 1096 des Transistors 1076 und ein Source-Anschluss 1100 des Transistors 1084 sind beide an Vcc gekoppelt.
  • Ein Drain-Anschluss 1104 des Transistors 1032 ist an einen Source-Anschluss 1108 eines NMOS-Transistors 1112 gekoppelt. Der NMOS-Transistor 1112 besitzt einen Gate-Anschluss 1116, der an einen Knoten 1120 (der an den Knoten 1068 gekoppelt ist) gekoppelt ist, und einen Drain-Anschluss 1124, der an einen Knoten 1128 (der an den Knoten 1060 gekoppelt ist) gekoppelt ist. Der Knoten 1128 ist an einen Drain-Anschluss 1132 eines PMOS-Transistors 1136 und an einen Drain-Anschluss 1140 eines PMOS-Transistors 1144 gekoppelt. Ein Gate-Anschluss 1148 des PMOS-Transistors 1136 ist an den Knoten 1120 gekoppelt, während ein Gate-Anschluss 1152 des PMOS-Transistors 1144 an die Leitung 650 gekoppelt ist. Ein Source-Anschluss 1156 des Transistors 1136 und ein Source-Anschluss 1160 des Transistors 1144 sind beide an Vcc gekoppelt.
  • Der Knoten 1128 ist an den Eingangsanschluss eines NICHT-Glieds 1180 gekoppelt, dessen Ausgangsanschluss an den Bus 68 und an einen Eingangsanschluss eines NOR-Glieds 1188 mit zwei Eingängen gekoppelt ist. Ähnlich ist der Knoten 1068 an den Eingangsanschluss eines NICHT-Glieds 1192 gekoppelt, dessen Ausgangsanschluss an einen Eingangsanschluss eines NOR-Glieds 1200 mit zwei Eingängen gekoppelt ist. Der Ausgangsanschluss des NOR-Glieds 1188 ist an den anderen Eingangsanschluss des NOR-Glieds 1200 gekoppelt, während der Ausgangsanschluss des NOR-Glieds 1200 an den anderen Eingangsanschluss des NOR-Glieds 1188 gekoppelt ist. Die NOR-Glieder 1188 und 1200 fungieren somit als Signalspeicher, damit die Signale an den Ausgangsanschlüssen der NICHT-Glieder 1180 und 1192 bis zur nächsten Vergleichsfunktion aufrechterhalten werden.
  • Der Ausgangsanschluss des NOR-Glieds 1200 ist an einen Eingangsanschluss eines NOR-Glieds 1204 mit zwei Eingängen gekoppelt. Der andere Eingangsanschluss des NOR-Glieds 1204 ist für den Empfang eines bei Hochpegel aktiven DRAM-RAS-Signals gekoppelt. Der Ausgangsanschluss des NOR-Glieds 1204 ist an die Signalleitung 70, SPUMP (Slow Pump), und an den Eingangsanschluss eines NICHT-Glieds 1208 gekoppelt. Der Ausgangsanschluss des NICHT-Glieds 1208 ist an die Signalleitung 72, NSPUMP, gekoppelt.
  • Wie oben angesprochen wurde, wechselt der Knoten 650 des Umsetzers 40 für logische Spannungspegel in 7 zwischen Vcc –1,5 Volt und Vcc, wenn der Knoten "W" zwischen 0 Volt bzw. VSS und +1,5 Volt wechselt. Es sei nochmals auf den Komparator 56 in 8 hingewiesen. Zwischen Lesezyklen Zyklen ist der Knoten "W" auf Tiefpegel und der NMOS-Transistor 1004 abgeschaltet. In dieser Zeit ist das Signal 650 ebenfalls auf Tiefpegel, während die PMOS-Transistoren 1076 und 1144 angeschaltet sind, wodurch die Knoten 1068 und 1128 auf Vcc aufgeladen sind. Während dieser Zeit wird kein Strom gezogen, da es keinen leitenden Pfad zu VSS gibt.
  • Wenn das Signal "W" auf Hochpegel (auf +1,5 Volt) übergeht, geht der Knoten 650 ebenfalls auf Hochpegel (auf Vcc) über. Die NMOS-Transistoren 1076 und 1144 schalten ab. Wenn der NMOS-Transistor 1004 anschaltet, geht der Knoten 1016 auf Tiefpegel über. Wenn die umgesetzte Substratspannung (Vbb + Vcc) an dem Bus 58 eine höhere Spannung als Vref ist, beginnt der Transistor 1032 vor dem Transistor 1024 zu leiten, da ihre Source-Anschlüsse miteinander verbunden sind. Wenn der Transistor 1032 leitet, entlädt sich sein Drain 1104 über Masse schneller, als sich der Drain des Transistors 1024 über Masse entlädt. Dem geht voraus, dass die Knoten 1068 und 1128 (die Gate-Verbindungen der Transistoren 1112 und 1052) jeweils an der gleichen Spannung, Vcc, liegen. Wenn sich der Drain-Knoten 1104 des Transistors 1032 in Richtung VSS entlädt, leitet der Tran sistor 1112 und zieht somit den Knoten 1128 auf Masse. Dies schaltet den NMOS-Transistor 1052 ab, wodurch verhindert wird, dass er den Knoten 1068 auf Masse zieht, während der PMOS-Transistor 1084 angeschaltet wird, um den Knoten 1068 auf Vcc zu halten. Unter dieser Bedingung und bei einer umgesetzten Substratspannung (Vbb + Vcc) an dem Bus 58, die über der Referenzspannung liegt, geht der Knoten 1128 somit auf Masse, während der Knoten 1068 auf Vcc verbleibt. Wenn der Knoten 1128 auf Masse geht, geht der Ausgang des NICHT-Glieds 1180 auf Hochpegel (auf Vcc). Es sei angemerkt, dass nach diesem anfänglichen Einschwingvorgang, bei dem die Knoten W und 650 jedoch auf Hochpegel sind, wiederum kein Strompfad besteht. Im rechten Abschnitt der Schaltung fließt kein Strom, da die PMOS-Transistoren 1136 und 1144 beide abgeschaltet sind, und im linken Abschnitt fließt kein Strom, da der NMOS-Transistor 1052 abgeschaltet ist. Solange die Knoten "W" und 650 auf Hochpegel bleiben, bleibt der Knoten 1128 auf Tiefpegel und der Knoten 68 auf Hochpegel.
  • Somit bewirkt ein positiver Impuls an "W" (und auf dem Bus 650) dann, wenn der Knoten 58 über Vref liegt, einen positiven Impuls an dem Knoten 68, wobei der Ausgang des NICHT-Glieds 1192 auf Masse bleibt. Dieser positive Impuls gibt an, dass ein Pumpen erforderlich ist. (Die umgesetzte Substratspannung ist zu positiv.) Dieser Impuls erledigt zwei Dinge. Erstens sorgt er an dem Knoten 68 für einen einzelnen Pumpzyklus, der an die Ladungspumpe selbst geliefert wird, wie weiter unten beschrieben wird. Und zweitens versetzt er ein aus den NOR-Gliedern 1118 und 1200 bestehendes Flipflop in den geeigneten Zustand, um das Arbeiten des Oszillators mit der hohen Frequenz sicherzustellen.
  • Der positive Impuls an dem Knoten 68 führt dazu, dass der Ausgang des NOR-Glieds 1188 auf Tiefpegel geht. Dieser Tiefpegel, kombiniert mit dem Tiefpegel aus dem NICHT-Glied 1192, führt dazu, dass der Ausgang des NOR-Glieds 1200 auf Hochpegel geht. Dies hält den Ausgang des NOR-Glieds 1188 selbst dann, wenn der positive Impuls an dem Knoten 68 endet, auf Tiefpegel. Somit bleibt der Ausgang des NOR-Glieds 1200 auf Hochpegel (bis zu jenem Zeitpunkt, zu dem das NICHT-Glied 1192 ein Hochpegelausgangssignal liefert).
  • Wenn statt dessen die umgesetzte Substratspannung (Vbb + Vcc) an dem Bus 58 unter der Referenzspannung liegt, ist kein Pumpen erforderlich. In diesem Fall schwingt der Knoten 1068 auf Masse, während der Knoten 1128 auf Hochpegel bleibt. Da der Knoten 1128 auf Hochpegel bleibt, erfolgt keine Veränderung der niedrigen Spannung an dem Knoten 68 und wird kein Pumpzyklus ausgeführt. Gleichzeitig bewirkt der positive Impuls des NICHT-Glieds 1192, dass der Ausgang des NOR-Glieds 1200 Tiefpegel besitzt. Dieser Tiefpegelausgang, kombiniert mit einem Tiefpegel an dem Knoten 68, führt zu einem Hochpegelausgang des NOR-Glieds 1188. Der Hochpegelausgang des NOR-Glieds 1188 hält einen Tiefpegel an dem Ausgang des NOR-Glieds 1200 selbst dann, wenn der positive Impuls an dem Ausgang des NICHT-Glieds 1192 endet, aufrecht.
  • Somit weist der Ausgang des NOR-Glieds 1200 dann, wenn der Komparator gerade bestimmt hat, dass das Substrat zu positiv ist (d. h. ein Pumpen erforderlich ist), Hochpegel auf. Wenn der Komparator stattdessen gerade bestimmt hat, dass das Substrat ausreichend negativ ist (d. h. kein Pumpen erforderlich ist), weist der Ausgang des NOR-Glieds 1200 Tiefpegel auf. Das Signal RASD besitzt stets dann Hochpegel, wenn die Schaltung in ihrem aktiven Zustand ist. Bei einem DRAM besäße dieses während eines aktiven Zyklus Hochpegel und während eines Ladens im Voraus zwischen Zyklen Tiefpegel. Wenn entweder der Komparator gerade bestimmt hat, dass ein Pumpen erforderlich ist, oder wenn die Schaltung aktiv ist (RASD Hochpegel besitzt), dann ist der Ausgang des NOR-Glieds 1204 (SPUMP) auf Tiefpegel. Ein Tiefpegelausgang auf SPUMP (Slow Pump) führt dazu, dass der Oszillator anstatt langsam, schnell oszilliert.
  • Wie oben angesprochen wurde, arbeitet der Oszillator dann, wenn SPUMP tief ist, mit einer hohen Frequenz, was wiederum einen großen Pumpstrom ermöglicht. Wenn SPUMP hoch ist, arbeitet der Oszillator mit einer viel niedrigeren Frequenz als der Umsetzer 40 für logische Spannungspegel von 7, der Substratspannungsumsetzer 44 von 8 und der Komparator 56 von 8. Der Betrieb bei einer niedrigen Frequenz von etwa 200 Kilohertz, wobei ein großer Teil der Schaltungsanordnung mit einer 1,5-Volt-Versorgung arbeitet, ermöglicht, dass das Pumpen weniger als 1 Mikroampere des gesamten Stroms verbraucht, wenn kein Pumpen erforderlich ist. Wenn aber ein Pumpen erforderlich ist, schaltet die Schaltung automatisch auf die hohe Frequenz um, wobei sie bei dieser hohen Frequenz mehr als Milliampere an Strom aus dem Substrat pumpen kann.
  • Abschließend verschiebt die vorliegende Erfindung die Logikknoten mit niedrigem Spannungshub ohne irgendwelche Leistung verbrauchende Gleichstrompfade in Knoten mit hohem Spannungshub. Dies kann seinerseits verwendet werden, um eine negative Substratspannung in eine positive Substratspannung umzusetzen, um einen leichten Vergleich mit einer Referenzspannung zu ermögli chen. Wenn der Vergleich in einer Ladungspumpe mit niedriger Leistung angewendet wird, schafft er die Fähigkeit, die Ladungspumpe auszuschalten, wenn kein Pumpen erforderlich ist, wodurch eine Pumpe mit einer Standby-Betriebsart mit verringerter Leistung geschaffen wird. Außerdem verringert die Fähigkeit der Spannungsumsetzungsschaltung zu arbeiten, ohne einen Substratstrom hinzuzufügen, den Leistungsverbrauch der Ladungspumpe weiter.
  • Obwohl das Vorhergehende eine vollständige Beschreibung spezifischer Ausführungsformen der vorliegenden Erfindung ist, können verschiedene Abwandlungen vorgenommen werden. Beispielsweise können angenommene Spannungen und die Größen der verschiedenen Transistoren variieren, ohne dass von den Prinzipien der Arbeitsweise abgewichen wird.

Claims (10)

  1. Vorrichtung zum Umsetzen von Spannungen, die umfasst: eine erste Kapazität (450), wovon ein erster Anschluß so angeschlossen ist, dass er ein erstes Steuersignal (X) empfängt, und eine zweite Kapazität (452), wovon ein erster Anschluß so angeschlossen ist, dass er ein zweites Steuersignal (Y) empfängt; einen ersten Transistor (476) und einen zweiten Transistor (460), die mit ihren jeweiligen Gates und ersten Stromflußanschlüssen mit zweiten Anschlüssen (461, 463) der ersten bzw. der zweiten Kapazität (450, 452) kreuzgekoppelt sind; wobei jedes der Steuersignale (X, Y) einen tiefen Anteil und einen hohen Anteil besitzt und wobei entweder der tiefe Anteil des ersten Signals und der tiefe Anteil des zweiten Signals sich gegenseitig ausschließen oder der hohe Anteil des ersten Signals und der hohe Anteil des zweiten Signals sich gegenseitig ausschließen; dadurch gekennzeichnet, dass die Vorrichtung ferner umfasst: einen dritten Transistor (660), der einen ersten Stromflußanschluß, der an eine Stromquelle mit hoher Spannung angeschlossen ist, einen Steueranschluß, der an den zweiten Anschluß (463) der ersten Kapazität (450) angeschlossen ist, und einen zweiten Stromflußanschluß aufweist; einen vierten Transistor (680), wovon ein erster Stromflußanschluß bei einem ersten Knoten (672) an den zweiten Stromflußanschluß des dritten Transistors (660) angeschlossen ist, ein zweiter Stromflußanschluß an ein Massepotential (Vss) angeschlossen ist und ein Steueranschluß an den ersten Anschluß der ersten Kapazität (450) angeschlossen ist; wobei einer der dritten und vierten Transistoren (660, 680) leitet, wenn das erste Signal von der ersten Kapazität (450) empfangen wird; und wobei der andere der dritten und vierten Transistoren (660, 680) leitet, wenn das zweite Signal von der zweiten Kapazität (452) empfangen wird.
  2. Vorrichtung nach Anspruch 1, bei der der dritte Transistor (660) einen PMOS-Transistor umfasst und der vierte Transistor (680) einen NMOS-Transistor umfasst.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die Vorrichtung dazu verwendet wird, eine Substratspannung umzusetzen, und ferner umfaßt: einen fünften Transistor (710), der einen ersten Stromflußanschluß, der an die Stromquelle mit hoher Spannung angeschlossen ist, einen Steueranschluß, der an den zweiten Anschluß (463) der zweiten Kapazität (452) angeschlossen ist, und einen zweiten Stromflußanschluß aufweist; einen sechsten Transistor (730), wovon ein erster Stromflußanschluß bei einem zweiten Knoten (720) an den zweiten Stromflußanschluß des fünften Transistors (710) angeschlossen ist, ein zweiter Stromflußanschluß an ein Massepotential (Vss) angeschlossen ist und ein Steueranschluß an den ersten Anschluß der zweiten Kapazität (452) angeschlossen ist; wobei einer der fünften und sechsten Transistoren (710, 730) leitet, wenn das erste Steuersignal von der ersten Kapazität (450) empfangen wird; wobei der andere der fünften und sechsten Transistoren (710, 730) leitet, wenn das zweite Steuersignal von der zweiten Kapazität (452) empfangen wird; eine dritte Kapazität (820), wovon ein erster Anschluß an den ersten Knoten (672) angeschlossen ist; eine vierte Kapazität (812), wovon ein erster Anschluß an den zweiten Knoten (720) angeschlossen ist; einen siebten Transistor (854), wovon ein erster Stromflußanschluß an einen zweiten Anschluß der dritten Kapazität (820) angeschlossen ist, ein zweiter Stromflußanschluß an das Substrat (Vbb) angeschlossen ist und ein Steueranschluß an einen zweiten Anschluß der vierten Kapazität (812) angeschlossen ist; einen achten Transistor (830), wovon ein erster Stromflußanschluß an den zweiten Anschlusßder vierten Kapazität (812) angeschlossen ist, ein zweiter Stromflußanschluß an das Substrat (Vbb) angeschlossen ist und ein Steueranschluß an den zweiten Anschluß der dritten Kapazität angeschlossen ist; wobei der siebte Transistor (854) Strom leitet, wenn der fünfte Transistor (710) leitet; wobei der achte Transistor (830) leitet, wenn der dritte Transistor (660) leitet; wobei eine Spannung am zweiten Anschluß der vierten Kapazität (812) etwa gleich der Substratspannung ist, wenn der achte Transistor (830) leitet; und wobei eine Spannung am zweiten Anschluß der vierten Kapazität (812) etwa gleich der Substratspannung plus der Spannung der Stromquelle mit hoher Spannung ist, wenn der siebte Transistor (854) leitet.
  4. Vorrichtung nach Anspruch 3, die ferner umfaßt: eine fünfte Kapazität (804), wovon ein erster Anschluß an den ersten Anschluß der vierten Kapazität (812) angeschlossen ist; und einen neunten Transistor (904), wovon ein erster Stromflußanschluß bei einem Ausgangsknoten (58) an einen zweiten Anschluß der fünften Kapazität (804) angeschlossen ist, ein zweiter Stromflußanschluß an das Substrat (Vbb) angeschlossen ist und ein Steueranschluß an den Steueranschluß des achten Transistors (830) angeschlossen ist; und wobei der neunte Transistor (904) Strom leitet, wenn der dritte Transistor (660) Strom leitet, damit der Ausgangsknoten (58) auf der Substratspannung liegt.
  5. Vorrichtung nach Anspruch 4, die ferner umfaßt: einen zehnten Transistor (880), der zwischen den zweiten Anschluß der fünften Kapazität (804) und den ersten Stromflußanschluß des neunten Transistors (904) geschaltet ist und wovon ein erster Stromflußanschluß bei dem Ausgangsknoten (58) an den zweiten Eingangsanschluß der fünften Kapazität (804) angeschlossen ist, ein zweiter Stromflußanschluß an den ersten Stromflußanschluß des neunten Transistors (904) angeschlossen ist und ein Steueranschluß an den Steueranschluß des neunten Transistors (904) angeschlossen ist; und einen elften Transistor (930), wovon ein erster Stromflußanschluß an die Stromquelle mit hoher Spannung angeschlossen ist, ein zweiter Stromflußanschluß an den ersten Stromflußanschluß des neunten Transistors (904) angeschlossen ist und ein Steueranschluß an den zweiten Anschluß der fünften Kapazität (804) angeschlossen ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei der die ersten und zweiten Transistoren (476, 460) jeweils PMOS-Transistoren umfassen.
  7. Vorrichtung nach einem der Ansprüche 3 bis 6, bei der der dritte und der fünfte Transistor (660, 710) jeweils einen PMOS-Transistor umfassen und der vierte und der sechste Transistor (680, 710) jeweils einen NMOS-Transistor umfassen.
  8. Vorrichtung nach einem der Ansprüche 3 bis 7, bei der der siebte, der achte, der neunte, der zehnte und der elfte Transistor (854, 830, 904, 880, 930) jeweils einen NMOS-Transistor umfassen.
  9. Vorrichtung nach einem der Ansprüche 1 bis 8, bei der der tiefe Anteil der ersten und zweiten Steuersignale jeweils etwa bei null Volt liegt und der hohe Anteil der ersten und zweiten Steuersignale jeweils bei etwa 1,5 Volt liegt.
  10. Vorrichtung nach einem der Ansprüche 1 bis 9, bei der die Stromquelle mit hoher Spannung etwa bei fünf Volt liegt.
DE69725078T 1996-07-29 1997-07-25 Ladungspumpenschaltung für ein Halbleiter-Substrat Expired - Lifetime DE69725078T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US2272496P 1996-07-29 1996-07-29
US22724P 1996-07-29
US882564 1997-07-03
US08/882,564 US6064250A (en) 1996-07-29 1997-07-03 Various embodiments for a low power adaptive charge pump circuit

Publications (2)

Publication Number Publication Date
DE69725078D1 DE69725078D1 (de) 2003-10-30
DE69725078T2 true DE69725078T2 (de) 2004-06-09

Family

ID=26696306

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69719097T Expired - Lifetime DE69719097T2 (de) 1996-07-29 1997-07-25 Ladungspumpenschaltung für ein Halbleiter-Substrat
DE69725078T Expired - Lifetime DE69725078T2 (de) 1996-07-29 1997-07-25 Ladungspumpenschaltung für ein Halbleiter-Substrat

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69719097T Expired - Lifetime DE69719097T2 (de) 1996-07-29 1997-07-25 Ladungspumpenschaltung für ein Halbleiter-Substrat

Country Status (4)

Country Link
US (5) US6064250A (de)
EP (1) EP0822477B1 (de)
KR (1) KR100514024B1 (de)
DE (2) DE69719097T2 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773012B1 (fr) 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
FR2772941B1 (fr) * 1998-05-28 2002-10-11 Sgs Thomson Microelectronics Circuit de regulation d'une pompe de charges negatives
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
WO2001056159A1 (fr) * 2000-01-27 2001-08-02 Hitachi, Ltd. Dispositif a semiconducteur
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
US6300839B1 (en) * 2000-08-22 2001-10-09 Xilinx, Inc. Frequency controlled system for positive voltage regulation
US6677784B2 (en) * 2000-12-28 2004-01-13 International Business Machines Corporation Low voltage bipolar logic and gate device
US6486727B1 (en) 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
US7493149B1 (en) * 2002-03-26 2009-02-17 National Semiconductor Corporation Method and system for minimizing power consumption in mobile devices using cooperative adaptive voltage and threshold scaling
US7333378B2 (en) * 2002-09-18 2008-02-19 Samsung Electronics Co., Ltd Memory device that recycles a signal charge
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US6864718B2 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Charge pump level converter (CPLC) for dual voltage system in very low power application
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US6992517B2 (en) * 2003-08-11 2006-01-31 Atmel Corporation Self-limiting pulse width modulation regulator
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
KR100641949B1 (ko) * 2003-12-26 2006-11-02 주식회사 하이닉스반도체 Ｃｍｏｓ 인버터를 이용한 구동 장치
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
FR2874467B1 (fr) * 2004-08-17 2006-11-17 Atmel Corp Circuit pour un generateur d'eeprom haute tension
US7132878B2 (en) * 2004-11-18 2006-11-07 Chartered Semiconductor Manufacturing Ltd. Charge pump current source
FR2881869A1 (fr) * 2005-02-04 2006-08-11 St Microelectronics Sa Memoire dynamique pour terminal cellulaire
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
US7430133B1 (en) 2005-05-31 2008-09-30 National Semiconductor Corporation Apparatus and method for switch connected as a diode in a charge pump
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7279961B2 (en) * 2005-11-21 2007-10-09 Atmel Corporation Charge pump for intermediate voltage
KR100748459B1 (ko) * 2006-02-27 2007-08-13 주식회사 하이닉스반도체 반도체 메모리의 벌크 전압 레벨 감지 장치
US7321241B1 (en) * 2006-06-15 2008-01-22 California Micro Devices Bidirectional buffer with slew rate control and method of bidirectionally transmitting signals with slew rate control
US7446565B2 (en) * 2006-06-15 2008-11-04 California Micro Devices Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode
JP2008136047A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置及び撮像装置
US7479915B1 (en) * 2007-12-19 2009-01-20 Texas Instruments Incorporated Comparator architecture
US7429850B1 (en) 2008-03-31 2008-09-30 International Business Machines Corporation Bias voltage converter
US7963515B2 (en) * 2009-02-06 2011-06-21 Goss International Americas, Inc. Adjustable delivery web conversion apparatus and method
SG169941A1 (en) * 2009-09-11 2011-04-29 Agency Science Tech & Res Circuit arrangement
CN101702575B (zh) * 2009-11-16 2012-01-18 北京东微世纪科技有限公司 应用于负电压电荷泵的逻辑控制接口电路
US8847911B2 (en) 2011-04-05 2014-09-30 Cypress Semiconductor Corporation Circuit to provide signal to sense array
US9571092B2 (en) * 2012-02-03 2017-02-14 Longitude Semiconductor S.A.R.L. Cascaded high voltage switch architecture
US9195255B1 (en) 2012-03-22 2015-11-24 Parade Technologies, Ltd. Reconfigurable charge pump
US8384467B1 (en) 2012-03-22 2013-02-26 Cypress Semiconductor Corporation Reconfigurable charge pump
US8810283B2 (en) * 2012-05-22 2014-08-19 Analog Devices, Inc. CMOS transistor linearization method
US9306553B2 (en) * 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
EP2843818B1 (de) 2013-08-27 2020-04-22 EM Microelectronic-Marin SA Regelschaltung für eine Ladungspumpe und Regelungsverfahren
US9197198B2 (en) 2013-10-29 2015-11-24 Qualcomm Incorporated Latch comparator circuits and methods
TWI557528B (zh) * 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
JP2017073742A (ja) 2015-10-09 2017-04-13 株式会社東芝 レベルシフト回路、半導体装置および電池監視装置
FR3050308A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Procede et dispositif de commande d'au moins un circuit de pompe de charge
US10193560B2 (en) 2016-12-28 2019-01-29 Analog Bits Inc. Method and circuits for charge pump devices of phase-locked loops
US10236895B1 (en) 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
IT201800003622A1 (it) * 2018-03-15 2019-09-15 St Microelectronics Srl Circuito traslatore di livello con migliorata efficienza e capacita' di traslazione di livello in due domini, in particolare per l'utilizzo in un dispositivo di memoria
US10503196B2 (en) * 2018-04-20 2019-12-10 Qualcomm Incorporated Bias generation and distribution for a large array of sensors
CN108922573B (zh) * 2018-05-30 2020-10-02 上海华力集成电路制造有限公司 Sram的字组线偏压产生器及方法
US10903822B2 (en) * 2019-03-05 2021-01-26 Arm Limited Integrated oscillator
CN112448577B (zh) * 2019-08-28 2021-12-07 圣邦微电子（北京）股份有限公司 一种电阻分压电路

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
US4733108A (en) 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4455493A (en) * 1982-06-30 1984-06-19 Motorola, Inc. Substrate bias pump
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
NL8402764A (nl) * 1984-09-11 1986-04-01 Philips Nv Schakeling voor het opwekken van een substraatvoorspanning.
US4710647A (en) * 1986-02-18 1987-12-01 Intel Corporation Substrate bias generator including multivibrator having frequency independent of supply voltage
US4754168A (en) * 1987-01-28 1988-06-28 National Semiconductor Corporation Charge pump circuit for substrate-bias generator
KR890005159B1 (ko) 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
KR0133933B1 (ko) * 1988-11-09 1998-04-25 고스기 노부미쓰 기판바이어스 발생회로
KR910004737B1 (ko) * 1988-12-19 1991-07-10 삼성전자 주식회사 백바이어스전압 발생회로
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
JPH02309661A (ja) * 1989-05-24 1990-12-25 Toshiba Corp 半導体集積回路
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
JP2557271B2 (ja) * 1990-04-06 1996-11-27 三菱電機株式会社 内部降圧電源電圧を有する半導体装置における基板電圧発生回路
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
US5111375A (en) * 1990-12-20 1992-05-05 Texas Instruments Incorporated Charge pump
US5121014A (en) * 1991-03-05 1992-06-09 Vlsi Technology, Inc. CMOS delay circuit with controllable delay
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
KR940003153B1 (ko) 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
JP2820331B2 (ja) * 1991-06-21 1998-11-05 シャープ株式会社 チャージポンプ回路
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
US5347171A (en) * 1992-10-15 1994-09-13 United Memories, Inc. Efficient negative charge pump
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
JP2560983B2 (ja) * 1993-06-30 1996-12-04 日本電気株式会社 半導体装置
DE4324855C1 (de) * 1993-07-23 1994-09-22 Siemens Ag Ladungspumpe
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry
JP2982591B2 (ja) * 1993-12-17 1999-11-22 日本電気株式会社 基板電位検知回路
DE69424764T2 (de) * 1994-01-28 2000-11-16 St Microelectronics Srl Ladungspumpenschaltung
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
KR0123849B1 (ko) * 1994-04-08 1997-11-25 문정환 반도체 디바이스의 내부 전압발생기
US5537072A (en) * 1994-06-30 1996-07-16 Sgs-Thomson Microelectronics, Inc. Charge pump switch circuits
US5592120A (en) * 1994-09-07 1997-01-07 Analog Devices, Inc. Charge pump system
KR0158478B1 (ko) * 1994-12-21 1999-02-01 김광호 반도체 메모리장치의 기판전압 조절회로
KR0137437B1 (ko) * 1994-12-29 1998-06-01 김주용 챠지 펌프회로의 출력전압 조절회로
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5670907A (en) * 1995-03-14 1997-09-23 Lattice Semiconductor Corporation VBB reference for pumped substrates
JPH09205153A (ja) * 1996-01-26 1997-08-05 Toshiba Corp 基板電位検出回路
US5721509A (en) * 1996-02-05 1998-02-24 Motorola, Inc. Charge pump having reduced threshold voltage losses
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US5790393A (en) * 1997-01-22 1998-08-04 Exar Corporation Voltage multiplier with adjustable output level
US6023187A (en) * 1997-12-23 2000-02-08 Mitsubishi Semiconductor America, Inc. Voltage pump for integrated circuit and operating method thereof
US6016072A (en) * 1998-03-23 2000-01-18 Vanguard International Semiconductor Corporation Regulator system for an on-chip supply voltage generator

Also Published As

Publication number Publication date
KR100514024B1 (ko) 2005-12-28
US20010001230A1 (en) 2001-05-17
EP0822477A3 (de) 1998-04-01
US6064250A (en) 2000-05-16
US6323721B1 (en) 2001-11-27
DE69719097D1 (de) 2003-03-20
DE69725078D1 (de) 2003-10-30
EP0822477A2 (de) 1998-02-04
US6323722B1 (en) 2001-11-27
US6326839B2 (en) 2001-12-04
KR980011440A (ko) 1998-04-30
US6137335A (en) 2000-10-24
EP0822477B1 (de) 2003-09-24
DE69719097T2 (de) 2003-11-27

Similar Documents

Publication Publication Date Title
DE69725078T2 (de) Ladungspumpenschaltung für ein Halbleiter-Substrat
DE69839067T2 (de) Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird
DE69924173T2 (de) Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf
DE69823289T2 (de) Temperaturunabhängiger Oszillator
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE4437757C2 (de) Referenzspannungserzeugungsschaltung
DE19855602C2 (de) Puffer, welcher einen dynamischen Schwellenspannungs-MOS-Transistor verwendet
DE60129649T2 (de) Stromversorgung mit Pulsbreitenmodulationsteuerungssystem
DE3419661C2 (de)
DE69834755T2 (de) Ausgangsschaltung, Eingangsschaltung und Eingangs/Ausgangsschaltung
DE69530748T2 (de) Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE4124732A1 (de) Vorspannungsgenerator fuer ein niedrigstrom-substrat
DE4203137C2 (de) Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren
DE3814667A1 (de) Rueckspannungsgenerator
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
DE2422653C2 (de) Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE4107870C2 (de)
DE19725459B4 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE3643546C2 (de)
DE2928430A1 (de) Oszillatorschaltung
DE3936675A1 (de) Integrierte halbleiterschaltkreiseinrichtung
DE60206734T2 (de) Leistungseffiziente integrierte ladungspumpe unter verwendung einer taktschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR