KR960000837B1 - 반도체 메모리장치 - Google Patents

Abstract

내용 없음.

Description

반도체 메모리장치

제1도는 본 발명에 따른 내부승압회로의 일실시예.

제2도는 본 발명에 따른 전원전압레벨 검출회로의 일실시예..

제3도는 제1도의 주파수 콘트룰수단의 일실시예.

제4도는 제3도의 다단 카운터의 동작타이밍도.

제5도는 제1도의 전압펌핑회로의 일실시예.

본 발명은 반도체 메모리장치에 관한 것으로, 특히 넓은 전원전압 범위에서 안정적으로 동작하는 반도체 메모리장치에 관한 것이다.

최근, 반도체 메모리방치의 동작전압은 다양해지고 특히 점점 낮아지는추세이다. 전원전압이 낮아지게 되면 소비전력이 감소되는 장점을 갖게 되며, 특히 배터리(battery)전원을 사용하는 메모리장치에서는 더욱 큰 장점이 된다. 그러나 전원전압이 낮아지게 되면 그에 따른 여러 가지 문제점이 발생된다. 일례로, 워드라인을 구동하기 위한 동작전압으로 공급전원전압을 사용하기가 어려워진다. 그 이유는 셀트랜지스터를 충분히 ″턴온″시키기 위해서는 비트라인을 구동하는 전압보다 워드라인을 구동하는 전압이 높아야 하기 때문이다. 즉, 디램셀을 예를 들어서, 액세스 트랜지스터를 ″턴온″시켜 비트라인을 통하여 스토리지 캐패시터에 전원전압 전원전압레벨의 데이터″1″을 기억시키는 경우, 상기 액세스 트랜지스터를 ″턴온″시켜 전원전압레벨의 비트라인 데이터를 ″전원전압+트랜지스터 문턱전압'만큼의 승압전압이 인가되어야 한다. 이러한 목적으로, 내부승압회로를 이용하여 전원전압보다 일정레벨 승압전압을 사용하게 된다. 그러나 종래 기술에서는 승압비율이 동작전압이 일정배수로 고정된다. 그 결과, 낮은 동작전압에 따른 승압전압은 상기 문턱전압을 극복하지 못하게 되어 데이터 기록 또는 독출시에 오동작을 유발한다. 또한 높은 동작전압에 따른 승압전압은 매우 높게되어 액세스 트랜지스터의 게이트막을 파괴시키게 되므로, 메모리장치에 치면적인 손상을 가져오는 단점을 갖고 있었다.

이러한 문제점을 해결하기 위한 종래으 기술이 나카고메 씨증에 의해 1990년도 브엘에스아이 회로 심포지움(1900 SYMPOSIUM ON 피냐 CIRCUITS)에서 ″64메가 비트 디램을 위한 1.5볼트 회로기술″이란 제목으로 발표된 바 있다. 상기 종래기술은 전원전압이 1.5-3.3볼트 사이로 입력되면 내부회로에서 이를 1.5볼트로 변환하여 메모리장치를 구동시키는 기술이다.

상기한 기술에 따르면,메모리장치에 입력되는 전원전압이 넓은 전압범위(1.5볼트-3.3볼트의범위)를 가지므로 다양한 범위의 전원저압에서 메모리장치를 동작시킬 수 있고, 메모리장치 내부에서 상기 입력전압을 1.5볼트로 낮추어 동작전압으로 사용하므로, 소비전력이 낮아지는장점을 갖게 된다. 상기 종래기술에서는 워드라인을 구동하기 위해서 내부승압회로를통하여 1.5볼트의 전압을 일정레벨까지 승압하여 사용하고 있다. 상기한 종래기술에 대하여 더 자세한 내용은 상기 심포지움에 발표된 논문 모음집인{1990 심포지음 온브엘에스아이 서킷스 다이제스트 오브 테크니컬 페이퍼스(1992 SYMPOSIUM ON VLSI CIRCUITS DIGEST OF TECHNICAL PAPERS)}의 19-20페이지를 참조하기 바란다.

그러나 상기한 종래기술은 동작전압으로 비교적 낮은 범위인 1.5볼트를 사용함으로 인하여, 워드라인을 충분히 구동하기 위한 승압전압을 얻기 위해서는 승압 비율이 높아야 한다. 그러므로 승압회로의 동작이 빈번하게 되며, 그에 따라 승압회로의 구동에 따른 소비전력의 증가를 유발한다. 또한 외부전원전압이 충분히 높은 경우에도 불구하고, 이를 강압하여 1.5볼트의동작전압에서만 사용하므로 비효율적인 파워손실을 가져오며, 또한 승압전압을 생성하기 위하여 강압한 전압을 다시 펌프캐패시터를 통하여 승압하는 것은 비효율적이며 불피요한 전압손실을 유발한다.

따라서 본 발명의 목적은 넓은 범위의 전원전압에서도 전압의 손실없이 안정적으로 동작하는 반도체 메모리장치를 제공하는데 있다.

본 발명의 다른 목적은 입력되는 전원전압의 크기에 따라 각기 다른 승압배수로 내부승압전압을 발생하도록하여 전압의 손실없이안정적으로 동작하는 반도체 메모리장치를 제공하는데 있다.

본 발명의 또다른 목적은 공급되는 전원전압 각 레벨에 대응하는 다수개의 전압검출신호를 출력하는 전원전압레벨 검출수단을 구비하여 전원전압의 크기에 따라 승압배수를달리하여 내부승압전압을 발생하는 반도체 메모리장치를 제공하는데 있다.

본 발명의 또다른 목적은 입력되는 전원전압의크기에 따라 주기가 능동적으로 조절되는 오실레이터를 구비하는 반도체 메모리장치를 제공하는데 있다.

본 발명의 또다른 목적은 입력되는 전압의 크기에 따라 내부승압회로 또는 기판전압 발생회로의 펌프캐패시터의 용량을 능동적으로 조절하여 안정된 내부승압전압 또는 기판전압을 발생시키는 반도체 메모리장치를 제공하는데 있다.

본 발명의 또다른 목적은 입력되는 전압의 크기에 따라 리프레시 주기를 조졸하여 안정된 리프레시동작을 수행하는 반도체 메모리장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본발명은 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터를 구비한 반도체 메모리장치임을 특징으로 한다.

또한 본 발명은 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를출력하는 전원레벨 디텍터와, 상기 검출신호에 대응되는 발진신호의 주파수가 조졸되는 오실레이터를 구비하는 반도체 메모리장치임을 특징으로한다.

또한 본 발명은, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응하여 주파수가 가변되는 펌핑신호를 출력하는 오실레이터와, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로로 이루어진 내부승압회로를 구비하여, 전원전압의 변동에 따라 상기 오실레이터에 주기가 가변되어 승압배수가 달라지는 반도체 메모리장치임을 특징으로 한다.

또한 본 발명은 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 오실레이터와, 상기 기준펄스열에 대응하여 펌핑신호를 출력하는 펑핑구동단과, 상기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로와, 상기 검출신호에 따라 상기 펌프캐새시터의 동작을 제어하여 펌핑이 일어나는 캐패시터를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단을 구비하는 내부승압회로를 가지는 반도체 메모리장치임을 특징으로 한다.

또한, 본 발명은, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진주기가 조졸되는 오실레이터와, 상기 오실레이터의 발진신호에 대응동작하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로와, 상기 검출신호에 제어되어 펌핑이 일어나는 캐패시터를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단과, 상기 승압전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 승압레벨 디텍토로 이루어지는 내부승압회로를 구비하여, 상기 전원전압의 변동시에 오실레이터의 주파수 및 펌핑회로의 펑핑용량을 조절하여 승압전압을 발생시키는 반도체 메모리장치임을 특징으로 한다.

또한 본 발명은, 외부에서 인가되는전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응동작하여 주파수가 가변되는 소정의 펌핑신호를 출력하는 오실레렌와, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 기판음전압을 출력하는 펌핑회로와, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터를 구비하는 기판전압 발생회로를 포함하는 반도체 메모리장치임을 함을 특징으로 한다.

또한 본 발명은, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는오실레이터와, 상기 기준펄스열에 대응동작하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단의 전위를 기판음전압으로 강하시키는 펌핑회로와, 상기 검출신호에 따라 상기 펌프캐새시터의 동작을 제어하여 펌핑이 일어나는 캐패시터를 제한하여 강하배수를 조졸하는 펌핑용량 콘트롤수단과, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터를 구비하는 기판전압 발생회로를 갖는 반도체 메모리장치임을 특징으로 한다.

또한 본 발명은, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진주기가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응동작하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 기판음전압을 출력하는 펌핑회로와, 상기 검출신호에 제어되어 펌핑이 일어나는 캐패시터를 제한하여 강하배수를 조절하는 펌핑용량 콘트롤수단과, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터를 구비하는 기판전업 발생회로를 갖는 반도체 메로리장치임을 특징으로 한다.

또한 본 발명은, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진신호의 주파수가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응하여 리프레시 주기가 조절되는 리프레시 제어회로를 구비하여, 상기 전원전압의 변동시에 오실레이터의 발진신호가 제어되어 리프레시 타임이 조절되는 반도체 메모리 장치임을 특징으로 한다.

따라서, 외부에서 인가되는 전원전압의 레벨에 대응하여, 상기 전원전압의 크기에 민감하게 영향을 받는 요소(예를 들어 승압전압, 리프레시 타임. 기판전압 등)들을 내부적으로 조절하여 안정된 동작을 가짐과 동시에 효울적인 전원소비를 갖도록 함이 본 발명의 고유한 기술적 사상임에 유의하기 바란다.

이하 본 발명에 따른바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기의 설명에 따르면 본 분야의 통상지식인들은 본 발명을 이해할 수 있을 것이며, 충분히 실시가능할 것이다. 본 발명의 특징을 더욱 명확히 나타내기 위하여, 하기의 설명에서는 전원전압의 레벨에 민감하게 영향을 받는 요소들을 중심으로 설명되어질 것이며, 또한 잘 알려진 회로 및 그의 기능은 본 발명을 불명하지 않도록 하기 위해 설명을 간략화하거나 생략할 것이다.

제1도는 본 발명에 따른 메모리장치의 내부승압회로를 나타내는 기능 블록도이다. 제1도의 구성을 살펴보면, 구동신호에 따라 일련의 펄스열을출력하는 기준오실레이터(11)와, 전원전압의 각 레벨(예로써, 2볼트, 2.5볼트, 3볼트 등)에 따른 다수개의 검출신호를 출력하는 전압레벨 디텍터(12)와, 상기 기준오실레이터(11)로부터 펄스열을 입력하여서 상기 전압레벨 검출신호에 따라 상기 펄스열을 일정주기의 주파수를 가지는 펌핑구동신호로 발생시키는 주파수 콘트롤수단(13)과, 상기 펌핑구동신호에 응답하여 일정주기의 펌핑신호를 출력하는 펌핑구동단(14)과,상기 펌핑신호와 전압레벨 검출신호를 조합하여 펌프캐패시터의 동작을 제어하는 펌핑용량 콘트롤수단(15)과, 상기 펌핑신호에 따라 전압 펌핑동작을 수행하는 펌프캐패시터를 구비하여 승압전압을 출력하는 펌핑회로(16)와, 상기 전압레벨 검출신호에 제어되고 승압전압의 레벨을 검출하여 승압레벨 검출신호를 출력하는 승압레벨 디텍터(17)와, 상기 승압레벨 검출신호에 따라 기준오실레이터(11)의 구동신호를 발생시키는 오실레이터구동단(18)으로 이루어져 있다.

상기 기준오실레이터(11)는 주파수 콘트롤수단(13)은 발진주파수 가변 가능한 오실레이터(10)로 동작하게 된다. 상기 기준오실레이터(11)는 일반적으로 알려진 링오실레이터를 사용할 수도 있으며, 오실레이터의 구동이 구동단에 제어되도록 한다.

상기 전압레벨 디텍터(12)는 전원전압의 크기를 검출하여 각 레벨에 따른 신호를 발생시킨다. 즉, 전원전압이 일정레벨(예를 들어 2볼트) 이상이면 하나의 신호가 발생되고, 다음의 레벨(예를 들어2.5볼트)에 도달하면 다시 또 하나의 신호가 발생된다. 상기 검출신호는 검출하고자 하는 레벨의 수만큼 발생되며, 필요에 따라서는 일정레벨을 기준으로하여 그 이하(또는 그 이상) 레벨의 검출신호가 동시에 발생되도록 할 수도 있을 것이다.

상기 주파수 콘트롤수단(13)은 기준오실레이터(11)에서 발생된 펄스열을 입력하여 다수개의 2분주 펄스열을 출력하는 다단 카운터(multi stage counter)와, 상기 다단 카운터의 각 펄스열과 각 전압레벨 검출신호를 낸드게이트를 통하여 조합해서 다수개의 클럭을 만들어내고 상기 클럭들을 입력하는 낸드게이트를 통하여 하나의펌핑구동신호를 출력한다. 잘 알려진 바와 같이, 상기 다단 카운터의 각 카운터는 앞단의 출력을 입력하여 2분주된 출력을 뒷단에 전달하도록 구성된다. 상기 다단 카운터의 단수와 전압레벨 검출신호의 수를 동수로 하면, 회하위 전압레벨 검출신호부터 회상위 전압레벨 검출신호를 각각의 낸드게이트의 제 1 입력으로하고, 다단 카운터의 출력은 주파수가 가장 큰 첫 번째 카운터의 출력으로부터 주파수가 가장 작은 마지막 카운터의 출력을 차례대로 상기 각 낸드게이트의 제 2 입력으로 할 수 있다. 그 결과로 최하위 전압레벨 검출신호를 입력하는 낸드게이트의 출력이 가장 큰 주파수를 가지게 될 것이다. 상기 각 낸트게이트의 출력들을 다시 하나의 낸드게이트를 통하여 조합하면 전원전압의 레벨에 따라 동작주기가 달라지는 (전원전압이 낮을수록 동작주기가 빨라지는) 펌핑구동신호가 발생된다. 따라서 기준오실레이터(11)와 주파수 콘트롤수단(13)이 발진주파수의 가변이 가능한 오실레이터(10)로 동작하게 된다.

상기 펌핑구동단(14)은 펌핑구동신호에 따라 일정주기 동안 펌프개패시터가동작될 수 있도록 펌핑신호를출력하게 된다.

상기 펌핑용량 콘트롤수단(15)은 펌핑신호와 전압레벨 검출신호에 따라 펌핑이 일어나는 펀프캐패시터의 수가 조종되도록하여, 전압레벨이 낮으면 더 많은 펌프캐패시터가 동작되도록하여 승압레벨을 높여준다. 즉, 높은 전원전압에서는 일정배수의 승압(예를 들어 3볼트에서는 1.5배)으로도 충분하지만 낮은 전압에서는 그 이상의 배수(예로, 1.5볼트의 전원전압에서는 1.8배)로 승압하여 메모리칩의 소프트에러를 방지할 수 있다.

상기 펌프회로(16)는 펌프캐패시터를 이용하여 출력노드를 일정크기의 전압으로 올려주는 작용을 가지며 공지된 기술이므로 설명을 생략한다.

상기 승압레벨 디텍터(17)는 펌프회로(16)에서 출력되는 승압전압을 검출하는 수단이다. 본 발명에서는 승압전압 검출레벨이 전원전압의 레벨에 따라 차등되도록 함이 특징임을 알아두기 바란다. 즉, 전원전압이 낮을 때에는 높을 때에 비하여 더 높은 배수의 승압전압이 발생되므로, 승압전압의 검출레벨이 전원전압레벨에 따라 결정되도록하여, 오실레이터의 주기조절의 기준으로 한다. 예로써, 전원전압이 1.5볼트 일 대는 승압전압이 전원전압의 1.8배인 2.7볼트를 대텍트하도록 설계하고, 전원전압이 1.5볼트인지를 검출하는 전압레벨 검출신호의 발생시에 구동되어 승압레벨 검출동작을 수행하도록 하고, 전원전압이 3.0볼트일 때는 승압전압이 전원전압의 1.5배인 4.5볼트를 디텍트하도록 설계하고, 전원전압이 3.0볼트인지를 검출하는 전압레벨 검출신호의 발생시에 구동되어 승압레벨 검출동작을 수행하도록 한다. 즉, 각 전압레벨 검출신호의 수만큼 승압레벨 디텍터(17)를 구비하고, 각 승압레벨 디텍터(17)는 전압레벨 검출신호에 대응 동작하여 필요한 디텍트레벨을 가지도록 한다. 따라서 칩의 동작에 필요한 크기의 승압전압이 확보된다.

상기 오실레이터구동단(18)은 상기 승압레벨 디텍터(17)의 출력에 따라 오실레이터를 동작시키는 구동신호를 출력하는 수단이며, 등압회로의 최초 동작시에는 전원전압의 파워-업을 알려주는 VCCH에 의해 구동신호를 출력하도록 설계할 수도 있다. 상기 구동신호에 의해 기준오실레이터(11)가 동작함은 기설명한 바와 같다.

상기 제1도의 회로는 입력되는 전원전압의 크기가 감지되면, 기준오실레이터 (11)의출력 펄스열을 주파수 콘트롤수단(17)에서 주파수가변하여 펌핑구동단(14)을 거쳐 펌프캐폐시터를 동작시켜 승압전압을 출력하도록 동작하고, 이때, 상기 전압레벨 디텍터(12)의 검출신호에 따라 승압레벨 디텍터(17)에서 승압전압을 검출하여 기준오실레이터(11)의동작을 제어한다.

제1도의 또다른 실시예로, 상기 펌핑용량 콘트롤수단(15)을 사용치 않고 단지 주파수가변 가능한 오실레이터(10)만 이용하여 승압배수를 조절할 수도 있다.

또한, 상기 주파수 콘트롤수단(13)은 사용치 아니하고, 기준오실레이터(11) 및 상기 펌핑용량 콘트롤수단(15)만 사용하여 펌핑용량을 조절하여 승압배수를 조절할 수도 있다.

상기한 여러 가지 승압회로 모두 마찬가지로, 입력되는 전원전압의 크기를 각 레벨별로 검출할 수 잇는 전압레벨 디텍터를 이용하고 있음에 유의하기 바란다.

따라서, 본 발명에 따른 내부승압회로에서는 전원전압의 크기에 따라 승압레벨이 결정되므로, 종래기술에 따른 전압손실도 없으며, 또한 종래기술에서는 승압전압이 전원전압의 크기에 관계없이 일정배수만큼 승압됨에 따라, 전원전압이 너무 낮아 셀 트랜지스터의 ″턴온″ 전압보다 낮아지게 되는 문제점을 가지고 있으나, 본 발명에 따르면 이러한 문제점이 제거된다.

제2도 내지 제5도는 본 발명에 따라 내부승압회로를 구체적으로 실현한 회로도이다.

제2도는 본 발명에 따른 전압레벨 디텍터(12)의 일실시예이다. 제2도느 전원전압을 인가받아 일정크기의 기준전압을 발생시키는 기준전압발생부(21)와, 상기 기준전압을 일력하여 배교전압을 출력하는 비교전압발생부(22)와, 상기 기준전압과 비교전압을 비교하여 그 결과를 출력하는 전압비교부(23)로 이루어져 있다. 제2도의 동작을살펴본다. 먼저 기준전압발생부(21)의 출력노드인 a노드의 전위인 Vcc가 비교전압발생부(22)의 mn2 및 D4와 D5를 ″턴온″시키지 못하는 레벨일 때는, 회로내에 전류유입이 없으므로 출력 Di(여기서 I는 자연수)는 초기상태의 ″로우″를 유지하게 된다.

다음에, Vcc레벨이 비교전압발생부(22)의 mn2 및 D4와 D5를 ″턴온″시키는 레벨일 때에는, 비교전압발생부(22)의 출력 노드인 b노드는 ″로우″가 되므로, 출력Di는 ″하이″로 천이된다. 다음에, Vcc레벨이 기준전압발생부의 D1,D2 및 D3를 ″턴온″시키는 레벨일 때에는, 기준전압발생부(21)의 출력노드인 a노드는 전원전압이 아닌 일정크기의 DC 레벨을 갖게 되므로, 상기 a노드에 게이트가 접속된 mp1이 ″턴온″되고, 그 결과로 mn4를 ″턴온″시켜 출력 Di는 ″로우″로 다시 천이된다. 따라서 상기 D1,D2 및 D3를 통하여 흐른느 전루를 조절하게 되면(예로써, 다이오드를 직렬로 더 접속한다즌지), 상기 전압레벨 디텍터(12)가 검출할 수 있느 전압의 최대치를 제한할 수 있다. 또한 비교전압발생부(22)의 mn2 및 D4,D5의 ″턴온″ 전압을 조절하면(더높은 전압에서 ″턴온″되도록, 또는 더 낮은 전압에서 ″턴온″되도록) 검출전압의 크기를 조절할 수 있다. 또한 비교전압발생부(22)의 모오스 트랜지스터 Mp3과 Mn2의 상대적인 크기를 조절하게 되면 검출레벨의 민감도를 조절할 수있다. 즉, mp3의 사이즈를 mn2의 그것에 비해 상대적으로 크게 하면, mp3의 ″턴온″이 작은 Vgs의 변동에도 민감하게 반응하여 ″턴온″되므로 mn2 및 D1,D2의 ″턴온″ 전압으로 정의되는 비교전압에 비하여 전원전압의 변동발생시에 검출레벨의 상한 및 하한의 허용치가 조정된다.

제3도는 본 발명에 따른 주파수 콘트롤수단의 일실시예이다. 제3도를 살펴보면, 기준오실레이터에서 발생된 펄스열을 입력하여 다수개의 2분주 펄스열을 출력하는 직렬접속된 n-1개의 카운터(310)로 이루어진 다단 카운터(multi stage counter)와, 상기 각 카운터(310)의 각 펄스열과 전압레벨 디텍터(12)로부터 인가되는 각 전압레벨 검출신호 Di를 각각의 낸드게이트(311)를 통하여 조합해서 다수개의 클럭을 만들어내고 상기 클럭들을 다시 입력하는 낸드게이트(312)를 통하여 하나의 펌핑구동신호 OSC를 출력한다. 상기의 제3도를 참조하면, 제2도와 같이 기준전압발생부(21), 비교전압발생부(22), 전압비교부(23)들을 다수개, 예를들면, n-1개 구비하여야 함을 알 수 있다.

제4도는 제3도 다단 카운터의 동작타이밍도로서, 기준오실레이터의 출력에 따라 출력되는 Q0-Qn-1을 출력함을 나타내고 있다. 제3도에서, 최하위 전압레벨 검출신호ψD0부터 최상위 전압레벨 검출신호 ψDn-1를 각 낸드게이트(311)의 제 1 입력으로 하고, 카운터의 출력중 주파수가 가장 큰 첫 번째 카운터의 출력 Q0부터 주파수가 가장 작은 n-1 카운터의 출력 Qn-1을 차례대로 상기 각 낸드게이트의 제 2 입력으로 한다. 그 결과로 최하위 전압레벨 검출신호 ψD0를 입력하는 낸드게이트(311)의 출력이 가장 큰 주파수를 가지게 됨을 알 수 있다. 상기 낸드게이트(311)의 출력들을 다시 하나의 낸드게이트(312)를 통하여 조함하면, 전원전압레벨의 상태에 따라 동작주기가 달라지는(전원전압이 낮을수록 동작주기 빨라지는) 펌핑구동신호 OSC가 발생된다. 다라서 전원전압이 가장 낮은 레벨일 때의 펌핑구동신호가 가장 큰 주파수를 가지게 되고, 전원전압이 높을수록 펌피우동신호의 주파수가 낮아짐을 알 수 있을 것이다.

제5도는 제1도에 도시한 펌프회로(16)의 구체회로도로서, 펌핑구동단(14)과 펌핑용량 콘트롤수단(15)을 같이 도시하고 있다.

상기 펌핑구동단(14)은 펌핑구동신호 OSC에 응답하여 펌핑신호를 출력하게 된다. 상기 펌핑구동단(14)의 구성을 살펴보면, OSC를 각각의 제 1 입력단자에 입력하고 시간지연수단(141)을 통하여 지연된 OSC를 제 2 입력단자에 입력하는 노아게이트(142) 및 낸드게이트(143)와 상기 낸드게이트(143)이 출력을 반전시키는 인버터로 이루어져 있다. 상기 노아게이트(142) 및 낸드게이트(143)의출력신호가 펌핑동작을 제어하는 제1,제2펌핑신호가 된다.

상기 펌핑용량 콘트롤수단(15)은 상기 제1 및 제 2 펌핑신호를 각각 전압레벨 검출신호와 조합하여 펌핑용량을 증가시키는 수단이다. 전원전압이 낮은 레벨로 입력될 대에는 높을 레벨일 대보다 승압비율을 높여주어서, 트랜지스터를 충분히 ″턴온″시킬 수 잇는 레벨로 승압하여 워드라인구동이 이루어져야 한다. 즉, 높은 전원전압에서는 일정배수의 승압으로도 승압전압이 퉁분하지만 낮은 전압에서는 그 이상이 배수로 승압하여야 정상적인 워드라인 구동이 이루어질 거서이다. 그러기 위해서는 펀프캐새시터의 크기를 다르게하거나, 펌핑되는 펌프캐패시터의 수가 조절되어야 한다.

만일 제5도의 회로에 인가되는 전압레벨 검출신호가 각 레벨에 따라 1개만 발생된다면(ψD0~ψDn-1중 해당되는 어느 하나만이 발새되는 형태), 이때에는 최화위 전압레벨 검출시호에 의해 구동도는 펌프캐패시터를 크게하여 펌핑능력을 늘려 승압비율을 높이면 된다. 또한 전원전압이 해당레벨 이상이 될 때에 검출신호가 출력되는 경우에는 전원전압이 낮을수록 더 많은 펌프캐패시터가 동작하도록하여 펌핑용량이 커지도록 할 수 있다. 따라서 상기 펌핑용량 콘트롤수단을 통하여 전원전압이 낮을 때에는 더 큰 배수로 승압되도록하여, 충분한 승압전압이 발생되도록 설계할 수 있다.

상기 승압전압은 승압레벨 디텍터에 의해 그 크기가 검출되며, 그 검출결과에 따라 기준오실레이터의 동작여부가 결정된다. 특, 충분한 크기의 승압전압이 획득되었을 대에 상기 기준오실레이터를 ″턴오프″시켜 더 이상 펌핑이 일어나지 않도록 한다. 물론 승압전압이 다시 기준치 이하가 되면 다시 펌핑동작에 의해 승압시켜 기준치를 회복하게 된다.

본 발명의 고유한 특징중 하나는 승압레벨이 전원전압에 연동하여 발생된다는 점을 상기하기 바란다. 따라서, 본 발명의 승압레벨 디텍터의 실시예로, 전압레벨 검출신호수와 동수의 승압레벨 디텍터를 구비하고, 각 승압레벨 디텍터는 펌프회로의 출력인 승압전압을 공통입력하며 상기 전압레벨 검출신호에 의해 구동되도록 하며, 각 승압레벨 디텍터는 해당되는 전원전압에 따른 승압전압의 레벨에서 요구되는 비율로 승압된 승압레벨을 검출하도록 설계할 수도 있다. 또한 다른 실시예로, 하나의레벨 디텍터를 이용하여 일력되는 전원전압에 상응하는 승압전압을 검출하도록 형성할 수도 있음을 본 분야의 통사아의 지식인은 모두 알 수 있을 것이다. 상기 승압레벨 디텍터의 구체적인 실시예를 도시하지 않았으나, 상기 제2도에 도시한 전압레벨 디텍터를 사용하고, 다만 전압레벨 검출신호에 의해 구동이 제어되도록 설계할 수도 있다.

상기 제1도의 실시예에서는 내부승압회로를 예로 들어 도시하고 그에 다라 설명하였으나, 상기 제1도를 응용하여 기판전압 발생회로에도 적용할 수도 있음을 본 분야의 통상의 지식인들은 모두 알 수 잇을 것이다. 즉, 전원전압이 낮아지게 되면 기판음전압을 발생시키는 기판전압 발생회로의 동작 또한 영향을 받게된다. 안전된 기판전압을 얻기 위해서는, 출력노드의 전위를 음전압으로 끌어내리는 펌프회로가 안정적으로 동작하여야 되고, 그러하기 위해서는 상기 펌프캐패시터에 펌핑구동신호를 전달하는 오실레이터의 주기를 바꾸어 주거나 또는 핌핑회로의 펌핑용량을 바꾸어 기판전압이 적정수준으로 유지되어야 한다. 따라서 본 발명의 고유한 사상에 따라, 제1도에서 상기 펌핑회로(16)가 출력단의 전위를 끌어들여 음전압으로 만들도록 하고, 하나의 전입레벨 디택터에 의해 기판음전압의 크기를 검출하도록 구성하면 기판전압 qkfotd회로를 구성할 수 있다. 따라서 제1도에서 설명한 내부승압호로의 실시예를 모두 기판전압 발생회로의 실시예로 응용할 수 있다. 즉, 전원전압이 낮을 때에는 이를 감지하는 전압레벨 검출신호에 의해, 오실레이터의 발진주기를 빠르게 한다든지, 펌프캐패시터의 펌핑용량을 조절한다든지, 또는 그 두가지를 조합한다든지 하여, 기판음전압이 일정크기를 유지하도록 설계하면, 안정된 기판음전압의 발생이 가능해진다 상기 기판전압 발생회로의 구체적 회로는 도시하지 않았으나, 사익 제1도 내지 제5도의 구성을 참조하면 본 분야의 통상 지식인들은 용이하게 실시할 수 있을 것이다.

또한 본 발명의 기술적 사상에 따른 또다른 실시예로, 전원전압이 레벨에 따라 리프레시 주기가 조절되는 리프레시 제어회로를 구비한 반도체 메모리장치를 들 수 있다.

대부분의 디램 메모리장치에서는 대개모드시에 자동적으로 리프레시를 수행하는 셀프 리프레시를 채용하고 있으며, 상기 셀프 리프레시의 주기는 제조공정시에 적정수준으로 설정된다. 따라서 제조완료된 메모리 장치를 서로 다른 크기의 전원전압에 사용하게 되면 리프레시 주기가 달라지게 된다. 특, 메모리장치의 스토리지 캐패시터에 저장되는 전하량 Q는 캐패시터의 정전용량 C와 인가되는 전압 V의 곱(즉, Q=CV)에 따라 결정되므로, 리프레시 타임은 전원전압이 크기에 직접적인 영향을 받게 된다. 예로서, 3볼트의 전원전압에서 일정주기의 리프레시를 갖는 메모리장치에 1.5볼트의 전원전압이 인가된다면, 이때 스토리지 캐패시터에 저장되는 전하량은 3볼트의 전원전압에 비해 절반으로 감소하게 되므로, 상기 캐패시터에 저장된 데이터를 보존하기 위해서는 전원전압이 3볼트 때의 리프레시 주기 보다 더 짧은 주기를 갖도록 리프레시가 수행되어야 한다. 만일 제조공정시에 전원전압의 하이 레벨(예를 들어 3볼트)에 적절하게 리프레시 주기를 설정된 메모리장치에, 전원전압이 로우 레벨(예를 들어 1.5볼트)로 일력될때에는 내부 리프레시 회로에서 발생하는 리프레시 주기는 실제적으로 충분히 리프레시를 수행하기 위한 리프레시 주기보다 길어지게 되므로, 리프레시가 충분히 수행되지 못하여 데이터 보존에 실패하게 된다. 반대로, 제조공정시에 전원전압의 로우 레벨(예로1.5볼트)에 적절하게 리프레시 주기를 설정하게 되면, 전원전압이 하이 레벨로 입력될 때에는 내부 리프레시호로에서 발생되는 리프레시 주기는 실제로 필요한 피르레시 주기보다 필요이상으로 짧아지게 되므로, 불필요한 리프레시 동작이 일어나게 되어 비효율적이다.

이러한 문제점은 본 발명에 따라, 외부에서 인가된느 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출시호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진신호의 주파수가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응하여 리프레시 주기가 조절되는 리프레시 제어회로를 구비하여, 전원전압이 낮아질수록 리프레시 주기를 짧게하여 해결된다. 상기 전압레벨 디텍터, 오실레이터는 제1도의 경우와 동일한 회로를 사용할 수도 있다.

상술한 바와 같이, 본 발명에 따르게 되면 전원전압의 크기가 미리 설정된 다수개의 동작전압레벨인지를 알려주는 전압레벨 검출신호를 발생하는 전압레벨 디텍터를 구비하고, 상기 각 전압레벨 검출신호에 따라펌프캐패시터를 구동시키는 펌핑구동신호가 다르게 하여 안정된 승압전압을 생성할 수 있으며, 승압전압이 일정치로 고정되지 않고 전원전아베 연동하여 발생되며, 전압펌핑에 의한 승압비율이 전원전압이 낮을 때에는 커지도록하여, 안정적인 워드라인 구동이 보장되는 반도체 메모리장치를 제공할 수 있다.

Claims (28)

1. 반도체 메모리장치에 있어서, 외부로부터 공급되는 전원전압을 공급받아 기준전압을 발생시키는 기준 전압 발생수단과, 상기 전원전압의 변화에 연동하는 비교전압을 발생하는 비교전압 발생수단과, 상기 기준 전압과 사익 비교전압을 비교하여 그 결과를 출력하는 전압비교수단으로 구성된 전압레벨 검출수단을 적어도 하나 이상 구비하여 외부로부터 공급되는 전원전압을 감지하여 상기 기준전압 발생수단들에 각각 설정된 설로 다른 레벨에 대응하는 다수개의 전원전압 레벨 검출신호을 출력하는 전압레벨 디텍터를 구비함을 특징으로 하는 반도체 메모리장치.
2. 반도체 메로리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터(12)와, 일련의 펄스열을 출력하는 기준오실레이터(11)와, 상기 다수개의 검출신호중 적어도 하나의 검출신호에 제어되어 상기 펄스열을 일정주기의 주파수를 가지는 펌핑구동신호로 변환시키는 주파수 콘트롤수단(13)과, 상기 펌핑구동신호와 상기 검출된 다수개의 검출신호의 입력에 응답하여 펌핑된 승압전압을 발생하는 수단으로 구성함을 특징으로 하는 반도체 메모리 장치.
3. 제2항에 있어서, 상기 주파수 콘트롤수단(13)은, 상기 펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단 카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터(12)의 검출신호를 일대일 입력하는 다수개의 제 1 낸드게이트(311)와, 상기 제 1 낸드게이트(311)들의 출력을 이벽하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 단일 펄스열을 출력하는 제 2 낸드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
4. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 간지하여 미리 설정된 서로 다른 라벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 기준 오실레이터(11)와, 상기 검출신호 제어되어 상기 기준 펄스열의 주파수를 가변시켜 펌핑신호로 변화시키는 주파수 콘트롤수단(13)과, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑회로를 구비하는 내부승압회로를 가지며, 전원전압의 변동에 따라 상기 오실레이터의 주기가 가변되어 승압배수가 달라짐을 특징으로 하는 반도체 메모리장치.
5. 제4항에 있어서, 상기 주파수 콘트롤수단(13)이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)와, 상기 각 카운터의 출력 펄스열과 상기 전압레벨 디텍터(12)의 각 검출신호를 일대일 일력하는 다수개의 제 1 낸드게이트(311)와, 상기 제 1 낸드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 다라 주파수가 가변되는 펌핑신호를 출력하는 제 2 낸드게이트(312)를 구비하며, 상기 검출신호에 따라 펌핑신호의 주파수가 가변됨을 특징으로 하는 반도체 메모리장치.
6. 반도체 메모리장치에 잇어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 서로 다른 레벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 오실레이터와, 상기 기준펄스열에 대응하여 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌핑구동단과, 상기 검출신호에 따라 상기 펌프캐패시터의 동작을 제어하여 펌핑이 일어나는 캐패시터를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단으로 구성되는 내부승압회로를 구비함을 트거징으로 하는 반도체 메모리장치.
7. 제6항에 있어서, 상기 펌핑용량 콘트롤수단이, 상기 검출신호를 일애일 입력하고 상기 펌핑시노를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 큭징으로 하는 반도체 메모리장치.
8. 제6항 또는 제7항에 있어서, 전원전압의 낮은 레벨에 대응하는 검출신호에 제어되는 펌프캐패시터의 펌핑용량이 그 반대의 펌프캐패시터의 펌프용량보다 더 큼을 특징으로 하는 반도체 메모리장치.
9. 제6항 또는 제7항에 있어서, 상기 검출신호는 전원전압이 미리 설정된 레벨이상이면 발생되며, 그에 따라 전원전압이 낮아질수록 더 많은 펌프캐패시터에서 펌핑동작이 일어나도록 함을 트거징으로 하는 반도체 메모리장치.
10. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레베에 대응하는다수개의 검출신호를 축력하는 전원전압 디텍터(12)와, 상기 검출신호에 대응되어 발진주기가 조절되는 오실레이터(10)와, 상기 오실레이터(10)의 발진신호에 대응동작하여 펌핑신호를 출력하는 펌핑구동단(14)과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 승압전압을 출력하는 펌프회로(16)와, 상기 검출신호에 제어되어 펌핑이 일어나는 패캐시텨를 제한하여 승압배수를 조절하는 펌핑용량 콘트롤수단(15)과, 상기 승압전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 사익 오실레이터의 동작을 차단하는 승압레벨 디텍터(17)로 이루어지느 내수승압회로를 구비하여, 사익 전원전압의 변동시에 오실레이터의 주파수 및 펌핑회로의 펑핑용량을 조절하여 승압전아바을 발생시킴을 특징으로 하는 반도체 메모리장치.
11. 제11항에 있어서, 상기 오실레이터(10)가, 구동신호에 응답하여 일련의 펄스열을 출력하는 기준오실레이터(11)와, 상기 기준오실레이터(11)로부터 펄스열을 인가받고 상기 전압레벨 검출신호에 제어되어 상기 펄스열을 일정주기의 주파수를 가지는 펌핑구동신호로 발생시키는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리장치.
12. 제11항에 있어서, 상기 주파수 콘트롤수단(13)이, 상기 펄스열을 이력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터(12)의 각 검출신호를 일대일 입력하는 다수개의 제1 낸드게이트(311)와, 상기 제 1 낸드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 다라 주파수가 가변되는 펌핑신호를 출력하는 제 2 낸드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
13. 제10항 내지 제12항중 어느 한항에 있어서, 상기 펀핑용량 콘트롤수단이, 상기 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 사익 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 낸드게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결정됨을 특징으로 하는 반도체 메모리장치.
14. 반도체 메모리장치에 있어서, 외부에서 인가되는전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하여 다수개의 검출신호를 출력한 전압레벨 디텍터와, 상기 검출신호에 애응동작하여 주파수가 가변되는 소정의 펌핑신호를 출력하는 오실레이터와, 상기 펌핑신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 기판음전압을 출력하는 펌핑회로와, 상기 기판음전압의 레벨을 검출하여 그 레벨이 밀 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
15. 제14항에 있어서, 상기 오실레이터가, 일련의 기준펄스열을 출력하는 기준오실레이터(11)와, 상기 기준펄스열을 입력하며 상기 검출신호에 제어되어서 사익 기준 펄스열의 주파수를 가변시켜 펌핑신호롤 출력하는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리장치.
16. 제15항에 있어서, 상기 주파수 콘트롤수단913)이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운터(310)로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터(12)의 검출신호를 일대일 입력하는 다수개의 제 1 낸드게이트(311)와, 상기 제 1 낸드게이트(311)들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제 2 낸드게이트(312)로 구성됨을 특징으로 하는 반도체 메모리장치.
17. 반도체 메모리장치에 잇어서, 외부에서 인가되는 전원전압을 감지하여 미리설정된 서로 다른 레벨에 대응하느 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 일련의 기준펄스열을 출력하는 오실레이터와,상기 기준펄스열에 대응동작하여 펌핑신호를출력하는 펌핑구동단과, 사기 펌핑신호에 대응동작하는 다수개의 펌프캐패시터를 통하여 그 출력단의 전위를 기판음전압으로 강하시키는 펌핑회로아, 사익 검출신호에 따라 상기 프캐래시터의 동작을 제어하여 펌핑이 일어난는 케패시터를 재한하여 강하배수를 조절하는 펌핑용량 코트롤수단과, 사기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터(17)로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
18. 제17항에 있어서, 사익 펌핑용량 콘트롤수단이, 상기 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 상기 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 사기 펑핌신호가 인가되더락도 상기 검출신호에 따라 펌프캐패시터의 구동이 결점됨을 트거징으로 하는 반도체 메모리장치.
19. 제17항 또는 제18항에 있어서, 전원전압의 낮은 레벨에 대응하는 검출신호에 제어되는 펌프캐패시터이 펌핑용량이 그 반대의 펌프캐패시터의 펌핑용량보다 더 큼을 특징으로 하는 반도체 메모리장치.
20. 제17항 또는 제18항에 있어서, 상기 검출신호는 전원전압이 이미 설정된 레벨이상이면 발생되며, 그에 따라 전원압이 낮아질수록 더 많은 펌프 캐패시터에서 펌핑동작이 일어나도록 함을특징으로 하는 반도체 메모리장치.
21. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 라벨에 대응하는 다수개의 검출신호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진주기가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응동작항 펌핑신호를 출력하는 펌핑구동단과, 상기 펌핑구동신호에 대응동작하는 펌프캐패시터를 통하여 그 출력단에서 기판음번압을 출력하는 펌핑회로와 상기 검출신호에 제어되어 펌핑이 일어나는 캐패시터를 제한하여 강하배수를 조절하는 펌핑용량 콘트롤수단과, 상기 기판음전압의 레벨을 검출하여 그 레벨이 미리 설정된 레벨에 도달하면 상기 오실레이터의 동작을 차단하는 기판전압레벨 디텍터로 구성되는 기판전압 발생회로를 구비함을 특징으로 하는 반도체 메모리장치.
22. 제21항에 있어서, 상기 오실레이터가, 일련의 기준펄스열을 출력하는 기준오실레이터와, 상기 기준펄스열을 입력하며 상기 검출신호에 제어되어서 상기 기준펄스열의 주파수를 가변시켜 출력하는 주파수 콘트롤수단(13)으로 이루어짐을 특징으로 하는 반도체 메모리장치.
23. 제22항에 있어서, 상기 주파수 콘트롤수단이, 상기 펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 직렬접속된 다수개의 카운처로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압레벨 디텍터의 각 검출신호를 일대일 입력하는 다수개의 제 1 낸드게이트와, 상기 제 1 낸드게이트들의 출력을 입력하여서 상기 전원전압의 크기에 따라 주파수가 가변되는 펌핑신호를 출력하는 제 2 낸드게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
24. 제21항 내지 제23항중 어느 한 항에 있어서, 상기 펌핑용량 콘트롤수단이, 사익 검출신호를 일대일 입력하고 상기 펌핑신호를 공통입력하며 사이 펌프캐패시터 각각에 일대일로 구동신호를 공급하는 다수개의 논리게이트로 구성되어, 상기 펌핑신호가 인가되더라도 상기 검출신호에 따라 펌프캐패시터의 구동이 결점됨을 특징으로 하는 반도체 메모리장치.
25. 반도체 메모리장치에 있어서, 외부에서 인가되는 전원전압을 감지하여 미리 설정된 서로 다른 레벨에 대응하는 다수개의 검추린호를 출력하는 전압레벨 디텍터와, 상기 검출신호에 대응되어 발진신호의 주파수가 조절되는 오실레이터와, 상기 오실레이터의 발진신호에 대응하여 리프레시 주기가 조절되는 리프레시 제어회로를 구비하여, 전원전압의 변동에 연동하여 리프레시 주기가 달라짐을 특징으로 하는 반도체 메모리장치.
26. 제25항에 있어서, 상기 오실레이터가, 일련의 기준펄스을 출력하는 기준오실레이터와, 상기 기준펄스열을 입력하며 상기 검출신호에 제어되어서 상기 기준펄스열의 주파수를 가변시켜 펌핑신호로 출력하는 주파수 콘트롤수단으로 이루어짐을 트거징으로 하는 반도체 메모리장치.
27. 제26항에 있어서, 상기 주파수 콘트롤수단이, 상기 기준펄스열을 입력하여 다수개의 2분주펄스열을 출력하는 질력접속된 다수개이 카운터로 이루어진 다단카운터와, 상기 다단카운터의 각 펄스열과 상기 전압 레벨 디텍터의 각 검출신호를 일대일 입력하는 다수개의 제 1 낸스게이트와, 상기 제 1 낸드게이트들의 출력을 입력하여서 상기 전원전압의 크기 에 따라 주파수가 가변되는 펌핑신호를 출력하는 제 2 낸드게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
28. 제25항 내지 제27항중 어느한 항에 있어서, 상기 오실레이터는 전원전압이 낮아빔에 다라 더 큰 주파수의 발진신호를 출력하여 리프레시 주기가 짧아짐을 특징으로 하는 반도체 메모리장치.