KR0179551B1 - 고전위 발생기 - Google Patents

고전위 발생기 Download PDF

Info

Publication number
KR0179551B1
KR0179551B1 KR1019950039156A KR19950039156A KR0179551B1 KR 0179551 B1 KR0179551 B1 KR 0179551B1 KR 1019950039156 A KR1019950039156 A KR 1019950039156A KR 19950039156 A KR19950039156 A KR 19950039156A KR 0179551 B1 KR0179551 B1 KR 0179551B1
Authority
KR
South Korea
Prior art keywords
node
voltage
high potential
gate
output
Prior art date
Application number
KR1019950039156A
Other languages
English (en)
Other versions
KR970029740A (ko
Inventor
박진호
정동식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950039156A priority Critical patent/KR0179551B1/ko
Priority to TW085113400A priority patent/TW434566B/zh
Priority to US08/742,682 priority patent/US5754418A/en
Priority to GB9622829A priority patent/GB2306719B/en
Priority to JP29213496A priority patent/JP3311612B2/ja
Publication of KR970029740A publication Critical patent/KR970029740A/ko
Application granted granted Critical
Publication of KR0179551B1 publication Critical patent/KR0179551B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 기억장치의 고전위 발생기에 관한 것으로, 외부전원과 내부전원을 사용하는 디바이스에서 동작전압구간내에서는 전하펌프회로를 동작시키지 않고 상기 외부전압으로 하여금 직접 고전위를 공급하도록 하고, 그외의 전압구간에서는 상기 전하펌프회로에서 생성된 고전위를 사용함으로써 파워소모를 줄이게 하였다.

Description

고전위 발생기
제1도는 종래의 고전위 발생기를 도시한 블럭도.
제2도는 본 발명의 제1실시예에 따른 고전위 발생기의 블럭도.
제3도는 제2도에 도시된 동작전압 검출부의 회로도.
제4도는 제2도에 도시된 번-인 테스트 전압 검출부의 회로도.
제5도는 제2도에 도시된 검출기 드라이버부의 회로도.
제6도는 제5도에 도시된 검출기 드라이버부의 동작 타이밍도.
제7도는 제2도에 도시된 스위치 회로부의 회로도.
제8도는 제2도에 도시된 고전위 검출부의 회로도.
제9도는 본 발명의 제2실시예에 따른 고전위 발생기의 블럭도.
제10도는 제9도에 도시된 동작전압 검출부의 회로도.
제11도는 제9도에 도시된 번-인 테스트 전압 검출부의 회로도.
제12도는 제9도에 도시된 오실레이터 드라이버부의 회로도.
제13도는 제12도에 도시된 오실레이터 드라이버부의 동작 타이밍도.
제14도는 제9도에 도시된 스위치 회로부의 회로도.
제15도는 제9도에 도시된 링 오실레이터부의 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 고전위 검출부 12 : 링 오실레이터부
13 : 펌프 제어부 14 : 고전위 펌프 회로부
15 : 고전위(Vpp) 21,31 : 외부전압(Vext)
22,32 : 동작전압 검출부 23,33 : 번-인 테스트 전압 검출부
24 : 검출기 드라이버부 25,35 : 스위치 회로부
34 : 오실레이터 드라이버부
본 발명은 반도체 기억장치의 고전위 발생기에 관한 것으로, 특히 동작전압 구간에서 펌프를 동작시키지 않고 외부전압으로 하여금 직접 고전위로 공급되도록 하여 파워소모를 줄인 고전위 발생기에 관한 것이다.
본 발명은 전원전위(Vcc) 보다 높은 전위를 사용하는 모든 반도체 기억 장치에 적용될 수 있다.
통상적으로 디램(DRAM) 칩(chip)을 동작시키기 위해서는 외부에서 공급되는 전원전위(Vdd,Vcc)외에 Vbb, Vpp, Vxg 등의 내부전원을 필요로 하게 된다.
이들 내부전원을 간략하게 소개하면, 우선 Vbb는 NMOS 트랜지스터의 백 게이트 바이어스(back gate bias) 전원으로 사용되는 기판전위로서 그 값은 음의 값을 갖는다. 그리고 Vpp는 워드라인을 액티브시키기 위한 고전위로서 구동전위(Vdd,Vcc)보다 최소한 문턱전위 이상의 높은 전위를 갖는다. 마지막으로 Vxg는 워드라인 드라이버(로오 디코더)가 NMOS 타입일 경우 NMOS 게이트를 부스트랩시켜 풀 고전위(full Vpp)로 워드라인을 액티브시켜야 하는데, 이때 부스트랩 동작에 사용되는 또다른 NMOS 트랜지스터의 게이트에 인가되는 전원이다. 이 전위의 레벨은 전원전위(Vcc)+문턱전위(Vt) 이하이어야 한다. 즉, 고전위(Vpp)와 전원전위(Vcc)의 중간값을 채택하여 부스트랩 레벨을 상승시키는 효과를 기대하는 것으로, 그 구현하는 방법은 단순한 저항을 이용하여 고전위(Vpp)를 분압하는 분압기 형태가 흔히 쓰인다.
본 발명은 고전위(Vpp)에 관한 것으로, 더 자세하게는 워드라인에 고전위를 공급하기 위한 고전위 발생기에 대한 것이다. 이 고전위 발생기는 디램 셀을 구성하는 하나의 셀 트랜지스터가 NMOS를 사용하므로 문턱전압(Threshold Voltage : Vt)에 의한 전류 손실을 고려하여 전원전압(Vcc)+문턱전압(Vt)+△V의 전위(Vpp)를 발생하여야 한다.
참고로, 상기 고전위 발생기로부터 발생된 고전위(Vpp)는 첫째 워드라인을 액티브시켜야 하고, 둘째, 두 블럭이 센스 앰프를 공유할 경우 비트라인을 양자택일하는 신호가 필요로 하게 되는데, 이때의 신호는 스위치 역할을 하는 NMOS 트랜지스터를 구동시켜야 하기 때문에 문턱 전압에 의한 손실을 없애기 위해 고전위를 사용한다. 그리고 세째로, NMOS 트랜지스터 구동형 데이타 출력버퍼에서 고전위가 사용할 수도 있다.
제1도는 종래의 고전위 발생기를 도시한 블럭도로서, 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부(12)로 출력하는 고전위 검출부(11)와, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출부(11)의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터부(12)와, 상기 링 오실레이터부(12)로부터의 펄스 신호에 의해 고전위 펌프 회로부(14)의 전하 펌핑 동작을 제어하기 위한 펌프 제어부(13)와, 상기 펌프 제어부(13)로부터 출력된 신호에 의하여 전하를 펌핑시켜 주기 위한 고전위 펌프 회로부(14)로 구비되어 있다.
디램 칩에서 처음 파워를 인가하면 맨 처음 기판전위(Vbb) 펌프가 동작을 개시하고 상기 기판전위(Vbb) 레벨이 일정한 값에 도달하였을 때 그 사실을 알리는 신호인 파워-업 신호(pwrup)(도시안됨)가 상기 링 오실레이터부(12)로 액티브된다. 그리고 이 신호(pwrup)를 받아들인 상기 링 오실레이터부(12)가 동작을 개시하면, 이때 출력된 펄스신호에 의해 상기 펌프 제어부(13)는 고전위 펌프 회로부(14)의 동작을 제어하게 되어 전위 레벨(Vpp)을 상승시키게 되고, 원하는 전위레벨(Vpp)에 도달하게 되면 상기 고전위 검출부(11)는 상기 링 오실레이터부(12)의 동작을 멈추게 하여 상기 고전위 펌프 회로부(14)가 더 이상 동작되지 못하게 한다. 이러한 동작을 반복한 고전위 발생기로부터 출력된 고전위(Vpp)는 내부 전압레벨보다 일정한 전위차를 가진 전압레벨을 유지하게 된다.
그런데, 원하는 고전위(Vpp)를 얻기 위하여 종래의 고전위 발생기에서는 제1도에 도시된 바와같이 고전위 검출부(11), 링 오실레이터부(12), 펌프 제어부(13), 고전위 펌프 회로부(14)들을 동작시켜야 하는데, 이들을 각각 동작시키기 위해서는 많은 파워 소모를 초래하게 된다.
따라서 본 발명의 목적은 동작전압 구간에서 펌프를 동작시키지 않고 외부전압으로 하여금 직접 고전위로 공급되도록 하여 파워소모를 줄인 고전위 발생기를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제1실시예에 따른 고전위 발생기에서는 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부로 출력하는 고전위 검출수단과, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로 부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기위한 고전위 펌프 수단과, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출수단과, 상기 외부전압이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로부터의 출력신호에 따라 상기 고전위 검출수단 또는 스위치 수단을 선택하여 동작시키는 검출기 드라이버 수단을 구비하였다.
그리고, 본 발명의 제2실시예에 따른 고전위 발생기에서는 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터로 출력하는 고전위 검출 수단과, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기위한 고전위 펌프 수단과, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출수단과, 상기 외부전압(Vext)이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로부터의 출력신호에 따라 상기 링 오실레이터 또는 스위치 수단을 선택하여 동작시키는 오실레이터 드라이버 수단을 구비하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 더 상세히 설명하기로 한다.
제2도는 본 발명의 제1실시예에 따른 고전위 발생기의 블럭도를 도시한 것으로, 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부(12)로 출력하는 고전위 검출부(11)와, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출부(11)의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터부(12)와, 상기 링 오실레이터부(12)로부터의 펄스 신호에 의해 고전위 펌프회로부(14)의 전하 펌핑 동작을 제어하기 위한 펌프 제어부(13)와, 상기 펌프 제어부(13)로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기위한 고전위 펌프 회로부(14)와, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출부(22)와, 상기 외부전압이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출부(23)와, 상기 외부전압을 고전위 레벨을 유지하기 위한 상기 출력단자로 전달시켜주는 스위치 회로부(25)와, 상기 동작전압 검출부(22) 및 번-인 테스트 전압 검출부(23)로부터의 출력신호에 따라 상기 고전위 검출부(11) 또는 스위치 회로부(25)를 선택하여 동작시키는 검출기 드라이버부(24)를 구비한다.
상기 고전위 발생기는 외부전압(Vext)의 전위레벨을 상기 동작전압검출부(22) 및 상기 번-인 테스트 전압 검출부(23)에서 감지하고, 이 감지한 출력신호를 상기 검출기 드라이버부(24)에서 검출하여 상기 고전위 검출부(11)를 동작시킬 것인지, 상기 스위치 회로부(25)를 동작시킬 것인지를 결정하게 된다. 본 발명은 상기 외부전압(Vext)이 동작전압구간 미만일때는 상기 고전위 검출부(11)를 동작시켜 상기 링 오실레이터부(12)에 의해 상기 고전위 펌프 회로부(14)가 구동되도록 하였다. 그리고, 상기 외부전압(Vext)이 동작전압구간일때는 상기 스위치 회로부(25)를 구동시켜 외부전압(Vext)으로 하여금 상기 출력단자(15)로 고전위를 전달하도록 하였다. 상기 외부전압(Vext)이 동작전압 이상의 구간에서는 상기 스위치 회로부(25)의 동작을 멈추고, 상기 고전위 검출부(11)를 구동시켜 상기 고전위 펌프 회로부(14)에 의해 전위를 펌핑하도록 구현한 것이다.
제3도는 제2도에 도시된 동작전압 검출부(22)의 회로도로서, 외부전압(Vext) 및 노드(N1) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 PMOS 트랜지스터(MP1)와, 전원전압 및 노드(N2) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP2)와, 상기 노드(N1,N2) 및 접지전압(Vss) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N1)에 연결된 NMOS 트랜지스터(MN1,MN2)와, 상기 노드(N2) 및 출력노드(N3) 사이에 짝수 개로 접속된 인버터를 구비하였다.
상기 외부전압(Vext)이 동작전압구간내에 진입하면, 상기 PMOS 트랜지스터(MP1) 및 NMOS 트랜지스터(MN1,MN2)가 턴-온되어 상기 노드(N2)의 전위를 하이에서 로우로 전이시킨다. 따라서 상기 출력노드(N3)로 출력되는 출력신호(Vpp_active)는 하이에서 로우로 액티브된다. 상기 PMOS 트랜지스터(MP1)는 외부전압(Vext)이 동작전압구간 이상에서는 항상 턴-온되어 있으므로, 상기 출력노드(N3)로 출력되는 값은 항상 로우를 유지하게 된다.
제4도는 제2도에 도시된 번-인 테스트 전압 검출부(23)의 회로도로서, 외부전압(Vext) 및 노드(N4) 사이에 접속되며 게이트가 전원전압에 연결된 PMOS 트랜지스터(MP3)와, 전원전압 및 노드(N5) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP4)와, 상기 노드(N4,N5) 및 접지전압 사이에 각각 접속되며 게이트가 상기 노드(N4)에 공통으로 연결된 NMOS 트랜지스터(MN3,MN4)와, 상기 노드(N5) 및 출력노드(N6) 사이에 적어도 한 개 이상의 홀수 개로 접속된 인버터를 구비한다.
제3도와 마찬가지로, 상기 외부전압(Vext)이 동작전압구간 이상일 때, 상기 PMOS 트랜지스터(MP3) 및 NMOS 트랜지스터(MN3,MN4)가 턴-온되어 상기 노드(N5)의 전위를 하이에서 로우로 전이시킨다. 따라서 상기 출력노드(N6)로 출력되는 출력신호(Vpp_burn-in)는 로우에서 하이로 액티브된다. 상기 외부전압(Vext)이 동작전압구간 미만일때는 상기 PMOS 트랜지스터(MP3)가 턴-오프되어 상기 출력노드(N6)로 하이를 출력한다.
제5도는 제2도에 도시된 검출기 드라이버부(24)의 회로도로서, 상기 동작전압 검출부(22) 및 번-인 테스트 전압 검출부(23)로 부터의 출력신호(N3,N6)를 입력으로 하여 NOR 연산한 값을 노드(N7)로 출력하는 NOR 게이트(G1)와, 상기 노드(N7) 및 출력노드(N8) 사이에 적어도 한 개 이상의 홀수 개로 접속된 인버터를 구비한다.
상기 검출기 드라이버부(24)는 상기 동작전압 검출부(22) 및 번-인 테스트 전압 검출부(23)로부터의 출력신호(N3,N6)를 입력으로 하여, 상기 고전위 펌프 회로부(14)를 구동하여 고전위를 생성시킬 때는 상기 출력노드(N8)로 '하이'를 출력하고, 외부전압(Vext)으로 고전위를 생성시킬 때는 상기 출력노드(N8)로 '로우'를 출력한다.
자세한 동작은 제6도에 도시된 동작 타이밍도를 보면서 설명하기로 한다.
(1) 영역은 외부전압(Vext)이 동작전압구간 미만일때의 동작을 나타낸 것으로, 이때는 상기 스위치 회로부(25)는 턴-오프되고 상기 고전위 검출부(11)에 의해 상기 고전위 펌프 회로부(14)가 동작되어 고전위를 생성시킨다.
(2) 영역은 외부전압(Vext)이 동작전압구간내에 있을 때의 동작을 나타낸 것으로, 상기 스위치 회로부(25)는 턴-온되고 상기 고전위 검출부(11)는 턴-오프되어 상기 고전위 펌프 회로부(14)의 펌핑 동작을 멈추게 한다. 따라서 외부전압(Vext)이 고전위로 전달되게 된다.
(3) 영역은 외부전압(Vext)이 동작전압 이상인 구간에 있을때의 동작을 나타낸 것으로, 상기 스위치 회로부(25)는 턴-오프되고 상기 고전위 검출부(11)에 의해 상기 고전위 펌프 회로부(14)가 동작되어 고전위를 생성시킨다.
(4) 영역은 (2) 영역과 동작이 동일하고, (5) 영역은 (1) 영역과 동작이 동일하다.
본 발명의 고전위 발생기는 제3도에 도시된 동작전압 검출부(22)의 노드(N2) 및 출력노드(N3)에 접속된 인버터들을 적어도 한 개 이상의 홀수 개로 구현하고, 제4도에 도시된 번-인 테스트 전압 검출부(23)의 노드(N5) 및 출력노드(N6) 사이에 접속된 인버터들을 짝수개로 구현하고, 그리고 제5도에 도시된 검출기 드라이버부(24)의 NOR 게이트(G1) 대신에 NAND 게이트를, 상기 노드(N7) 및 출력노드(N8) 사이에 접속된 홀수개의 인버터들을 짝수개로 구현하여 상기와 동일한 효과를 얻을 수 있다.
제7도는 제2도에 도시된 스위치 회로부(25)의 회로도로서, 상기 검출기 드라이버부(24)로 부터의 출력신호(detecter)를 입력하는 노드(N9)와, 상기 노드(N9) 및 노드(N10) 사이에 접속된 인버터(G2)와, 전원전압 및 노드(N11) 사이에 접속되며 게이트가 노드(N12)에 연결된 PMOS 트랜지스터(MP5)와, 전원전압 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 PMOS 트랜지스터(MP6)를 구비한다. 그리고 상기 노드(N11) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N10)에 연결된 NMOS 트랜지스터(MN5)와, 상기 노드(N12) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N10)의 전위가 반전된 신호를 입력하는 NMOS 트랜지스터(MN6)와, 전원전압 및 노드(N13) 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 PMOS 트랜지스터(MP7)와, 상기 노드(N13) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 NMOS 트랜지스터(MN7)를 구비한다. 또한 고전위(Vpp) 및 노드(N14) 사이에 접속되며 게이트에 상기 노드(N9)가 연결된 PMOS 트랜지스터(MP8)와, 상기 노드(N14) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N13)에 연결된 PMOS 트랜지스터(MP9)를 구비한다.
상기 검출기 드라이버부(24)로부터의 출력신호(detecter)가 '로우'이면, 상기 노드(N10)는 하이가 되어 상기 NMOS 트랜지스터(MN5)를 턴-온시킨다. 그리고 상기 노드(N11)의 전위가 로우가 됨에 따라 상기 PMOS 트랜지스터(MP6)가 턴-온되고, 상기 노드(N12)의 전위는 하이가 된다. 따라서 상기 NMOS 트랜지스터(MN7)가 턴-온됨에 따라 상기 PMOS 트랜지스터(MP9)가 턴-온되고, 상기 입력노드(N9)의 전위(로우)에 따라 상기 PMOS 트랜지스터(MP8)가 턴-온되어 상기 외부전압(Vext)이 고전위(Vpp)로 전달되게 된다. 상기 입력노드(N9)로부터 입력되는 신호(detecter)가 '하이'이면, 상기 PMOS 트랜지스터(MP8) 및 PMOS 트랜지스터(MP9)가 턴-오프되어 외부전압(Vext)에서 고전위(Vpp)로의 전하공급을 없게 된다.
제8a도 및 제8b도는 제2도에 도시된 고전위 검출부(11)의 회로도이다.
먼저, 제8a도의 고전위 검출부(11)의 구성을 살펴보면, 외부전압(Vext) 및 노드(N15) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS 트랜지스터(MP10)와, 전원전압 및 노드(N17) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP11)와, 상기 노드(N15,N17) 및 노드(N16,N19) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N15)에 연결된 NMOS 트랜지스터(MN18,MN19)와, 상기 노드(N16,N19) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버부(24)의 출력신호(detecter)가 인가되는 NMOS 트랜지스터(MN10,MN11)와, 상기 노드(N17) 및 출력노드(N18) 사이에 접속된 짝수개의 인버터를 구비한다.
상기 검출기 드라이버부(24)의 출력신호(detecter)가 '하이'이면, 상기 NMOS 트랜지스터(MN10,MN11)가 턴-온되어 상기 노드(N16 및 N19)의 전위를 접지전위로 낮춘다. 그리고, 상기 외부전압(Vext)이 동작전압구간 미만이거나 이상이면 상기 PMOS 트랜지스터(MP10)는 턴-온되어 상기 노드(N15)의 전위를 하이로 만들어 상기 NMOS 트랜지스터(MN8,MN9)를 턴-온시킨다. 그리고 상기 노드(N17)의 전위는 상기 PMOS 트랜지스터(MP11)가 항상 턴-온되어 있으므로 '하이'상태를 유지하다가 상기 NMOS 트랜지스터(MN9 및 MN11)가 턴-온됨에 따라 '로우'전위가 된다. 따라서 상기 출력노드(N18)의 전위가 하이에서 로우로 액티브됨에 따라 상기 링 오실레이터부(12)가 구동되어 상기 고전위 펌프 회로부(14)에 의해 고전위(Vpp)로 전하를 펌핑시키게 된다.
상기 검출기 드라이버부(24)의 출력신호(detecter)가 '로우'이면, 상기 고전위 검출부(11)는 외부전압(Vext)을 감지하지 못하게 되어 상기 링 오실레이터부(12)를 구동시키지 못한다.
제8b도에 도시된 고전위 검출부(11)는 제8a도에 도시된 고전위 검출부(11)와 동작이 동일한 것으로, 여기서는 그 동작은 생략하고 그 구성에 대해서만 살펴보기로 한다.
상기 회로의 구성은 외부전압(Vext) 및 노드(N21) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS 트랜지스터(MP12)와, 전원전압 및 노드(N22) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP13)와, 상기 노드(N21,N22) 및 노드(N24) 사이에 접속되며 게이트가 공통으로 상기 노드(N21)에 연결된 NMOS 트랜지스터(MN12,MN13)와, 상기 노드(N24) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버부(24)의 출력신호(detecter)가 인가되는 NMOS 트랜지스터(MN4)와, 상기 노드(N22) 및 출력노드(N23) 사이에 짝수개로 접속된 인버터를 구비한다.
제9도는 본 발명의 제2실시예에 따른 고전위 발생기의 블럭도로서, 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부(12)로 출력하는 고전위 검출부(11)와, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출부(11)의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터부(12)와, 상기 링 오실레이터부(12)로 부터의 펄스 신호에 위해 고전위 펌프 회로부(14)의 전하 펌핑 동작을 제어하기 위한 펌프 제어부(13)와, 상기 펌프 제어부(13)로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기위한 고전위 펌프 회로부(14)와, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출부(32)와, 상기 외부전압(Vext)이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출부(33)와, 상기 외부전압을 고전위 레벨을 유지하기 위한 상기 출력단자로 전달시켜주는 스위치 회로부(35)와, 상기 동작전압 검출부(32) 및 번-인 테스트 전압 검출부(33)로부터의 출력신호에 따라 상기 링 오실레이터부(12) 또는 스위치 회로부(35)를 선택하여 동작시키는 오실레이터 드라이버부(34)를 구비한다.
상기 고전위 발생기는 외부전압(Vext)의 전위레벨을 상기 동작전압 검출부(32) 및 상기 번-인 테스트 전압 검출부(33)에서 감지하고, 이 감지한 출력신호를 상기 오실레이터 드라이버부(34)에서 검출하여 상기 링 오실레이터부(12)를 동작시킬 것인지, 상기 스위치 회로부(35)를 동작시킬 것인지를 결정하게 된다. 본 발명은 상기 외부전압(Vext)이 동작전압구간 미만일 때는 상기 링 오실레이터부(11)를 동작시켜 상기 고전위 펌프 회로부(14)가 구동되도록 하였다. 그리고, 상기 외부전압(Vext)이 동작전압구간일때는 상기 스위치 회로부(35)를 구동시켜 외부전압(Vext)으로 하여금 상기 출력단자(15)로 고전위를 전달하도록 하였다. 상기 외부전압(Vext)이 동작전압 이상의 구간에서는 상기 스위치 회로부(35)의 동작을 멈추고, 상기 링 오실레이터부(12)를 구동시켜 상기 고전위 펌프 회로부(14)에 의해 전위를 펌핑하도록 구현한 것이다.
제10도는 제9도에 도시된 동작전압 검출부(32)의 회로도로서, 외부전압(Vext) 및 노드(N25) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 PMOS 트랜지스터(MP14)와, 전원전압 및 노드(N26) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP15)와, 상기 노드(N25,N26) 및 접지전압(Vss) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N25)에 연결된 NMOS 트랜지스터(MN15,MN16)와, 상기 노드(N26) 및 출력노드(N27) 사이에 적어도 한 개 이상의 홀수개로 접속된 인버터를 구비하였다.
상기 외부전압(Vext)이 동작전압구간 미만일 때는 상기 PMOS 트랜지스터(MP14)가 약하게 턴-온되어 상기 노드(N25)로 약한 전위를 공급하게 되고 이에 따라 상기 NMOS 트랜지스터(MN15 및 MN16)가 약하게 턴-온된다. 따라서 상기 PMOS 트랜지스터(MP15)를 통하여 상기 노드(N26)으로 공급되는 전류가 상기 NMOS 트랜지스터(MN16)를 통하여 접지전위로 방출되는 전류보다 훨씬 크므로, 상기 노드(N26)의 전위는 하이가 되고 출력노드(N27)의 전위는 로우가 된다. 그리고 상기 외부전압(Vext)이 동작전압구간내에 진입하면, 상기 PMOS 트랜지스터(MP14) 및 NMOS 트랜지스터(MN15,MN16)가 턴-온되어 상기 노드(N26)의 전위를 하이에서 로우로 전이시킨다. 따라서 상기 출력노드(N27)로 출력되는 출력신호(Vpp_active)는 하이로 액티브된다. 그리고 상기 PMOS 트랜지스터(MP14)는 외부전압(Vext)이 동작전압구간 이상에서는 항상 턴-온되어 있으므로, 상기 출력노드(N27)로 출력되는 값은 항상 하이를 유지하게 된다.
제11도는 제9도에 도시된 번-인 테스트 전압 검출부(33)의 회로도로서, 외부전압(Vext) 및 노드(N28) 사이에 접속되며 게이트가 전원전압에 연결된 PMOS 트랜지스터(MP16)와, 전원전압 및 노드(N29) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP17)와, 상기 노드(N28,N29) 및 접지전압 사이에 각각 접속되며 게이트가 상기 노드(N28)에 공통으로 연결된 NMOS 트랜지스터(MN17,MN18)와, 상기 노드(N29) 및 출력노드(N30) 사이에 짝수개로 접속된 인버터를 구비한다.
제3도와 마찬가지로, 상기 외부전압(Vext)이 동작전압구간 이상일 때, 상기 PMOS 트랜지스터(MP16) 및 NMOS 트랜지스터(MN17,MN18)가 턴-온되어 상기 노드(N29)의 전위를 하이에서 로우로 전이시킨다. 따라서 상기 출력노드(N30)로 출력되는 출력신호(Vpp_burn-in)는 하이에서 로우로 액티브된다. 상기 외부전압(Vext)이 동작전압구간 미만일때는 상기 PMOS 트랜지스터(MP16)가 턴-오프되어 상기 출력노드(N30)로 하이를 출력한다.
제12도는 제9도에 도시된 오실레이터 드라이버부(34)의 회로도로서, 상기 동작전압 검출부(32) 및 번-인 테스트 전압 검출부(33)로 부터의 출력신호(N27,N30)를 입력으로 하여 NAND 연산한 값을 노드(N31)로 출력하는 NOR 게이트(G4)와, 상기 노드(N31) 및 출력노드(N32) 사이에 적어도 한 개 이상의 홀수개로 접속된 인버터를 구비한다.
상기 오실레이터 드라이버부(34)는 상기 동작전압 검출부(32) 및 번-인 테스트 전압 검출부(33)로부터의 출력신호(N27,N30)를 입력으로 하여, 상기 고전위 펌프 회로부(14)를 구동하여 고전위를 생성시킬 때는 상기 출력노드(N32)로 '로우'를 출력하고, 외부전압(Vext)으로 고전위를 생성시킬 때는 상기 출력노드(N32)로 '하이'를 출력한다.
자세한 동작은 제13도에 도시된 동작 타이밍도를 보면서 설명하기로 한다.
(1) 영역은 외부전압(Vext)이 동작전압구간 미만일 때의 동작을 나타낸 것으로, 이때는 상기 스위치 회로부(35)는 턴-오프되고 상기 링 오실레이터부(12)에 의해 상기 고전위 펌프 회로부(14)가 동작되어 고전위를 생성시킨다.
(2) 영역은 외부전압(Vext)이 동작전압구간내에 있을 때의 동작을 나타낸 것으로, 상기 스위치 회로부(35)는 턴-온되고 상기 링 오실레이터부(12)는 턴-오프되어 상기 고전위 펌프 회로부(14)의 펌핑 동작을 멈추게 한다. 따라서 외부전압(Vext)이 고전위로 전달되게 된다.
(3) 영역은 외부전압(Vext)이 동작전압 이상인 구간에 있을때의 동작을 나타낸 것으로, 상기 스위치 회로부(35)는 턴-오프되고 상기 링 오실레이터부(12)에 의해 상기 고전위 펌프 회로부(14)가 동작되어 고전위를 생성시킨다.
(4) 영역은 (2)영역과 동작이 동일하고, (5) 영역은 (1)영역과 동작이 동일하다.
본 발명의 고전위 발생기는 제10도에 도시된 동작전압 검출부(32)의 노드(N26) 및 출력노드(N27)에 접속된 인버터들을 짝수개로 구현하고, 제11도에 도시된 번-인 테스트 전압 검출부(33)의 노드(N29) 및 출력노드(N30) 사이에 접속된 인버터들을 적어도 한 개 이상의 홀수개로 구현하고, 그리고 제12도에 도시된 오실레이터 드라이버부(34)의 NAND 게이트(G4) 대신에 NOR 게이트를, 상기 노드(N31) 및 출력노드(N32) 사이에 접속된 짝수개의 인버터들을 홀수개로 구현하여 상기와 동일한 효과를 얻을 수 있다.
제14도는 제9도에 도시된 스위치 회로부(35)의 회로도로서, 상기 오실레이터 드라이버부(34)로 부터의 출력신호(in)를 입력하는 노드(N33)와, 전원전압 및 노드(N34) 사이에 접속되며 게이트가 노드(N35)에 연결된 PMOS 트랜지스터(MP18)와, 상기 전원전압 및 노드(N35) 사이에 접속되며 게이트가 상기 노드(N34)에 연결된 PMOS 트랜지스터(MP19)를 구비한다. 그리고 상기 노드(N34) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N33)에 연결된 NMOS 트랜지스터(MN19)와, 상기 노드(N35) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반전된 신호를 입력하는 NMOS 트랜지스터(MN20)와, 전원전압 및 노드(N36) 사이에 접속되며 게이트가 상기 노드(N35)에 연결된 PMOS 트랜지스터(MP20)와, 상기 노드(N36) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N35)에 연결된 NMOS 트랜지스터(MN21)를 구비한다. 또한 고전위(Vpp) 및 노드(N37) 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반전된 신호를 입력하는 PMOS 트랜지스터(MP21)와, 상기 노드(N37) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N36)에 연결된 PMOS 트랜지스터(MP22)를 구비한다.
상기 오실레이터 드라이버부(34)로부터의 출력신호(in)가 '하이'이면, 상기 PMOS 트랜지스터(MP21) 및 NMOS 트랜지스터(MN19)를 턴-온시킨다. 그리고 상기 노드(N34)의 전위가 로우가 됨에 따라 상기 PMOS 트랜지스터(MP19)가 턴-온되고, 상기 노드(N35)의 전위는 하이가 된다. 따라서 상기 NMOS 트랜지스터(MN21)가 턴-온됨에 따라 상기 PMOS 트랜지스터(MP22)가 턴-온되어 상기 외부전압(Vext)이 고전위(Vpp)로 전달되게 된다. 그러나 상기 입력노드(N33)로부터 입력되는 신호(in)가 '하이'이면, 상기 PMOS 트랜지스터(MP21) 및 PMOS 트랜지스터(MP22)가 턴-오프되어 외부전압(Vext)에서 고전위(Vpp)로의 전하공급을 없게 된다.
제15도는 제9도에 도시된 링 오실레이터부(12)의 회로도로서, 상기 오실레이터 드라이버부(34)로부터의 출력신호(N32)와 상기 고전위 검출부(11)로부터의 출력신호(ose_in) 및 노드(N39)를 입력으로 하여 NOR 연산한 값을 노드(N40)으로 출력하는 NOR 게이트(G7)와, 상기 노드(N40) 및 노드(N39) 사이에 홀수개로 접속된 인버터와, 상기 노드(N40) 및 제1출력노드(N41) 사이에 접속된 인버터(G8)와, 상기 제1출력노드(N41) 및 제2출력노드(N42) 사이에 접속된 인버터(G9)로 구성되어 있다.
상기 오실레이터 드라이버부(34)의 출력신호(N32)가 '하이'이면, 상기 링 오실레이터는 펄스를 만들지 않으므로, 상기 제1출력노드(N41)와 제2출력노드(N42)의 신호는 각각 '하이'와 '로우'의 값을 계속 유지하게 되어 상기 고전위 펌프 회로부(14)를 동작시키지 않는다. 상기 오실레이터 드라이버부(34)의 출력신호(N32)가 '로우'이면, 상기 링 오실레이터는 일정한 주기의 펄스신호를 만들어 낸다. 하지만, 상기 노드(N38)로 입력되는 고전위 검출부(11)의 출력신호(ose_in)가 '하이'이면 상기 노드(N40)의 전위가 로우가 되어 펄스 신호를 만들어 내지 않는다. 따라서 상기 제1출력노드(N41)와 제2출력노드(N42)의 신호는 각각 '하이'와 '로우'의 값을 계속 유지하게 되어 상기 고전위 펌프 회로부(14)를 동작시키지 않는다.
본 발명의 고전위 발생기의 동작을 실현하기 위해서는 상기 고전위 펌프 회로부(14)는 번-인 테스트 모드 동작을 위한 트랜지스터가 내장되어 있어야 한다.
이상에서 설명한 바와 같이, 본 발명의 고전위 발생기를 반도체 기억장치의 내부에 구현하게 되면 동작전압 구간에서 펌프를 동작시키지 않고 외부전압으로 하여금 직접 고전위로 공급되도록 하여 파워소모를 줄이는 효과가 있다.

Claims (14)

  1. 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부로 출력하는 고전위 검출수단, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기 위한 고전위 펌프 수단을 포함하는 반도체 기억장치의 고전위 발생기에 있어서, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출수단과, 상기 외부전압이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로 부터의 출력신호에 따라 상기 고전위 검출수단 또는 스위치 수단을 선택하여 동작시키는 검출기 드라이버 수단을 구비하는 것을 특징으로 하는 고전위 발생기.
  2. 제1항에 있어서, 상기 동작전압 검출수단은, 외부전압(Vext) 및 노드(N1) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 PMOS 트랜지스터(MP1)와, 전원전압 및 노드(N2) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP2)와, 상기 노드(N1,N2) 및 접지전압(Vss) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N1)에 연결된 NMOS 트랜지스터(MN1,MN2)와, 상기 노드(N2) 및 출력노드(N3) 사이에 짝수개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  3. 제2항에 있어서, 상기 인버터는 적어도 한 개 이상의 홀수개로 구성된 것을 특징으로 하는 고전위 발생기.
  4. 제1항에 있어서, 상기 번-인 테스트 전압 검출수단은, 외부전압(Vext) 및 노드(N4) 사이에 접속되며 게이트가 전원전압에 연결된 PMOS 트랜지스터(MP3)와, 전원전압 및 노드(N5) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP4)와, 상기 노드(N4,N5) 및 접지전압 사이에 각각 접속되며 게이트가 상기 노드(N4)에 공통으로 연결된 NMOS 트랜지스터(MN3,MN4)와, 상기 노드(N5) 및 출력노드(N6) 사이에 적어도 한 개 이상의 홀수개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  5. 제4항에 있어서, 상기 인버터는 짝수개로 구성된 것을 특징으로 하는 고전위 발생기.
  6. 제1항에 있어서, 상기 스위치 수단은, 상기 검출기 드라이버수단으로 부터의 출력신호(detecter)를 입력하는 노드(N9)와, 상기 노드(N9) 및 노드(N10) 사이에 접속된 인버터(G2)와, 전원전압 및 노드(N11) 사이에 접속되며 게이트가 노드(N12)에 연결된 PMOS 트랜지스터(MP5)와, 전원전압 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 PMOS 트랜지스터(MP6)와, 상기 노드(N11) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N10)에 연결된 NMOS 트랜지스터(MN5)와, 상기 노드(N12) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N10)의 전위가 반전된 신호를 입력하는 NMOS 트랜지스터(MN6)와, 전원전압 및 노드(N13) 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 PMOS 트랜지스터(MP7)와, 상기 노드(N13) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 NMOS 트랜지스터(MN7)와, 고전위(Vpp) 및 노드(N14) 사이에 접속되며 게이트에 상기 노드(N9)가 연결된 PMOS 트랜지스터(MP8)와, 상기 노드(N14) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N13)에 연결된 PMOS 트랜지스터(MP9)로 구성된 것을 특징으로 하는 고전위 발생기.
  7. 제1항에 있어서, 상기 검출기 드라이버 수단은, 상기 동작전압 검출부(22) 및 번-인 테스트 전압 검출부(23)로부터의 출력신호(N3,N6)를 입력으로 하여 NOR 연산한 값을 노드(N7)로 출력하는 NOR 게이트(G1)와, 상기 노드(N7) 및 출력노드(N8) 사이에 적어도 한 개 이상의 홀수개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  8. 제7항에 있어서, 상기 검출기 드라이버 수단은, 상기 NOR 게이트(G1) 대신에 NAND 게이트를 사용하고, 상기 인버터는 짝수개로 구성된 것을 특징으로 하는 고전위 발생기.
  9. 제1항에 있어서, 상기 고전위 검출수단은, 상기 외부전압(Vext) 및 노드(N15) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS 트랜지스터(MP10)와, 전원전압 및 노드(N17) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP11)와, 상기 노드(N15,N17) 및 노드(N16,N19) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N15)에 연결된 NMOS 트랜지스터(MN18,MN19)와, 상기 노드(N16,N19) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버 수단으로 부터의 출력신호(detecter)가 인가되는 NMOS 트랜지스터(MN10,MN11)와, 상기 노드(N17) 및 출력노드(N18) 사이에 접속된 짝수개의 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  10. 제1항에 있어서, 상기 고전위 검출 수단은, 상기 외부전압(Vext) 및 노드(N21) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS 트랜지스터(MP12)와, 전원전압 및 노드(N22) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS 트랜지스터(MP13)와, 상기 노드(N21,N22) 및 노드(N24) 사이에 접속되며 게이트가 공통으로 상기 노드(N21)에 연결된 NMOS 트랜지스터(MN12,MN13)와, 상기 노드(N24) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버부(24)의 출력신호(detecter)가 인가되는 NMOS 트랜지스터(MN4)와, 상기 노드(N22) 및 출력노드(N23) 사이에 짝수개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  11. 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터로 출력하는 고전위 검출수단, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기 위한 고전위 펌프 수단을 포함하는 반도체 기억장치의 고전위 발생기에 있어서, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출수단과, 상기 외부전압(Vext)이 동작전압구간 이상일 때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로 부터의 출력신호에 따라 상기 링 오실레이터 또는 스위치 수단을 선택하여 동작시키는 오실레이터 드라이버 수단을 구비하는 것을 특징으로 하는 고전위 발생기.
  12. 제11항에 있어서, 상기 스위치 수단은, 상기 오실레이터 드라이버 수단으로 부터의 출력신호(in)를 입력하는 노드(N33)와, 전원전압 및 노드(N34) 사이에 접속되며 게이트가 노드(N35)에 연결된 PMOS 트랜지스터(MP18)와, 상기 전원전압 및 노드(N35) 사이에 접속되며 게이트가 상기 노드(N34)에 연결된 PMOS 트랜지스터(MP19)와, 상기 노드(N34) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N33)에 연결된 NMOS 트랜지스터(MN19)와, 상기 노드(N35) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반전된 신호를 입력하는 NMOS 트랜지스터(MN20)와, 전원전압 및 노드(N36) 사이에 접속되며 게이트가 상기 노드(N35)에 연결된 PMOS 트랜지스터(MP20)와, 상기 노드(N36) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N35)에 연결된 NMOS 트랜지스터(MN21)와, 고전위(Vpp) 및 노드(N37) 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반전된 신호를 입력하는 PMOS 트랜지스터(MP21)와, 상기 노드(N37) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N36)에 연결된 PMOS 트랜지스터(MP22)로 구성된 것을 특징으로 하는 고전위 발생기.
  13. 제11항에 있어서, 상기 오실레이터 드라이버 수단은, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로부터의 출력신호(N27,N30)를 입력으로 하여 NAND 연산한 값을 노드(N31)로 출력하는 NOR 게이트(G4)와, 상기 노드(N31) 및 출력노드(N32) 사이에 적어도 한 개 이상의 홀수개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  14. 제11항에 있어서, 상기 링 오실레이터는, 상기 오실레이터 드라이버 수단으로 부터의 출력신호(N32)와 상기 고전위 검출수단으로부터의 출력신호(ose_in) 및 노드(N39)를 입력으로 하여 NOR 연산한 값을 노드(N40)으로 출력하는 NOR 게이트(G7)와, 상기 노드(N40) 및 노드(N39) 사이에 홀수개로 접속된 인버터와, 상기 노드(N40) 및 제1출력노드(N41) 사이에 접속된 인버터(G8)와, 상기 제1출력노드(N41) 및 제2출력노드(N42) 사이에 접속된 인버터(G9)로 구성된 것을 특징으로 하는 고전위 발생기.
KR1019950039156A 1995-11-01 1995-11-01 고전위 발생기 KR0179551B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기
TW085113400A TW434566B (en) 1995-11-01 1996-10-30 High voltage generation circuit for semiconductor memory device
US08/742,682 US5754418A (en) 1995-11-01 1996-10-31 High voltage generation circuit for semiconductor memory device
GB9622829A GB2306719B (en) 1995-11-01 1996-11-01 High voltage generation circuit for semiconductor memory device
JP29213496A JP3311612B2 (ja) 1995-11-01 1996-11-01 高電位発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기

Publications (2)

Publication Number Publication Date
KR970029740A KR970029740A (ko) 1997-06-26
KR0179551B1 true KR0179551B1 (ko) 1999-04-15

Family

ID=19432601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기

Country Status (5)

Country Link
US (1) US5754418A (ko)
JP (1) JP3311612B2 (ko)
KR (1) KR0179551B1 (ko)
GB (1) GB2306719B (ko)
TW (1) TW434566B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530868B1 (ko) * 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
KR100596856B1 (ko) * 1999-12-30 2006-07-04 주식회사 하이닉스반도체 전하 펌프 회로
KR100550637B1 (ko) 2000-12-30 2006-02-10 주식회사 하이닉스반도체 저전압 감지기를 내장한 고전압 검출기
KR100457160B1 (ko) * 2002-03-25 2004-11-16 주식회사 하이닉스반도체 반도체 메모리 테스트 장치
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
JP4274786B2 (ja) * 2002-12-12 2009-06-10 パナソニック株式会社 電圧発生回路
JP2004227710A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体記憶装置
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
KR100796782B1 (ko) * 2005-12-13 2008-01-22 삼성전자주식회사 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
CN101577266B (zh) * 2008-05-08 2012-01-25 台湾积体电路制造股份有限公司 等离子体损伤的检测测试结构及评估方法
US9159378B2 (en) * 2010-12-13 2015-10-13 Broadcom Corporation Performance monitor with memory ring oscillator
US9105321B1 (en) * 2014-06-06 2015-08-11 Winbond Electronics Corp. Memory device and driving circuit adopted by the memory device
TWI502605B (zh) * 2014-11-13 2015-10-01 Winbond Electronics Corp 記憶裝置和適用於記憶裝置之驅動電路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638464A (en) * 1983-11-14 1987-01-20 International Business Machines Corp. Charge pump system for non-volatile ram
JPS62134894A (ja) * 1985-12-06 1987-06-17 Mitsubishi Electric Corp 半導体記憶装置
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
JP3243249B2 (ja) * 1990-11-28 2002-01-07 シャープ株式会社 半導体記憶装置
US5424629A (en) * 1991-04-11 1995-06-13 Matsushita Electric Industrial Co., Ltd. Power circuit for a semiconductor apparatus
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
JP3420606B2 (ja) * 1993-03-15 2003-06-30 株式会社東芝 高電圧発生装置
US5446408A (en) * 1993-09-10 1995-08-29 Intel Corporation Method and apparatus for providing selectable sources of voltage
JP3207745B2 (ja) * 1995-03-31 2001-09-10 東芝マイクロエレクトロニクス株式会社 コンパレータ回路

Also Published As

Publication number Publication date
KR970029740A (ko) 1997-06-26
GB2306719A (en) 1997-05-07
GB2306719B (en) 2000-06-28
TW434566B (en) 2001-05-16
US5754418A (en) 1998-05-19
JPH09185884A (ja) 1997-07-15
JP3311612B2 (ja) 2002-08-05
GB9622829D0 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
KR0179551B1 (ko) 고전위 발생기
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
GB2287336A (en) Sense amplifier for semiconductor memory device
KR20000045395A (ko) 고전압 발생기
KR0137992B1 (ko) 링 발진기
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US7015731B2 (en) CMOS output buffer circuit
KR0171941B1 (ko) 백 바이어스 전위 발생회로
KR0172783B1 (ko) 데이타 출력 버퍼
KR19990019750A (ko) 기판 바이어스전압 감지장치
KR0123828B1 (ko) 반도체 소자의 감지 증폭기
KR100344830B1 (ko) 전압 스위치
KR100295066B1 (ko) 반도체메모리장치의데이타출력장치
KR100203144B1 (ko) 센스앰프 드라이버 및 그 제어회로
KR0144484B1 (ko) 고전압 발생회로
KR100235965B1 (ko) 기판전위 발생기
KR100390904B1 (ko) 내부 전원 전압 발생회로
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
JP2991743B2 (ja) 半導体記憶装置の基板電位調整装置
KR19980014994A (ko) 고전위 발생회로
KR100206595B1 (ko) 데이타 입력 버퍼
KR100576490B1 (ko) 파워-업 회로
KR0125301B1 (ko) 5v/3.3v 겸용 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee