KR100633329B1 - 반도체 소자의 승압전압 생성회로 - Google Patents

반도체 소자의 승압전압 생성회로 Download PDF

Info

Publication number
KR100633329B1
KR100633329B1 KR1020040031915A KR20040031915A KR100633329B1 KR 100633329 B1 KR100633329 B1 KR 100633329B1 KR 1020040031915 A KR1020040031915 A KR 1020040031915A KR 20040031915 A KR20040031915 A KR 20040031915A KR 100633329 B1 KR100633329 B1 KR 100633329B1
Authority
KR
South Korea
Prior art keywords
boosted voltage
signal
test mode
level
vpp
Prior art date
Application number
KR1020040031915A
Other languages
English (en)
Other versions
KR20050106857A (ko
Inventor
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040031915A priority Critical patent/KR100633329B1/ko
Priority to US11/019,394 priority patent/US7250809B2/en
Publication of KR20050106857A publication Critical patent/KR20050106857A/ko
Application granted granted Critical
Publication of KR100633329B1 publication Critical patent/KR100633329B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 회로 기술에 관한 것으로, 특히 반도체 소자의 승압전압 생성회로에 관한 것이다. 본 발명은 테스트모드에서 정확한 Vpp 효율 및 구동력을 측정할 수 있는 반도체 소자의 승압전압 생성회로를 제공하는데 그 목적이 있다. 본 발명은 테스트 장비로부터 인가된 Vpp 레벨에 관계없이 테스트모드에서는 레벨 검출기의 출력신호가 항상 발진기를 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성부를 구비하였다. 이를 통해 Vpp 패드에 타겟 Vpp 레벨이 인가된 상태에서 Vpp 효율 및 구동력을 측정할 수 있게 된다. 활성화 신호 생성부는 MRS 코딩을 통해 생성된 테스트모드 신호를 이용하여 생성하며, 기존에 사용된 테스트모드 승압전압 상승신호 및 테스트모드 승압전압 하강신호를 사용하면 별도의 테스트모드 신호를 생성하지 않아도 된다.
승압전압, 생성회로, 테스트모드, 타겟 Vpp 레벨, 활성화 신호

Description

반도체 소자의 승압전압 생성회로{BOOSTED VOLTAGE GENERATOR IN SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 승압전압 생성회로의 블럭 다이어그램.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 승압전압 생성회로의 블럭 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
100 : Vpp 패드
110 : 레벨 검출기
120 : 발진기
130 : 전하 펌프
140 : 활성화 신호 생성부
150 : 발진 주기 조절용 퓨즈 회로
160 : 펌프 크기 조절용 퓨즈 회로
본 발명은 반도체 회로 기술에 관한 것으로, 특히 반도체 소자의 승압전압 생성회로에 관한 것이다.
반도체 집적회로를 구성하는 선폭의 지속적인 스케일링 다운이 진행됨에 따라 전원전압의 저전압화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다.
이러한 저전압 환경하에서 대부분의 반도체 소자는 전원전압(외부전압)을 이용하여 동작하는 경우에 발생하는 전압 손실을 보상하고, 정상적인 데이터를 유지할 수 있도록 전원전압에 비해 일정 정도 높은 레벨을 가지는 승압전압(Vpp)을 필요로 한다.
특히, DRAM에서는 워드라인 구동회로, 비트라인 분리회로, 데이터 출력 버퍼회로 등에서 MOS 트랜지스터의 문턱전압(threshold voltage)에 의한 손실을 보상하기 위한 목적으로 널리 사용되고 있다.
한편, 웨이퍼 레벨 테스트의 일종인 프로브 테스트에서 각 다이별 승압전압 생성회로의 Vpp 효율 및 구동력을 측정하기 위한 테스트를 수행하고 있다.
도 1은 종래기술에 따른 승압전압 생성회로의 블럭 다이어그램이다.
도 1을 참조하면, 종래기술에 따른 승압전압 생성회로는, 승압전압(Vpp)을 출력하기 위한 Vpp 패드(10) - 테스트모드에서는 테스트 레벨 Vpp를 강제인가(forcing)하기 위한 입력단으로도 사용됨 - 와, 기준전압(정전압전원)을 기준으로 하여 현재의 Vpp 레벨이 타겟 Vpp 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출기(20)와, 레벨 검출기(20)의 출력신호에 응답하여 발진을 수행하기 위한 발진기(30)와, 발진기(30)로부터 출력된 발진신호(또는 클럭신호)에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 Vpp를 출력하기 위한 전하 펌프(40)로 구성된다.
통상적으로, 발진기(30)에는 링 발진기(ring oscillator)가 적용된다.
한편, 레벨 검출기(20)에 인가된 테스트모드 Vpp 상승신호(tm_vppup) 및 테스트모드 Vpp 하강신호(tm_vppdown)는 모드 레지스터 설정(mode register set, MRS)시 코딩되어 발생하는 테스트모드 신호로서, 테스트모드에서 Vpp 레벨을 원하는 레벨로 상승시키거나 하강시킬 때 사용되는 신호이다.
통상적으로, 웨이퍼 레벨에서 각 다이별 승압전압(Vpp)의 효율 및 구동력을 측정하고, 그 결과에 따라 FIB(focused ion beam) 등을 사용한 수정작업을 수행하고 있다.
이러한 종래의 승압전압 생성회로에 대한 Vpp 효율(전하 펌프(40)의 효율)을 측정하기 위해서는, 통상적으로 Vpp 패드(10)에 Vpp 검출 레벨(타겟 Vpp 레벨) 이하의 Vpp를 인가하여 레벨 검출기(20)가 항상 발진기(30)를 구동하도록 한 상태에서 IDD(Vdd에 대응하는 전류) 및 IPP(Vpp에 대응하는 전류)를 측정함으로써 Vpp 효율을 구하고 있다.
그러나, 이와 같은 방식은 Vpp 검출 레벨 이하의 Vpp를 사용하기 때문에 정확한 타겟 Vpp 레벨에 대한 Vpp 효율을 구하기 어려웠다.
한편, 타겟 Vpp 레벨에서의 Vpp 구동력(전하 펌프(40)의 구동력)을 측정하기 위해서는, 레벨 검출기(20)가 항상 발진기(30)를 구동하도록 하는 상태를 유지해야 하는데, 타겟 Vpp 레벨에서는 레벨 검출기(20)가 항상 발진기(30)를 구동하지 못하므로 타겟 Vpp 레벨 이하의 Vpp 레벨에서의 Vpp 구동력만을 측정할 수 있었으며, 이에 따라 정확한 Vpp 구동력을 구하는데 어려움이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 테스트모드에서 정확한 Vpp 효율 및 구동력을 측정할 수 있는 반도체 소자의 승압전압 생성회로를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 승압전압 패드; 현재의 승압전압 레벨이 타겟 승압전압 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출수단; 상기 레벨 검출수단의 출력신호에 응답하여 발진을 수행하기 위한 발진수단; 상기 발진수단으로부터 출력된 발진신호에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 승압전압을 출력하기 위한 전하 펌핑수단; 및 테스트모드 신호에 응답하여 테스트모드에서 상기 레벨 검출수단의 출력신호가 상기 발진수단을 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성수단을 구비하는 반도체 소자의 승압전압 생성회로가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 승압전압 패드; 현재의 승압전압 레벨이 타겟 승압전압 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출수단; 상기 레벨 검출수단의 출력신호에 응답하여 발진을 수행하기 위한 발진수단; 상기 발진수단으로부터 출력된 발진신호에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 승압전압을 출력하기 위한 전하 펌핑수단; 테스트모드 신호에 응답하여 테스트모드에서 상기 레벨 검출수단의 출력신호가 상기 발진수단을 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성수단; 테스트 결과에 따라 상기 발진수단의 발진 주기를 조절하기 위한 발진 주기 조절용 퓨즈; 및 테스트 결과에 따라 전하 펌핑수단의 펌프 크기를 조절하기 위한 펌프 크기 조절용 퓨즈를 구비하는 반도체 소자의 승압전압 생성회로가 제공된다.
본 발명은 테스트 장비로부터 인가된 Vpp 레벨에 관계없이 테스트모드에서는 레벨 검출기의 출력신호가 항상 발진기를 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성부를 구비하였다. 이를 통해 Vpp 패드에 타겟 Vpp 레벨이 인가된 상태에서 Vpp 효율 및 구동력을 측정할 수 있게 된다. 활성화 신호 생성부는 MRS 코딩을 통해 생성된 테스트모드 신호를 이용하여 생성하며, 기존에 사용된 테스트모드 승압전압 상승신호 및 테스트모드 승압전압 하강신호를 사용하면 별도의 테스트모드 신호를 생성하지 않아도 된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기 로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 승압전압 생성회로의 블럭 다이어그램이다.
도 2를 참조하면, 본 실시예에 따른 반도체 소자의 승압전압 생성회로는, 승압전압(Vpp)을 출력하기 위한 Vpp 패드(100) - 특정 테스트모드에서는 테스트 레벨 Vpp를 강제인가(forcing)하기 위한 입력단으로도 사용됨 - 와, 기준전압(정전압전원)을 기준으로 하여 현재의 Vpp 레벨이 타겟 Vpp 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출기(110)와, 레벨 검출기(110)의 출력신호에 응답하여 발진을 수행하기 위한 발진기(120)와, 발진기(120)로부터 출력된 발진신호(또는 클럭신호)에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 Vpp를 출력하기 위한 전하 펌프(130)와, 테스트모드 신호(tm_vppup, tm_vppdown)에 응답하여 테스트모드에서 레벨 검출기(110)의 출력신호가 발진기(120)를 구동하는 상태를 유지하도록 하는 활성화 신호(vpp_en)를 생성하기 위한 활성화 신호 생성부(140)를 구비한다.
한편, 본 실시예에 따른 반도체 소자의 승압전압 생성회로는 테스트 결과에 따라 발진기(120)의 발진 주기를 조절하기 위한 발진 주기 조절용 퓨즈 회로(150)와, 테스트 결과에 따라 전하 펌프의 크기를 조절하기 위한 펌프 크기 조절용 퓨즈 회로(160)를 더 구비할 수 있다.
여기서, 활성화 신호 생성부(140)는 테스트모드 Vpp 상승신호(tm_vppup) 및 테스트모드 Vpp 하강신호(tm_vppdown)를 입력으로 하는 낸드게이트(ND)로 구현하여, 두 신호가 모두 논리레벨 하이인 경우에 활성화 신호(vpp_en)가 논리레벨 하이 로 활성화되도록 한다.
한편, 발진기(120)에는 일반적인 링 발진기(ring oscillator)를 적용하는 것이 바람직하다.
테스트모드에서 Vpp 패드(100)에는 테스트 장비로부터 타겟 Vpp 레벨이 강제인가되도록 한다. 한편, Vpp 효율 및 구동력 측정을 위한 테스트모드에서는 테스트모드 Vpp 상승신호(tm_vppup) 및 테스트모드 Vpp 하강신호(tm_vppdown)가 모두 논리레벨 하이가 되도록 MRS를 코딩한다.
이 경우, Vpp 효율 및 구동력 측정을 위한 테스트모드에서 Vpp 패드(100)에 타겟 Vpp 레벨이 강제인가 되더라도 활성화 신호(vpp_en)에 의해 레벨 검출기(110)의 출력신호가 발진기(120)를 항상 구동하게 되고, 발진기(120)가 항상 동작하여 전하 펌프(130) 역시 항상 동작하게 된다. 이처럼 타겟 Vpp 레벨이 인가된 상태에서 IDD 및 IPP를 측정함으로써 정확한 Vpp 효율 및 구동력을 구할 수 있게 된다. 한편, 상기와 같은 프로브 테스트에서 측정된 각 다이에 대한 Vpp 효율 및 구동력은 발진 주기 조절용 퓨즈 회로(150) 및 펌프 크기 조절용 퓨즈 회로(160)의 퓨즈 절단시 기준 자료로 제공된다.
만일, Vpp 효율이 시뮬레이션 결과치 이상으로 측정된 경우, 예컨대 34% 시뮬레이션 결과치에 대해 36% 측정값이 나온 경우라면, 발진기(120)의 발진 주기가 증가하도록 발진 주기 조절용 퓨즈 회로(150)의 퓨즈를 절단함으로써 불필요한 IDD 전류 소모를 줄일 수 있게 된다.
한편, Vpp 구동력이 시뮬레이션 결과치 이상으로 측정된 경우, 예컨대 30mA IPP 시뮬레이션 결과치에 대해 35mA 측정값이 나온 경우라면, 전하 펌프 크기를 줄이도록 펌프 크기 조절용 퓨즈(160)를 절단함으로써 역시 불필요한 IDD 전류 소모를 줄일 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 테스트모드 Vpp 상승신호(tm_vppup) 및 테스트모드 Vpp 하강신호(tm_vppdown)를 사용하여 활성화 신호(vpp_en)를 생성하는 경우를 일례로 들어 설명하였으나, 이는 종래에 사용된 신호를 이용하는 경우를 예시한 것이며, MRS 세팅을 통해 다른 테스트모드 신호를 이용할 수 있다. 이 경우, 활성화 신호 생성부(140)는 다른 로직으로 구현될 것이다.
전술한 본 발명은 프로브 테스트에서 각 다이에 대한 Vpp 효율 및 구동력을 타겟 Vpp 레벨에서 정확히 측정할 수 있으며, 이로 인하여 각 다이 상황에 알맞게 발진기의 발진 주기 및 전하 펌프의 사이즈를 조절함으로써 Vpp 생성회로의 최적화를 이룰 수 있으며, 과도한 IPP를 생성하지 않음으로 인하여 소자의 전체적인 전류 소모를 줄일 수 있다. 또한 로우 Vdd 환경하에서의 Vpp 효율 및 Vpp 구동력에 대한 정확한 정보를 파악할 수 있으므로 소자 불량 분석에 도움이 된다.

Claims (6)

  1. 승압전압 패드;
    상기 승압전압 패드에 걸린 승압전압 레벨이 타겟 승압전압 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출수단;
    상기 레벨 검출수단의 출력신호에 응답하여 발진을 수행하기 위한 발진수단;
    상기 발진수단으로부터 출력된 발진신호에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 승압전압을 상기 승압전압 패드로 출력하기 위한 전하 펌핑수단; 및
    테스트모드 신호에 응답하여 테스트모드에서 상기 레벨 검출수단의 출력신호가 상기 발진수단을 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성수단
    을 구비하는 반도체 소자의 승압전압 생성회로.
  2. 제1항에 있어서,
    테스트모드에서 상기 승압전압 패드는 테스트 장비로부터 타겟 승압전압을 인가받는 것을 특징으로 하는 반도체 소자의 승압전압 생성회로.
  3. 제1항 또는 제2항에 있어서,
    상기 활성화 신호 생성수단은 테스트모드 승압전압 상승신호 및 테스트모드 승압전압 하강신호를 입력으로 하는 낸드게이트를 구비하는 것을 특징으로 하는 반도체 소자의 승압전압 생성회로.
  4. 승압전압 패드;
    상기 승압전압 패드에 걸린 승압전압 레벨이 타겟 승압전압 레벨에 도달했는지 여부를 검출하기 위한 레벨 검출수단;
    상기 레벨 검출수단의 출력신호에 응답하여 발진을 수행하기 위한 발진수단;
    상기 발진수단으로부터 출력된 발진신호에 응답하여 전하 펌핑을 수행함으로써 레벨이 조절된 승압전압을 상기 승압전압으로 출력하기 위한 전하 펌핑수단;
    테스트모드 신호에 응답하여 테스트모드에서 상기 레벨 검출수단의 출력신호가 상기 발진수단을 구동하는 상태를 유지하도록 하는 활성화 신호를 생성하기 위한 활성화 신호 생성수단;
    테스트 결과에 따라 상기 발진수단의 발진 주기를 조절하기 위한 발진 주기 조절용 퓨즈 회로; 및
    테스트 결과에 따라 전하 펌핑수단의 펌프 크기를 조절하기 위한 펌프 크기 조절용 퓨즈 회로
    를 구비하는 반도체 소자의 승압전압 생성회로.
  5. 제4항에 있어서,
    테스트모드에서 상기 승압전압 패드는 테스트 장비로부터 타겟 승압전압을 인가받는 것을 특징으로 하는 반도체 소자의 승압전압 생성회로.
  6. 제4항 또는 제5항에 있어서,
    상기 활성화 신호 생성수단은 테스트모드 승압전압 상승신호 및 테스트모드 승압전압 하강신호를 입력으로 하는 낸드게이트를 구비하는 것을 특징으로 하는 반도체 소자의 승압전압 생성회로.
KR1020040031915A 2004-05-06 2004-05-06 반도체 소자의 승압전압 생성회로 KR100633329B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040031915A KR100633329B1 (ko) 2004-05-06 2004-05-06 반도체 소자의 승압전압 생성회로
US11/019,394 US7250809B2 (en) 2004-05-06 2004-12-23 Boosted voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031915A KR100633329B1 (ko) 2004-05-06 2004-05-06 반도체 소자의 승압전압 생성회로

Publications (2)

Publication Number Publication Date
KR20050106857A KR20050106857A (ko) 2005-11-11
KR100633329B1 true KR100633329B1 (ko) 2006-10-12

Family

ID=35238923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031915A KR100633329B1 (ko) 2004-05-06 2004-05-06 반도체 소자의 승압전압 생성회로

Country Status (2)

Country Link
US (1) US7250809B2 (ko)
KR (1) KR100633329B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761372B1 (ko) * 2006-06-30 2007-09-27 주식회사 하이닉스반도체 승압전압 생성기의 발진회로
KR100838396B1 (ko) * 2006-12-27 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기 및 발생방법
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130157A (ja) * 1983-12-17 1985-07-11 Sharp Corp モノリシツク半導体集積回路
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
KR0142967B1 (ko) * 1995-04-26 1998-08-17 김광호 반도체 메모리장치의 기판 전압 제어회로
US5689213A (en) * 1995-08-23 1997-11-18 Micron Technology, Inc. Post-fabrication programmable integrated circuit ring oscillator
KR0179551B1 (ko) * 1995-11-01 1999-04-15 김주용 고전위 발생기
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
KR100269296B1 (ko) * 1997-04-22 2000-10-16 윤종용 메모리집적회로의승압전원회로및승압전원의전하량제어방법
KR100268784B1 (ko) * 1997-06-26 2000-11-01 김영환 반도체 소자의 리던던트 장치
US6496027B1 (en) * 1997-08-21 2002-12-17 Micron Technology, Inc. System for testing integrated circuit devices
KR100400330B1 (ko) * 1999-06-30 2003-10-01 주식회사 하이닉스반도체 전압 발생 장치
KR100312976B1 (ko) * 1999-10-30 2001-11-07 박종섭 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
JP2002191169A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体集積回路
KR100401521B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
KR100567533B1 (ko) * 2004-03-03 2006-04-03 주식회사 하이닉스반도체 차지 펌프 회로

Also Published As

Publication number Publication date
US20050248387A1 (en) 2005-11-10
US7250809B2 (en) 2007-07-31
KR20050106857A (ko) 2005-11-11

Similar Documents

Publication Publication Date Title
US8085085B1 (en) Substrate bias feedback scheme to reduce chip leakage power
KR100763331B1 (ko) 반도체 메모리 장치
KR20100085427A (ko) 반도체 메모리 장치의 내부전압 발생회로
KR101004676B1 (ko) 반도체 소자의 내부전압 발생기
KR100633329B1 (ko) 반도체 소자의 승압전압 생성회로
JP2003036688A (ja) 不揮発性半導体記憶装置
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
KR100575882B1 (ko) 번인 테스트용 내부 전압 발생 장치
KR20120068228A (ko) 반도체 장치 및 그 동작방법
KR20150007047A (ko) 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치
US7203125B2 (en) Word line driving circuit with a word line detection circuit
KR100691486B1 (ko) 반도체메모리소자
KR100851919B1 (ko) 반도체 소자의 내부 전압 발생기
KR100186307B1 (ko) 내부 전원전압 보상회로
KR100448857B1 (ko) 내부전압 발생기의 공급 및 소모전류 측정장치
KR100761372B1 (ko) 승압전압 생성기의 발진회로
KR100439101B1 (ko) 번인 스트레스 전압 제어 장치
KR100331783B1 (ko) 기판바이어스전압발생장치
US20070070672A1 (en) Semiconductor device and driving method thereof
US8106637B2 (en) Programmable floating gate reference
KR20050088778A (ko) 고전압 발생회로
KR20080019789A (ko) 반도체 메모리 장치의 고전위 전압 생성 회로
KR100875036B1 (ko) 고전압 생성회로의 리플 측정 장치 및 방법
KR100979353B1 (ko) 반도체 메모리 소자의 파워-업 신호 발생 장치
KR100994712B1 (ko) 반도체장치의 고전압제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13