KR100401521B1 - 고전압 동작용 승압 회로 - Google Patents

고전압 동작용 승압 회로 Download PDF

Info

Publication number
KR100401521B1
KR100401521B1 KR10-2001-0058150A KR20010058150A KR100401521B1 KR 100401521 B1 KR100401521 B1 KR 100401521B1 KR 20010058150 A KR20010058150 A KR 20010058150A KR 100401521 B1 KR100401521 B1 KR 100401521B1
Authority
KR
South Korea
Prior art keywords
vpp
voltage
signal
high level
high voltage
Prior art date
Application number
KR10-2001-0058150A
Other languages
English (en)
Other versions
KR20030025324A (ko
Inventor
허영도
옥승한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0058150A priority Critical patent/KR100401521B1/ko
Priority to US10/003,292 priority patent/US6518831B1/en
Priority to JP2001390607A priority patent/JP4088440B2/ja
Publication of KR20030025324A publication Critical patent/KR20030025324A/ko
Application granted granted Critical
Publication of KR100401521B1 publication Critical patent/KR100401521B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

본 발명은 반도체 메모리 장치의 고전압 동작용 승압 회로에 관한 것으로, 고전압(VPP) 펌프 회로의 부트스트랩핑 전압이 일정 레벨이상 올라가는 것을 감지하여 펌핑 동작을 제어하도록 함으로써, 펌핑 동작시 과도한 부트스트랩핑 전압에 의해 VPP 펌프 회로의 트랜지스터가 파괴되는 것을 방지시킬 수 있다. 이를 위한 본 발명의 고전압 동작용 승압 회로는 고전압 동작 알림신호(BIE)에 의해 고전압(VPP)과 기준전압을 비교 검출한 신호를 발생하는 제 1 VPP 하이레벨 감지부와, 상기 고전압 동작 알림신호(BIE)에 의해 하기의 VPP 펌프부에서 발생되는 가장 높은 전압(VPPG)을 수신하여 기준전압과 비교 검출한 신호(VPGBSB)를 발생하는 제 2 VPP 하이레벨 감지부와, 상기 제 1 VPP 하이레벨 감지부의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부의 출력 신호(VPGBSB) 및 상기 고전압 동작 알림신호(BIE)를 수신하여 VPP 펌핑 동작을 제어하는 신호(OSCSW)를 발생하는 VPP 컨트롤 회로부와, 상기 VPP 컨트롤 회로부의 출력 신호(OSCSW)에 의해 발진 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하는 링 오실레이터부와, 상기 링 오실레이터부로부터 발생된 펄스 신호(BPOSC)에 의해 VPP 펌핑 전압을 출력하고 VPP 펌핑 동작시 가장 높게 승압된 내부 전압 신호를 상기 제 2 VPP 하이레벨 감지부로 출력하는 VPP 펌프부를 구비한 것을 특징으로 한다.

Description

고전압 동작용 승압 회로{HIGH VOLTAGE OPERATING TYPE BOOSTING CIRCUIT}
본 발명은 반도체 메모리 장치의 고전압 동작용 승압 회로에 관한 것으로, 특히 고전압(VPP) 펌프 회로의 부트스트랩핑 전압이 일정 레벨이상 올라가는 것을 감지하여 펌핑 동작을 제어하도록 함으로써, 펌핑 동작시 과도한 부트스트랩핑 전압에 의해 VPP 펌프 회로의 트랜지스터가 파괴되는 것을 방지시킨 고전압 동작용 승압 회로에 관한 것이다.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 캐패시터로 구성된 메모리 셀에 데이타를 라이트하거나 리드할 수 있는 랜덤 억세스 메모리(random access memory)로써, 로오 어드레스 스트로버(Row Address Strobe) 신호인 라스(/RAS)가 액티브(Active)되면, 이때 입력된 로오 어드레스를 디코딩하여 선택된 워드라인을 구동시키게 된다.
그런데, 상기 디램은 메모리 셀을 구성하는 하나의 셀 트랜지스터가 NMOS를 사용하므로, 문턱전압(Vtn)에 의한 전압 손실을 고려하여 전원전압(Vcc) + 문턱전압(Vtn) + ΔV의 전위를 발생하는 워드라인 구동용 Vpp 발생기를 포함하고 있다.
즉, 트랜지스터의 특성에서 PMOS형 트랜지스터의 경우는 고전위를 잘 전달하지만 저전위를 전달하는 경우는 문턱전압 이하의 전위를 전달하기는 어렵고, NMOS형 트랜지스터의 경우는 저전위는 잘 전달하지만 고전위를 전달하는 경우에는 게이트 전위보다 문턱전압 만큼 낮은 전위 이상의 전위를 전달하기가 어렵기 때문에 상기 메모리 셀과 같이 소자의 크기를 줄이거나 래치-업(latch-up)을 방지할 목적으로 NMOS형 트랜지스터를 사용하는 경우에는 고전위를 잘 전달하도록 하기 위하여 NMOS 트랜지스터의 게이트에 전달하려고 하는 고전위 보다 최소한 문턱전압(Vt) 이상으로 높은 전위를 인가해야한다. 따라서 디램소자의 워드라인을 구동하기 위해서는 전원전압(Vcc) 보다 더 높은 전위인 고전압(Vpp)을 필요로 하게 된다.
도 1은 종래 기술에 따른 고전압 동작용 승압 회로의 블록도이다. 상기 고전압 동작용 승압 회로는 도시된 바와 같이, VPP 하이레벨 감지부(10), VPP 컨트롤 회로부(20), 링 오실레이터부(30) 및 VPP 펌프부(40)로 구성되어 있다.
상기 VPP 하이레벨 감지부(10)는 고전압 동작모드를 나타내는 신호인 동작제어신호(BIE)가 '하이'일 때 고전압(VPP)과 기준전압(Vref)을 비교하여 고전압(VPP)이 목표값에 미치는 지를 검출한 신호(VPBSB)를 출력한다. 이때, 고전압(VPP)이 기준전압(Vref)보다 높으면 출력 신호(VPBSB)는 '로우'가 되어 VPP 펌핑 동작을 못하도록 제어하고, 만약 고전압(VPP)이 기준전압(Vref)보다 낮으면 출력 신호(VPBSB)는 '하이'가 되어 VPP 펌핑 동작을 하도록 제어한다.
상기 VPP 컨트롤 회로부(20)는 상기 VPP 하이레벨 감지부(10)의 출력 신호(VPBSB)와 상기 동작제어신호(BIE)를 수신하여 다음단의 링 오실레이터부(30)의 동작을 제어하는 신호(OSCSW)를 발생한다. 상기 VPP 컨트롤 회로부(20)는 상기 VPP 하이레벨 감지부(10)의 출력 신호(VPBSB)와 상기 동작제어신호(BIE)가 모두 '하이'일 때 '하이'의 출력 신호(OSCSW)를 발생하여 다음단의 링 오실레이터부(30)가 동작하도록 제어한다. 만약, 상기 VPP 하이레벨 감지부(10)의 출력 신호(VPBSB)와 상기 동작제어신호(BIE) 중에 어느 하나라도 '로우'가 되면 출력 신호(OSCSW)는 '로우'가 되어 다음단의 링 오실레이터부(30)가 동작하지 못하도록 제어한다.
상기 링 오실레이터부(30)는 상기 VPP 컨트롤 회로부(20)의 출력 신호(OSCSW)가 '하이'일 때 오실레이션(Oscillation) 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하고, '로우'일 때는 동작을 하지 않는다.
상기 VPP 펌프부(40)는 상기 링 오실레이터부(30)로부터 발생된 펄스 신호(BPOSC)에 의해 VPP 전압이 목표값에 도달할 때까지 전하를 펌핑시켜 준다.
먼저, 고전압 동작모드가 되면 상기 동작제어신호(BIE)는 '하이'로 인에이블되고 상기 링 오실레이터부(30)가 동작을 개시한다. 상기 링 오실레이터부(30)에서 발생된 펄스신호(OSCH)에 의해 상기 VPP 펌프부(40)가 동작하여 Vpp 전압을 상승시키게 된다. 다음, 상기 VPP 하이레벨 감지부(10)는 VPP 전압을 검출하여 검출한 값이 목표값에 도달하면 VPP 펌핑 동작을 못하도록 제어하고, 검출한 값이 목표값에 미치지 못하면 VPP 펌핑 동작을 계속 하도록 제어한다. 이러한 동작의 반복으로, VPP 전압은 일정한 전위를 유지하게 된다.
도 2는 도 1에 도시된 종래의 VPP 하이레벨 감지부(10)의 회로도이다. 상기 VPP 하이레벨 감지부는 고전압(VPP)과 노드(Nd1) 사이에 연결된 다이오드 구조의 PMOS 트랜지스터(P1)와, 상기 노드(Nd1)와 노드(Nd2) 사이에 연결되며 게이트에 전원 전압(VDD)이 인가되어 상기 노드(Nd1)의 전위가 전원 전압(Vdd)보다 높을 때 턴-온되는 PMOS 트랜지스터(P2)와, 상기 노드(Nd2)와 노드(Nd3) 사이에 연결되며 상기 동작제어신호(BIE)가 '하이'일 때 턴-온되어 상기 노드(Nd2)의 신호를 상기노드(Nd3)로 전송하는 PMOS 트랜지스터(P3)와, 상기 노드(Nd3)와 접지 전압(Vss) 사이에 다이오드 구조로 연결되며 상기 노드(Nd3)의 신호가 문턱 전압(Vt) 이상일때 턴-온되어 상기 노드(Nd3)의 전압을 접지 전압(Vss)으로 방전시키는 NMOS 트랜지스터(N1)와, 상기 노드(Nd3)와 접지 전압(Vss) 사이에 연결되며 상기 동작제어신호(BIE)가 '로우'일 때 턴온되어 상기 노드(Nd3)의 전압을 접지 전압(Vss)으로 방전시키는 NMOS 트랜지스터(N2)로 구성되어 있다. 그리고, 전원 전압(VDD)과 노드(Nd5) 사이에 접속되며 게이트에 접지 전압(Vss)이 인가되는 PMOS 트랜지스터(P4)와, 상기 노드(Nd5)와 접지 전압(Vss) 사이에 직렬로 연결되며 상기 노드(Nd3)의 신호와 전원 전압(VDD)에 각각 제어되는 NMOS 트랜지스터(N3)(N4)와, 상기 노드(Nd5)와 출력 신호(VPBSB)를 출력하는 노드(Nd6) 사이에 직렬로 연결된 인버터(IV1)(IV2)로 구성되어 있다.
상기 VPP 하이레벨 감지부(10)는 상기 동작제어신호(BIE)가 '하이'가 되면 PMOS 트랜지스터(P3)는 턴-온, NMOS 트랜지스터(N2)는 턴-오프되어 'VPP - PMOS 트랜지스터(P1-P3)의 문턱전압(Vt)' 값이 상기 노드(Nd3)로 전송된다. 이때, VPP 전압이 '전원 전압(VDD) + ｜2Vtp｜' 이상이 되면 출력 신호(VPBSB)는 '로우'가 되어 VPP 펌핑 동작을 멈추게 한다. 여기서, Vtp는 PMOS 트랜지스터의 문턱전압이다. 반면에, VPP 전압이 '전원 전압(VDD) + ｜2Vtp｜' 보다 낮으면 출력 신호(VPBSB)는 '하이'가 되어 VPP 전압을 펌핑하는 승압 동작을 수행하게 한다.
도 3은 도 1에 도시된 종래의 VPP 컨트롤 회로부(20)의 회로도이다. 상기 VPP 컨트롤 회로부(20)는 상기 VPP 하이레벨 감지부(10)의 출력 신호(VPBSB)와 상기 동작제어신호(BIE)를 2 입력으로 하는 NAND 게이트(NA1)와, 상기 NAND 게이트(NA1)의 출력노드(Nd7)와 신호(OSCSW)를 출력하는 출력 단자(Nd8) 사이에 직렬로 연결된 인버터(IV3-IV5)로 구성된다.
상기 VPP 컨트롤 회로부(20)는 상기 VPP 하이레벨 감지부(10)의 출력 신호(VPBSB)와 상기 동작제어신호(BIE)가 모두 '하이'일 때 '하이'의 출력 신호(OSCSW)를 발생한다. 상기 출력 신호(OSCSW)가 '하이'일 때 다음단의 링 오실레이터부(30)가 동작되어 VPP 전압을 펌핑하는 동작을 수행한다.
도 4는 도 1에 도시된 링 오실레이터부(30)의 회로도이다. 상기 링 오실레이터부(30)는 상기 VPP 컨트롤 회로부(20)의 출력 신호(OSCSW)와 자신의 출력 신호(OSCSW)를 2 입력으로 하는 NAND 게이트(NA2)와, 상기 NAND 게이트(NA2)의 출력노드(Nd9)와 신호(OSCSW)를 출력하는 출력 단자(Nd10) 사이에 직렬로 연결된 인버터(IV6-IV9)로 구성된다.
상기 링 오실레이터부(30)는 상기 VPP 컨트롤 회로부(20)의 출력 신호(OSCSW)가 '하이'일 때 오실레이션(Oscillation) 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하고, '로우'일 때는 동작을 하지 않는다.
도 5는 도 1에 도시된 종래의 VPP 펌프부(40)의 회로도이다. 종래의 VPP 펌프부(40)는 상기 링 오실레이터부(30)의 출력 신호(BPOSC)를 수신하는 입력 노드(Nd11)와, 상기 노드(Nd11)의 신호를 수신하여 반전된 신호를 노드(Nd12)로 출력하는 인버터(IV10)와, 상기 노드(Nd12)와 노드(Nd13) 사이에 직렬로 연결된 인버터(IV11-IV13)와, 상기 노드(Nd13)에 소스 및 드레인이 공통으로 접속되고 게이트가 노드(Nd14)에 연결되어 상기 노드(Nd14)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N5)와, 전원 전압(VDD)과 상기 노드(Nd14) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N6)와, 상기 인버터(IV10)의 출력 노드(Nd12)와 노드(Nd16) 사이에 접속된 인버터(IV14)와, 상기 노드(Nd16)에 소스 및 드레인이 공통으로 접속되고 게이트가 노드(Nd17)에 연결되어 상기 노드(Nd17)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N8)와, 전원 전압(VDD)과 상기 노드(Nd17) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N9)와, 상기 노드(Nd17)에 소스 및 드레인이 공통으로 접속되고 게이트가 노드(Nd18)에 연결되어 상기 노드(Nd18)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N10)와, 전원 전압(VDD)과 상기 노드(Nd18) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N11)와, 상기 노드(Nd14)와 VPP 전압을 출력하는 출력 단자(Nd15) 사이에 접속되며 게이트에 상기 노드(Nd18)의 신호가 인가되는 NMOS 트랜지스터(N7)로 구성되어 있다.
상기 VPP 펌프부(40)는 상기 VPP 하이레벨 감지부(10)가 없는 경우 상기 링 오실레이터부(30)로부터 발생된 펄스 신호(BPOSC)에 의해 이상적으로 2VDD 만큼의 전위가 순간적으로 발생하여 VPP 노드로 전하를 공급한다.
그런데, 상기 구성을 갖는 종래의 고전압 동작용 승압 회로는 상기 VPP 펌프부(40)의 NMOS 트랜지스터(N7)의 게이트로 인가되는 노드(Nd18)의 전위가 최대 '3VDD-｜2Vtn｜' 전위가 인가되므로서, NMOS 트랜지스터(N7)가 파괴될 우려가 있었다. 만약, 전원 전압(VDD)이 5V인 경우에 14V의 전위가 되어 상기 NMOS 트랜지스터(N7)의 신뢰성에 치명적인 영향을 주어 트랜지스터가 파괴되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 고전압(VPP) 펌프 회로의 부트스트랩핑 전압이 일정 레벨이상 올라가는 것을 감지하여 펌핑 동작을 제어하도록 함으로써, 펌핑 동작시 과도한 부트스트랩핑 전압에 의해 VPP 펌프 회로의 트랜지스터가 파괴되는 것을 방지시킨 고전압 동작용 승압 회로를 제공하는데 있다.
도 1은 종래 기술에 따른 고전압 동작용 승압 회로의 블록도
도 2는 도 1에 도시된 VPP 하이레벨 감지부의 회로도
도 3은 도 1에 도시된 VPP 컨트롤 회로부의 회로도
도 4는 도 1에 도시된 링 오실레이터부의 회로도
도 5는 도 1에 도시된 VPP 펌프부의 회로도
도 6은 본 발명에 의한 고전압 동작용 승압 회로의 블록도
도 7은 도 6에 도시된 제 2 VPP 하이레벨 감지부의 회로도
도 8은 도 6에 도시된 VPP 컨트롤 회로부의 회로도
도 9는 도 6에 도시된 VPP 펌프부의 회로도
(도면의 주요 부분에 대한 부호의 설명)
100 : 제 1 VPP 하이레벨 감지부 110 : 제 2 VPP 하이레벨 감지부
200 : VPP 컨트롤 회로부 300 : 링 오실레이터부
400 : VPP 펌프부
상기 목적을 달성하기 위한 본 발명의 고전압 동작용 승압 회로는 고전압 동작 알림신호(BIE)에 의해 고전압(VPP)과 기준전압을 비교 검출한 신호를 발생하는 제 1 VPP 하이레벨 감지부와, 상기 고전압 동작 알림신호(BIE)에 의해 하기의 VPP 펌프부에서 발생되는 가장 높은 전압(VPPG)을 수신하여 기준전압과 비교 검출한 신호(VPGBSB)를 발생하는 제 2 VPP 하이레벨 감지부와, 상기 제 1 VPP 하이레벨 감지부의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부의 출력 신호(VPGBSB) 및 상기 고전압 동작 알림신호(BIE)를 수신하여 VPP 펌핑 동작을 제어하는 신호(OSCSW)를 발생하는 VPP 컨트롤 회로부와, 상기 VPP 컨트롤 회로부의 출력 신호(OSCSW)에 의해 발진 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하는 링 오실레이터부와, 상기 링 오실레이터부로부터 발생된 펄스 신호(BPOSC)에 의해 VPP 펌핑 전압을 출력하고 VPP 펌핑 동작시 가장 높게 승압된 내부 전압 신호를 상기 제 2 VPP 하이레벨 감지부로 출력하는 VPP 펌프부를 구비한 것을 특징으로 한다.
상기 제 1 VPP 하이레벨 감지부는 상기 고전압(VPP)이 기준전압보다 높으면VPP 펌핑 동작을 못하도록 제어하는 신호를 발생하고, 상기 고전압(VPP)이 기준전압보다 낮으면 VPP 전압을 펌핑하도록 제어하는 신호를 발생하는 것을 특징으로 한다.
상기 제 2 VPP 하이레벨 감지부는 상기 전압(VPPG)이 기준전압보다 높으면 VPP 펌핑 동작을 못하도록 제어하는 신호를 발생하고, 상기 전압(VPPG)이 기준전압보다 낮으면 VPP 전압을 펌핑하도록 제어하는 신호를 발생하는 것을 특징으로 한다.
상기 VPP 컨트롤 회로부는 상기 제 1 VPP 하이레벨 감지부의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부의 출력 신호(VPGBSB) 및 상기 동작제어신호(BIE)가 모두 '하이'일 때 상기 링 오실레이터부를 동작시키는 신호를 발생하는 것을 특징으로 한다.
상기 링 오실레이터부는 상기 VPP 컨트롤 회로부의 출력 신호(OSCSW)가 '하이'일 때 일정 주기의 펄스 신호를 발생하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 6은 본 발명에 의한 고전압 동작용 승압 회로의 블록도이다. 상기 고전압 동작용 승압 회로는 도시된 바와 같이, 제 1 VPP 하이레벨 감지부(100), 제 2 VPP 하이레벨 감지부(110), VPP 컨트롤 회로부(200), 링 오실레이터부(300) 및 VPP 펌프부(400)로 구성되며, 상기 제 2 VPP 하이레벨 감지부(110), 상기 VPP 컨트롤회로부(200) 및 상기 VPP 펌프부(400)가 도 1에서 추가 및 변경된 것이다.
상기 제 1 VPP 하이레벨 감지부(100)는 도 1과 마찬가지로, 고전압 동작모드를 나타내는 신호인 동작제어신호(BIE)가 '하이'일 때 고전압(VPP)과 기준전압(Vref)을 비교하여 고전압(VPP)이 목표값에 미치는 지를 검출한 신호(VPBSB)를 출력한다. 이때, 고전압(VPP)이 기준전압(Vref)보다 높으면 출력 신호(VPBSB)는 '로우'가 되어 VPP 펌핑 동작을 못하도록 제어하고, 만약 고전압(VPP)이 기준전압(Vref)보다 낮으면 출력 신호(VPBSB)는 '하이'가 되어 VPP 전압을 펌핑하도록 제어한다.
상기 제 2 VPP 하이레벨 감지부(110)는 상기 동작제어신호(BIE)가 '하이'일 때 상기 VPP 펌프부(400)에서 발생되는 가장 높은 전압(VPPG)을 수신하여 기준전압(Vref)과 비교 검출한 신호(VPGBSB)를 출력한다. 이때, 상기 전압(VPPG)이 기준전압(Vref)보다 높으면 출력 신호(VPGBSB)는 '로우'가 되어 VPP 펌핑 동작을 못하도록 제어하고, 만약 상기 전압(VPPG)이 기준전압(Vref)보다 낮으면 출력 신호(VPGBSB)는 '하이'가 되어 VPP 전압을 펌핑하도록 제어한다.
상기 VPP 컨트롤 회로부(200)는 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB) 및 상기 동작제어신호(BIE)를 수신하여 다음단의 링 오실레이터부(300)의 동작을 제어하는 신호(OSCSW)를 발생한다. 상기 VPP 컨트롤 회로부(200)는 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB)와 상기 동작제어신호(BIE)가 모두 '하이'일 때 '하이'의 출력 신호(OSCSW)를 발생하여 다음단의 링 오실레이터부(300)가 동작하도록제어한다. 만약, 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB) 및 상기 동작제어신호(BIE) 중에 어느 하나라도 '로우'가 되면 출력 신호(OSCSW)는 '로우'가 되어 다음단의 링 오실레이터부(300)가 동작하지 못하도록 제어한다.
상기 링 오실레이터부(300)는 도 1과 마찬가지로, 상기 VPP 컨트롤 회로부(200)의 출력 신호(OSCSW)가 '하이'일 때 오실레이션(Oscillation) 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하고, '로우'일 때는 동작을 하지 않는다.
상기 VPP 펌프부(400)는 상기 링 오실레이터부(300)로부터 발생된 펄스 신호(BPOSC)에 의해 VPP 전압이 목표값에 도달할 때까지 전하를 펌핑시켜 준다. 여기서, 출력 신호(VPPG)는 상기 VPP 펌프부(400)에서 부트스트랩핑 동작에 의해 가장 높게 승압된 전압 신호로서, 상기 제 2 VPP 하이레벨 감지부(110)로 피드백되어 입력된다.
먼저, 고전압 동작모드가 되면 상기 동작제어신호(BIE)는 '하이'로 인에이블되고 상기 링 오실레이터부(300)가 동작을 개시한다. 상기 링 오실레이터부(300)에서 발생된 펄스신호(OSCH)에 의해 상기 VPP 펌프부(400)가 동작하여 Vpp 전압을 상승시키게 된다.
다음, 상기 제 1 VPP 하이레벨 감지부(100)는 상기 동작제어신호(BIE)가 '하이'일 때 VPP 전압을 검출하여 검출한 값이 목표값에 도달하면 VPP 펌핑 동작을 못하도록 제어하고, 검출한 값이 목표값에 미치지 못하면 VPP 전압을 펌핑 동작에 의해 승압시키도록 제어하는 신호(VPBSB)를 발생시킨다.
그리고, 상기 제 2 VPP 하이레벨 감지부(110)는 상기 동작제어신호(BIE)가 '하이'일 때 상기 VPP 펌프부(400)에서 발생된 전압된 가장 높은 전압(VPPG)을 수신하여, 이 전압(VPPG)의 레벨이 기준 전압 이상 과도하게 상승하게 되면 더 이상 VPP 펌핑 동작을 하지 못하도록 출력 신호(VPGBSB)를 '로우'로 만든다. 그렇치 않을 경우에는 상기 출력 신호(VPGBSB)는 '하이'이다.
상기 제 1 VPP 하이레벨 감지부(100)의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부(110)의 출력 신호(VPGBSB) 및 상기 동작제어신호(BIE)가 모두 '하이'일 때 상기 VPP 컨트롤 회로부(200)는 상기 VPP 펌프부(400)가 VPP 전압을 펌핑하도록 상기 링 오실레이터부(300)를 동작시킨다. 반면에, 상기 제 1 VPP 하이레벨 감지부(100)의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부(110)의 출력 신호(VPGBSB) 및 상기 동작제어신호(BIE) 중 어느 하나라도 '로우'를 가지면, 상기 VPP 컨트롤 회로부(200)는 상기 VPP 펌프부(400)가 VPP 전압을 펌핑하지 못하도록 상기 링 오실레이터부(300)의 동작을 멈추게 한다.
이러한 동작의 반복으로, VPP 전압은 일정한 전위를 유지할 수 있으며, 과도한 VPP 전압의 펌핑에 의해 VPP 펌프부(400)의 트랜지스터가 파괴되는 것을 방지할 수 있다.
도 7은 도 6에 도시된 제 2 VPP 하이레벨 감지부(110)의 회로도이다. 상기 제 2 VPP 하이레벨 감지부(110)는 도시된 바와 같이, 상기 VPP 펌프부(400)의 출력 전압(VPP)과 노드(Nd1) 사이에 직렬로 연결된 다이오드 구조의 PMOS트랜지스터(P21-P23)와, 상기 노드(Nd1)와 노드(Nd2) 사이에 연결되며 게이트에 전원 전압(VDD)이 인가되어 상기 노드(Nd1)의 전위가 전원 전압(VDD)보다 높을 때 턴-온되는 PMOS 트랜지스터(P24)와, 상기 노드(Nd2)와 노드(Nd3) 사이에 연결되며 상기 동작제어신호(BIE)가 '하이'일 때 턴-온되어 상기 노드(Nd2)의 신호를 상기 노드(Nd3)로 전송하는 PMOS 트랜지스터(P25)와, 상기 노드(Nd3)와 접지 전압(Vss) 사이에 다이오드 구조로 연결되며 상기 노드(Nd3)의 신호가 문턱 전압(Vt) 이상일때 턴-온되어 상기 노드(Nd3)의 전압을 접지 전압(Vss)으로 방전시키는 NMOS 트랜지스터(N21)와, 상기 노드(Nd3)와 접지 전압(Vss) 사이에 연결되며 상기 동작제어신호(BIE)가 '로우'일 때 턴온되어 상기 노드(Nd3)의 전압을 접지 전압(Vss)으로 방전시키는 NMOS 트랜지스터(N22)로 구성된다. 그리고, 전원 전압(VDD)과 노드(Nd5) 사이에 접속되며 게이트에 접지 전압(Vss)이 인가되는 PMOS 트랜지스터(P26)와, 상기 노드(Nd5)와 접지 전압(Vss) 사이에 직렬로 연결되며 상기 노드(Nd3)의 신호와 전원 전압(VDD)에 각각 제어되는 NMOS 트랜지스터(N23)(N24)와, 상기 노드(Nd5)와 출력 신호(VPGBSB)를 출력하는 노드(Nd6) 사이에 직렬로 연결된 인버터(IV2)(IV3)로 구성된다.
상기 제 2 VPP 하이레벨 감지부(110)는 상기 동작제어신호(BIE)가 '하이'가 되면 PMOS 트랜지스터(P25)는 턴-온, NMOS 트랜지스터(N22)는 턴-오프된다. 이때, 상기 VPP 펌프부(400)로부터 수신된 전압(VPPG) 레벨이 2VDD 이상이 되면 출력 신호(VPGBSB)가 '로우'가 된다. 이때, 센싱(Sensing) 레벨은 상기 PMOS 트랜지스터(P21-P24)의 크기에 의해 결정된다. 즉, 상기 출력 신호(VPGBSB)는 상기 전압(VPPG)의 레벨이 과도하게 상승하게되면 '로우'가 되어 VPP 펌핑에 의한 승압 동작을 멈추게 한다. 그리고, 상기 전압(VPPG)이 2VDD 이하이면 상기 출력 신호(VPGBSB)는 '하이'가 되어 VPP 전압을 펌핑하는 승압 동작을 수행하게 한다.
여기서, 본 발명의 승압 회로는 종래 기술과는 달리, 상기 VPP 펌프부(400)에서 출력되는 2개의 출력 전압(VPP)(VPPG)의 센싱 결과에 의해 승압 회로의 동작 유무를 결정하게 된다.
도 8은 도 6에 도시된 VPP 컨트롤 회로부(200)의 회로도이다. 상기 VPP 컨트롤 회로부(200)는 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB)와 상기 동작제어신호(BIE)를 3 입력으로 하는 NAND 게이트(G4)와, 상기 NAND 게이트(G4)의 출력노드(Nd7)와 신호(OSCSW)를 출력하는 출력 단자(Nd8) 사이에 직렬로 연결된 인버터(G5-G7)로 구성된다.
상기 VPP 컨트롤 회로부(200)는 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB)와 상기 동작제어신호(BIE)가 모두 '하이'일 때 '하이'의 출력 신호(OSCSW)를 발생한다. 상기 출력 신호(OSCSW)가 '하이'일 때 다음단의 링 오실레이터부(300)가 동작되어 VPP 전압을 펌핑하는 동작을 수행한다. 반면에, 상기 제 1 및 제 2 VPP 하이레벨 감지부(100)(110)의 출력 신호(VPBSB)(VPGBSB)와 상기 동작제어신호(BIE) 중 어느 하나만 '로우'가 되더라도 상기 출력 신호(OSCSW)는 '로우'가 되어 VPP 전압 펌핑이 일어나지 않도록 다음단의 링 오실레이터부(300)의 동작을 멈추게 한다.
상기 링 오실레이터부(300)는 도 4와 마찬가지로, 상기 VPP 컨트롤회로부(200)의 출력 신호(OSCSW)와 자신의 출력 신호(OSCSW)를 2 입력으로 하는 NAND 게이트(NA2)와, 상기 NAND 게이트(NA2)의 출력노드(Nd9)와 신호(OSCSW)를 출력하는 출력 단자(Nd10) 사이에 직렬로 연결된 인버터(IV6-IV9)로 구성된다.
상기 링 오실레이터부(300)는 상기 VPP 컨트롤 회로부(200)의 출력 신호(OSCSW)가 '하이'일 때 오실레이션(Oscillation) 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하고, '로우'일 때는 동작을 하지 않는다.
도 9는 도 6에 도시된 VPP 펌프부(400)의 회로도이다. 상기 VPP 펌프부(400)는 도시된 바와 같이, 상기 링 오실레이터부(300)의 출력 신호(BPOSC)를 수신하는 입력 노드(Nd11)와, 상기 노드(Nd11)의 신호를 수신하여 반전된 신호를 노드(Nd12)로 출력하는 인버터(G8)와, 상기 노드(Nd12)와 노드(Nd13) 사이에 직렬로 연결된 인버터(G9-G11)와, 상기 노드(Nd13)에 소스 및 드레인이 공통으로 접속되고 게이트가 노드(Nd14)에 연결되어 상기 노드(Nd14)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N25)와, 전원 전압(VDD)과 상기 노드(Nd14) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N26)와, 상기 인버터(G8)의 출력 노드(Nd12)와 노드(Nd16) 사이에 접속된 인버터(G12)와, 상기 노드(Nd16)에 소스 및 드레인이 공통으로 접속되고 게이트가 노드(Nd17)에 연결되어 상기 노드(Nd17)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N28)와, 전원 전압(VDD)과 상기 노드(Nd17) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N29)와, 상기 노드(Nd17)에 소스 및 드레인이 공통으로 접속되고 게이트가 전압(VPPG)를 출력하는 노드(Nd18)에 연결되어 상기 노드(Nd18)로 부트스트랩핑 전압을 인가하는 NMOS 트랜지스터(N30)와,전원 전압(VDD)과 상기 노드(Nd18) 사이에 다이오드 구조로 연결된 NMOS 트랜지스터(N31)와, 상기 노드(Nd14)와 VPP 전압을 출력하는 출력 단자(Nd15) 사이에 접속되며 게이트에 상기 노드(Nd18)의 신호가 인가되는 NMOS 트랜지스터(N27)로 구성된다.
상기 VPP 펌프부(400)는 상기 링 오실레이터부(300)의 출력 신호(BPOSC)가 '하이'일 때 노드(Nd13)가 '하이'가 되어 노드(Nd14)의 전위를 NMOS 트랜지스터(N25)에 의해 부트스트랩핑 시킨다. 이때, 상기 노드(Nd14)의 전위는 NMOS 트랜지스터(N26)를 통해 공급된 전원 전압(VDD)에 의해 'VDD-Vtn'이 되지만, 상기 NMOS 트랜지스터(N25)의 부트스트랩핑 동작에 의해 '2VDD-Vtn'이 된다. 한편, 상기 노드(Nd17)의 전위는 상기와 마찬가지로, 상기 NMOS 트랜지스터(N29)를 통해 공급된 전원 전압(VDD)에 의해 'VDD-Vtn'이 되지만, 상기 NMOS 트랜지스터(N28)의 부트스트랩핑 동작에 의해 '2VDD-Vtn'이 된다. 그리고, 상기 전압(VPPG)을 출력하는 상기 노드(Nd18)의 전위는 상기 노드(Nd17)의 전위가 '2VDD-Vtn'이므로, 상기 NMOS 트랜지스터(N30)에 의해 부트스트랩핑된 '3VDD-Vtn'이 된다. 따라서, 상기 노드(Nd15)로 출력되는 VPP 전압은 '2VDD'가 된다.
결론적으로, 상기 제 2 VPP 하이레벨 감지부(110)에서의 센싱 레벨은 2VDD이므로 상기 전압(VPPG)의 전위가 되어 종래의 '3VDD-｜Vtn｜'보다 낮은 전압이 되지만, 문턱 전압(Vt)의 드롭(drop)을 제거할 수 있는 전위가 디어 신뢰성을 확보하면서 동작의 효율성을 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 고전압 동작용 승압 회로에 의하면, 고전압(VPP) 펌프 회로의 부트스트랩핑 전압이 일정 레벨이상 올라가는 것을 감지하여 펌핑 동작을 제어하도록 함으로써, 펌핑 동작시 과도한 부트스트랩핑 전압에 의해 VPP 펌프 회로의 트랜지스터가 파괴되는 것을 방지시킬 수 있다. 따라서, 고전압 모드인 번-인(Burn-In)시에 승압회로의 신뢰성을 확보할 수 있어 안정적인 승압 동작을 할 수 있는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 반도체 메모리 장치의 고전압 동작용 승압 회로에 있어서,
    고전압 동작 알림신호(BIE)에 의해 고전압(VPP)과 기준전압을 비교 검출한 신호를 발생하는 제 1 VPP 하이레벨 감지부와,
    상기 고전압 동작 알림신호(BIE)에 의해 하기의 VPP 펌프부에서 발생되는 가장 높은 전압(VPPG)을 수신하여 기준전압과 비교 검출한 신호(VPGBSB)를 발생하는 제 2 VPP 하이레벨 감지부와,
    상기 제 1 VPP 하이레벨 감지부의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부의 출력 신호(VPGBSB) 및 상기 고전압 동작 알림신호(BIE)를 수신하여 VPP 펌핑 동작을 제어하는 신호(OSCSW)를 발생하는 VPP 컨트롤 회로부와,
    상기 VPP 컨트롤 회로부의 출력 신호(OSCSW)에 의해 발진 동작을 하여 일정 주기의 펄스신호(BPOSC)를 발생하는 링 오실레이터부와,
    상기 링 오실레이터부로부터 발생된 펄스 신호(BPOSC)에 의해 VPP 펌핑 전압을 출력하고 VPP 펌핑 동작시 가장 높게 승압된 내부 전압 신호를 상기 제 2 VPP 하이레벨 감지부로 출력하는 VPP 펌프부를 구비한 것을 특징으로 하는 고전압 동작용 승압 회로.
  2. 제 1 항에 있어서, 상기 제 1 VPP 하이레벨 감지부는,
    상기 고전압(VPP)이 기준전압보다 높으면 VPP 펌핑 동작을 못하도록 제어하는 신호를 발생하고, 상기 고전압(VPP)이 기준전압보다 낮으면 VPP 전압을 펌핑하도록 제어하는 신호를 발생하는 것을 특징으로 하는 고전압 동작용 승압 회로.
  3. 제 1 항에 있어서, 상기 제 2 VPP 하이레벨 감지부는,
    상기 전압(VPPG)이 기준전압보다 높으면 VPP 펌핑 동작을 못하도록 제어하는 신호를 발생하고, 상기 전압(VPPG)이 기준전압보다 낮으면 VPP 전압을 펌핑하도록 제어하는 신호를 발생하는 것을 특징으로 하는 고전압 동작용 승압 회로.
  4. 제 1 항에 있어서, 상기 VPP 컨트롤 회로부는,
    상기 제 1 VPP 하이레벨 감지부의 출력 신호(VPBSB)와 상기 제 2 VPP 하이레벨 감지부의 출력 신호(VPGBSB) 및 상기 동작제어신호(BIE)가 모두 '하이'일 때 상기 링 오실레이터부를 동작시키는 신호를 발생하는 것을 특징으로 하는 고전압 동작용 승압 회로.
  5. 제 1 항에 있어서, 상기 링 오실레이터부는,
    상기 VPP 컨트롤 회로부의 출력 신호(OSCSW)가 '하이'일 때 일정 주기의 펄스 신호를 발생하는 것을 특징으로 하는 고전압 동작용 승압 회로.
KR10-2001-0058150A 2001-09-20 2001-09-20 고전압 동작용 승압 회로 KR100401521B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0058150A KR100401521B1 (ko) 2001-09-20 2001-09-20 고전압 동작용 승압 회로
US10/003,292 US6518831B1 (en) 2001-09-20 2001-12-06 Boosting circuit for high voltage operation
JP2001390607A JP4088440B2 (ja) 2001-09-20 2001-12-21 高電圧動作用昇圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058150A KR100401521B1 (ko) 2001-09-20 2001-09-20 고전압 동작용 승압 회로

Publications (2)

Publication Number Publication Date
KR20030025324A KR20030025324A (ko) 2003-03-29
KR100401521B1 true KR100401521B1 (ko) 2003-10-17

Family

ID=19714452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058150A KR100401521B1 (ko) 2001-09-20 2001-09-20 고전압 동작용 승압 회로

Country Status (3)

Country Link
US (1) US6518831B1 (ko)
JP (1) JP4088440B2 (ko)
KR (1) KR100401521B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731179B2 (en) * 2002-04-09 2004-05-04 International Business Machines Corporation System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI)
KR100525099B1 (ko) * 2003-07-24 2005-11-01 주식회사 하이닉스반도체 반도체 장치용 고전압 발생기
KR100576922B1 (ko) * 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
KR100680503B1 (ko) * 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
US7545203B2 (en) 2005-09-29 2009-06-09 Hynix Semiconductor, Inc. Internal voltage generation circuit
JP5142504B2 (ja) * 2005-09-29 2013-02-13 エスケーハイニックス株式会社 内部電圧発生回路
KR100821570B1 (ko) 2005-11-29 2008-04-14 주식회사 하이닉스반도체 고전압 발생 장치
KR100728904B1 (ko) 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치
KR100780768B1 (ko) * 2006-04-12 2007-11-30 주식회사 하이닉스반도체 고전압 펌핑장치
KR100757933B1 (ko) * 2006-07-20 2007-09-11 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치 및 방법
KR100870428B1 (ko) 2007-09-07 2008-11-26 주식회사 하이닉스반도체 반도체 메모리장치의 고전압발생회로
KR101003154B1 (ko) 2009-05-15 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023364A (ko) * 1995-10-31 1997-05-30 김광호 승압전압(Vpp) 레벨 검출회로
KR19980037919A (ko) * 1996-11-22 1998-08-05 김광호 불휘발성 반도체 메모리 장치의 고전압 발생회로
JPH11306783A (ja) * 1998-04-24 1999-11-05 Nec Corp ブースト回路および半導体記憶装置
KR20010001583A (ko) * 1999-06-07 2001-01-05 윤종용 반도체 메모리 장치의 고전압 발생회로
KR20030002508A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863961A (ja) 1994-08-26 1996-03-08 Sanyo Electric Co Ltd 同期型ｄｒａｍ
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
JPH10255469A (ja) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
KR100273208B1 (ko) 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR19990050472A (ko) 1997-12-17 1999-07-05 구본준 승압전압 발생회로
JP3554497B2 (ja) 1998-12-08 2004-08-18 シャープ株式会社 チャージポンプ回路
JP3293577B2 (ja) 1998-12-15 2002-06-17 日本電気株式会社 チャージポンプ回路、昇圧回路及び半導体記憶装置
US6184668B1 (en) 1999-06-22 2001-02-06 Isao Nojima Voltage sensing circuit and method for preventing a low-voltage from being inadvertently sensed as a high-voltage during power-up or power-down
JP2001036009A (ja) 1999-07-26 2001-02-09 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023364A (ko) * 1995-10-31 1997-05-30 김광호 승압전압(Vpp) 레벨 검출회로
KR19980037919A (ko) * 1996-11-22 1998-08-05 김광호 불휘발성 반도체 메모리 장치의 고전압 발생회로
JPH11306783A (ja) * 1998-04-24 1999-11-05 Nec Corp ブースト回路および半導体記憶装置
KR20010001583A (ko) * 1999-06-07 2001-01-05 윤종용 반도체 메모리 장치의 고전압 발생회로
KR20030002508A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로

Also Published As

Publication number Publication date
JP2003091991A (ja) 2003-03-28
US6518831B1 (en) 2003-02-11
KR20030025324A (ko) 2003-03-29
JP4088440B2 (ja) 2008-05-21

Similar Documents

Publication Publication Date Title
KR100401521B1 (ko) 고전압 동작용 승압 회로
US6885605B2 (en) Power-up signal generator for semiconductor memory devices
KR100468513B1 (ko) 저소비 전력으로 동작하는 반도체 기억 장치
US6717460B2 (en) Semiconductor device
US6278316B1 (en) Pump circuit with reset circuitry
KR100520138B1 (ko) 펌핑전압 발생장치
KR100440346B1 (ko) 반도체 메모리 장치 및 제어 방법
US20020011883A1 (en) Multi-power semiconductor integrated circuit device
US5650976A (en) Dual strobed negative pumped wordlines for dynamic random access memories
US8194476B2 (en) Semiconductor memory device and method for operating the same
US6320457B1 (en) High level voltage generator
KR20050079179A (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR20010053853A (ko) 고전위 발생 장치
US7928798B2 (en) Internal voltage generation device
KR100596426B1 (ko) 반도체 소자에서의 고전압 발생 회로 및 그 방법
US6937498B2 (en) Semiconductor integrated circuit device
KR100390900B1 (ko) 전하 펌프 오실레이터
US20040183586A1 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
KR101020278B1 (ko) 내부전압 생성회로
US8081524B2 (en) Combo-type semiconductor integrated circuit supplied with a plurality of external voltages
KR100939169B1 (ko) 전압 발생 장치
KR100587040B1 (ko) 반도체 메모리 장치의 고전압 초기화 회로
KR100390899B1 (ko) 부스팅 전압 발생회로
KR20010027124A (ko) 승압 전원 발생기
KR19990004582A (ko) 반도체 메모리 소자의 승압전원 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee