KR100780768B1 - 고전압 펌핑장치 - Google Patents

고전압 펌핑장치 Download PDF

Info

Publication number
KR100780768B1
KR100780768B1 KR1020060033333A KR20060033333A KR100780768B1 KR 100780768 B1 KR100780768 B1 KR 100780768B1 KR 1020060033333 A KR1020060033333 A KR 1020060033333A KR 20060033333 A KR20060033333 A KR 20060033333A KR 100780768 B1 KR100780768 B1 KR 100780768B1
Authority
KR
South Korea
Prior art keywords
pumping
signal
control signal
high voltage
logic unit
Prior art date
Application number
KR1020060033333A
Other languages
English (en)
Other versions
KR20070101911A (ko
Inventor
최향화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060033333A priority Critical patent/KR100780768B1/ko
Priority to US11/648,330 priority patent/US7498866B2/en
Publication of KR20070101911A publication Critical patent/KR20070101911A/ko
Application granted granted Critical
Publication of KR100780768B1 publication Critical patent/KR100780768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 고전압 레벨을 감지하여 상기 고전압이 소정 기준전압보다 낮으면 인에이블되는 제 1 펌핑 인에이블 신호를 발생시키는 제 1 고전압 검출부와; 상기 제 1 펌핑 인에이블신호와 액티브 모드 진입시 제 1 구간동안 인에이블되는 제 1 제어신호에 응답하여 고전압 펌핑동작을 제어하는 펌핑제어신호를 발생시키는 펌핑제어신호 발생부와; 상기 펌핑제어신호에 응답하여 소정의 발진신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 발진신호에 응답하여 펌핑동작을 수행하는 펌프부를 포함하여 구성되되, 액티브 모드 진입과 동시에 상기 제 1 제어신호에 응답하여 소정 제 2 구간동안 초기 고전압 펌핑동작을 수행하고, 또한 이후 액티브 모드 중 상기 고전압이 상기 기준전압보다 낮으면 상기 제 1 펌핑 인에이블신호에 응답하여 고전압 펌핑동작을 수행하는 고전압 펌핑장치에 관한 것이다.
고전압 펌핑장치

Description

고전압 펌핑장치{High Voltage Pumping Device}
도 1은 종래 기술에 의한 고전압 펌핑장치의 구성을 도시한 것이다.
도 2는 종래 고전압 펌핑장치에 사용된 펌핑제어신호 발생부의 구성을 도시한 것이다.
도 3은 종래 고전압 펌핑장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.
도 5는 본 실시예의 고전압 펌핑장치에 사용되는 펌핑제어신호 발생부의 구성을 도시한 것이다.
도 6a 및 도 6b는 본 실시예의 펌핑제어신호 발생부에 포함된 감지부의 구성을 도시한 것이다.
도 7은 본 실시예의 펌핑제어신호 발생부에 포함된 지연부의 구성을 도시한 것이다.
도 8은 본 실시예에 따른 고전압 펌핑장치의 동작을 설명하기 위한 타이밍도이다.
본 발명은 고전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 반도체 메모리 장치에서 액티브 모드 진입시 고전압의 과다한 사용에 의하여 고전압의 레벨이 적정 범위 이하로 과도하게 하강하는 것을 방지하여 고전압이 적정 범위로 유지되도록 함으로써, 반도체 메모리 장치의 정상적인 동작이 가능하도록 하는 고전압 펌핑장치에 관한 것이다.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 라이트 또는 리드할 수 있는 랜덤 엑세스 메모리이다. 그런데, 디램은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(Vdd)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.
즉, 디램 메모리 셀에 주로 사용되는 NMOS를 온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 디램에 인가되는 최대전압은 Vdd 레벨이기 때문에, 완전한 Vdd레벨의 전압을 셀 또는 비트라인으로부터 리드하거나 셀 또는 비트라인에 라이트하기 위해서는 상기 NMOS의 게이트에 Vdd + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, 디램소자의 워드라인을 구동하기 위해서는 상기 승압전압인 고전압(Vpp)을 발생시키는 전 압 펌핑장치가 필요하게 되는 것이다.
그런데, 종래 고전압 펌핑장치는 액티브 모드 진입시 고전압의 과다한 사용으로 인하여 고전압의 레벨이 적정 범위 이하로 하강함으로 말미암아 반도체 메모리 장치의 오동작을 유발하는 문제점이 있었다. 이러한 문제점을 도 1 내지 도 3을 참조하여 구체적으로 설명한다. 참고로, 액티브 모드라 함은 셀에 데이터를 리드, 라이트 등을 하기 위하여 워드라인이 활성화되는 상태, 즉 로우(row) 액티브 신호가 인에이블되어 워드라인이 활성화된 후 프리차지 동작이 시작되기 이전까지의 구간을 의미한다. 그리고, 로우액티브 신호는 액티브 모드 진입시 워드라인을 활성화시키기 위하여 사용되는 제어신호이고, 프리차지 신호는 프리차지 모드 진입시 활성화되는 신호이다.
도 1에 도시된 바와 같이, 종래 고전압 펌핑장치에서 고전압 검출부(110)는 피드백되는 고전압(VPP)을 검출하여 펌핑 인에이블신호(ppea)를 출력한다. 이 때, 펌핑 인에이블신호(ppea)는 고전압(VPP)이 소정 기준전압보다 더 낮으면 인에이블된다.
이어서, 펌핑제어신호 발생부(120)는 펌핑 인에이블신호(ppea)와 로우 액티브신호(ractbp) 및 프리차지 신호(rpcgbp)를 입력받아 고전압 펌핑동작을 제어하는 펌핑제어신호(vppact)를 발생시킨다. 이를 구체적으로 살펴 보면, 도 2에서 우선 래치부(121)는 로우 액티브신호(ractbp)를 래치하여, 도 3에 도시된 바와 같이 로우 액티브신호(ractbp)가 활성화된 시점부터 프리차지 신호(rpcgbp)가 활성화되는 시점까지, 즉 액티브 모드 동안 로우레벨로 활성화상태를 유지하는 제어신 호(rastb)를 출력한다. 이어서, 지연부(122)는 제어신호(rastb)를 소정 구간 지연시키되, 특히 제어신호(rastb)의 활성화상태를 소정구간 지연시켜 출력한다. 이에 따라, 인버터(IV11)로부터 출력되는 제어신호(vpa)는 도 3에 도시된 바와 같이 된다. 다음으로, 논리부(123)는 펌핑인에이블신호(ppea)와 제어신호(vpa)를 논리곱연산하여 펌핑제어신호(vppact)를 출력한다. 이에 따라, 펌핑제어신호(vppact)는 제어신호(vpa)가 인에이블되어 있는 상태에서 펌핑인에이블신호(ppea)가 인에이블되면 활성화된다.
다음으로, 오실레이터(130)는 펌핑제어신호(vppact)에 응답하여 소정의 발진신호(osc)를 발생시킨다. 그리고, 펌프부(140)는 오실레이터(130)로부터 인가되는 발진신호(osc)에 응답하여 소정 레벨의 고전압(VPP)을 펌핑한다.
이상과 같은 종래 고전압 펌핑장치의 동작을 정리하면, 피드백되는 고전압(VPP)이 소정 기준전압보다 낮으면 고전압 검출부(110)로부터 출력되는 펌핑인에이블신호(ppea)가 인에이블되고, 이에 따라 액티브 모드에서 펌핑제어신호 발생부(120)로부터 출력되는 펌핑제어신호(vppact)가 인에이블되면, 오실레이터(130)는 발진신호(osc)를 출력하고 이에 따라 펌프부(140)가 고전압 펌핑동작을 수행함으로써 고전압펌핑장치로부터 출력되는 고전압(VPP)은 소정 레벨을 유지할 수 있게 된다.
그런데, 상기와 같은 종래의 고전압 펌핑장치는 액티브 모드 진입시 고전압의 과다한 사용에 의하여 고전압의 레벨이 적정 범위 이하로 하강하는 문제점이 있었다. 즉, 반도체 메모리 장치에서 로우 액티브 신호(ractbp)가 활성화되어 액티브 모드에 진입하게 되면, 고전압(VPP)은 워드라인을 구동하기 위해서 사용될 뿐만 아니라 비트라인 격리신호(BISH, BISL) 등 다른 여러 용도로도 동시에 사용된다. 이에 따라, 고전압(VPP) 레벨이 하강하게 되는데, 이러한 하강한 고전압(VPP)을 보상하기 위해서는 고전압 펌핑동작이 필요하다. 그런데, 하강한 고전압(VPP)을 감지하여 펌핑동작을 수행함에 있어서는 어느 정도의 시간이 필연적으로 소요된다. 이에 따라, 도 3에 도시된 바와 같이, 종래의 고전압 펌핑장치에서는 액티브 모드 진입시 하강한 고전압(VPP)을 그 즉시 보상하지 못함으로 인하여 고전압의 레벨이 적정 범위 이하로 과도하게 하강하는 문제점이 있었다. 그리고, 이러한 고전압의 과도한 하강은 센스앰프의 동작 및 워드라인의 활성화에도 영향을 미쳐 반도체 메모리 장치의 오동작을 유발하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 메모리 장치에서 액티브 모드 진입시 고전압의 과다한 사용에 의하여 고전압의 레벨이 적정 범위 이하로 과도하게 하강하는 것을 방지하여 고전압이 적정 범위로 유지되도록 함으로써, 반도체 메모리 장치의 정상적인 동작이 가능하도록 하는 고전압 펌핑장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 고전압 레벨을 감지하여 상 기 고전압이 소정 기준전압보다 낮으면 인에이블되는 제 1 펌핑 인에이블 신호를 발생시키는 제 1 고전압 검출부와; 상기 제 1 펌핑 인에이블신호와 액티브 모드 진입시 제 1 구간동안 인에이블되는 제 1 제어신호에 응답하여 고전압 펌핑동작을 제어하는 펌핑제어신호를 발생시키는 펌핑제어신호 발생부와; 상기 펌핑제어신호에 응답하여 소정의 발진신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 발진신호에 응답하여 펌핑동작을 수행하는 펌프부를 포함하여 구성되되, 액티브 모드 진입과 동시에 상기 제 1 제어신호에 응답하여 소정 제 2 구간동안 초기 고전압 펌핑동작을 수행하고, 또한 이후 액티브 모드 중 상기 고전압이 상기 기준전압보다 낮으면 상기 제 1 펌핑 인에이블신호에 응답하여 고전압 펌핑동작을 수행하는 고전압 펌핑장치를 제공한다.
본 발명에서, 상기 초기 고전압 펌핑동작은 고전압이 소정의 최대 허용전압보다 낮은 경우에 한해 실행하는 것을 특징으로 한다.
본 발명에서, 고전압 레벨을 감지하여 상기 고전압이 상기 최대 허용전압보다 낮으면 인에이블되는 제 2 펌핑 인에이블신호를 발생시키는 제 2 고전압 검출부를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 펌핑제어신호 발생부는 제 2 펌핑 인에이블신호를 더 입력받으며, 액티브 모드 진입과 동시에 상기 제 2 펌핑인에이블신호와 제 1 제어신호에 응답하여 상기 펌핑제어신호를 상기 제 2 구간동안 인에이블시키고, 또한 액티브 모드 중 상기 제 1 펌핑인에이블신호에 응답하여 상기 펌핑제어신호를 인에이블시키는 것을 특징으로 한다.
본 발명에서, 상기 펌핑제어신호 발생부는 상기 제 1 제어신호를 래치하여 액티브 모드 동안 활성화상태를 유지하는 제 2 제어신호를 출력하는 래치부와; 상기 제 2 제어신호를 버퍼링하는 제 1 버퍼와; 상기 제 1 펌핑 인에이블신호와 상기 제 1 버퍼의 출력신호를 논리연산하여 그 결과를 출력하는 제 1 논리부와; 상기 제 1 제어신호의 활성화를 감지하여 상기 제 2 구간동안 인에이블되는 활성화감지신호를 생성하는 감지부와; 상기 제 1 논리부의 출력신호와 상기 활성화감지신호를 논리연산하는 제 2 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 래치부는 프리차지 신호가 인에이블될 때까지 상기 제 2 제어신호의 활성화상태를 유지하는 것이 바람직하다.
본 발명에서, 상기 펌핑제어신호 발생부는 상기 래치부로부터의 제 2 제어신호를 지연시켜 상기 제 1 버퍼로 출력하는 지연부를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 지연부는 상기 제 2 제어신호의 활성화상태를 소정구간 더 지연시키는 것이 바람직하다.
본 발명에서, 상기 지연부는 상기 제 2 제어신호를 버퍼링하는 제 2 버퍼와; 상기 제 2 버퍼의 출력신호를 소정 구간 지연시키는 지연기와; 상기 제 2 버퍼의 출력신호와 상기 지연기의 출력신호를 논리연산하는 제 3 논리부를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 3 논리부는 부정 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 감지부는 상기 제 1 제어신호를 버퍼링하는 제 2 버퍼와; 상기 제 2 버퍼의 출력신호와 상기 제 2 펌핑 인에이블신호를 논리연산하는 제 3 논리부와; 상기 제 3 논리부의 출력신호를 소정 구간 지연시키는 지연기와; 상기 제 3 논리부의 출력신호와 상기 지연기의 출력신호를 논리연산하는 제 4 논리부를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 3 논리부는 논리곱 연산을 수행하고 상기 제 4 논리부는 부정 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 제 1 논리부와 제 2 논리부는 부정논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 제 1 제어신호는 로우 액티브 신호인 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 4는 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이고, 도 5는 본 실시예의 고전압 펌핑장치에 사용되는 펌핑제어신호 발생부의 구성을 도시한 것이며, 도 6a 및 도 6b는 본 실시예의 펌핑제어신호 발생부에 포함된 감지부의 구성을 도시한 것이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 고전압 펌핑장치는 고전압(VPP) 레벨을 감지하여 상기 고전압(VPP)이 소정 기준전압보다 낮으면 인에이블되는 펌핑 인에이블 신호(ppea1)를 발생시키는 제 1 고전압 검출부(210)와; 펌핑 인에이블신호(ppea1)와 액티브 모드 진입시 제 1 구간동안 인에이블되는 로우 액티브 신호(ractbp)에 응답하여 고전압 펌핑동작을 제어하는 펌핑제어신호(vppact)를 발생시키는 펌핑제어신호 발생부(230)와; 펌핑제어신호(vppact)에 응답하여 소정의 발진신호(osc)를 발생시키는 오실레이터(240)와; 상기 오실레이터(240)로부터 인가되는 발진신호(osc)에 응답하여 소정 레벨의 고전압(VPP)을 펌핑하는 펌프부(250)를 포함하여 구성된다.
이와 같이 구성된 본 실시예의 동작을 도 4 내지 도 8을 참조하여 구체적으로 설명한다.
도 4에 도시된 바와 같이, 제 1 고전압 검출부(210)는 피드백되는 고전압(VPP)을 검출하여 펌핑 인에이블신호(ppea1)를 출력한다. 이 때, 펌핑 인에이블신호(ppea1)는 고전압(VPP)이 소정 기준전압보다 더 낮으면 인에이블된다.
제 2 고전압 검출부(220)는 피드백되는 고전압(VPP)을 검출하여 펌핑 인에이블신호(ppea2)를 출력한다. 이 때, 제 2 고전압 검출부(220)는 고전압(VPP)이 소정의 최대 허용전압보다 낮은 경우에 한해 펌핑 인에이블신호(ppea2)를 인에이블시켜출력한다. 펌핑 인에이블신호(ppea2)는 상기 최대 허용전압보다 낮은 경우에 한해 인에이블됨으로써 고전압(VPP)이 상기 최대 허용전압 이상으로 과도하게 커지는 것을 막는 역할을 한다. 여기서, 제 2 고전압 검출부(220)는 제 1 고전압 검출부(210)와 그 기본적인 구성에 있어서는 동일하다.
이어서, 펌핑제어신호 발생부(230)는 펌핑 인에이블신호(ppea1), 펌핑 인에이블신호(ppea2) 및 로우 액티브 신호(ractbp)를 입력받아 고전압 펌핑동작을 제어하는 펌핑제어신호(vppact)를 출력한다. 즉, 우선 펌핑제어신호 발생부(230)는 액티브 모드 진입과 동시에 펌핑인에이블신호(ppea2)와 로우 액티브 신호(ractbp)에 응답하여 소정 구간동안 펌핑제어신호(vppact)를 인에이블시켜 출력한다. 그리고, 이후의 액티브 모드 구간 중에는, 펌핑제어신호 발생부(230)는 펌핑 인에이블신호(ppea1)에 응답하여 펌핑제어신호(vppact)를 인에이블시켜 출력한다. 이를 도 5 내지 도 8을 참조하여 보다 구체적으로 설명한다. 참고로, 상기에서 액티브 모드는 셀에 데이터를 리드, 라이트 등을 하기 위하여 워드라인이 활성화되는 상태, 즉 로우(row) 액티브 신호가 인에이블되어 워드라인이 활성화된 후 프리차지 동작이 시작되기 이전까지의 구간을 의미한다. 그리고, 로우액티브 신호(ractbp)는 액티브 모드 진입시 워드라인을 활성화시키기 위하여 사용되는 제어신호이고, 프리차지 신호는 프리차지 모드 진입시 활성화되는 신호이다.
우선, 도 8에 도시된 바와 같이 액티브 모드 진입과 함께 로우 액티브 신호(ractbp)가 하이레벨에서 로우레벨로 천이되면, 감지부(233)는 이를 감지하여 소정 구간동안 인에이블되는 활성화감지신호(vppactbp)를 출력한다. 다만, 이 때 감지부(233)는 펌핑인에이블신호(ppea2)가 인에이블된 경우에 한해 상기 활성화감지신호(vppactbp)를 활성화시킨다.
즉, 도 6a의 감지부(233)에서, 논리부(301)는 로우액티브신호(ractbp)를 반전버퍼링한 신호와 펌핑인에이블신호(ppea2)를 입력받아 이를 논리곱연산하여 출력 한다. 만약, 고전압(VPP)이 최대허용전압 이상인 경우에는 제 2 고전압 검출부(220)로부터 입력되는 펌핑인에이블신호(ppea2)가 로우레벨이 되므로, 논리부(301)는 로우레벨의 신호를 출력하고 노어게이트(NR31)는 이 신호와 지연기(302)로부터의 신호에 응답하여 하이레벨로 디스에이블된 활성화감지신호(vppactbp)를 출력한다.
반면, 고전압(VPP)이 최대허용전압보다 낮은 경우에는 전압펌핑인에이블신호(ppea2)는 하이레벨이 된다. 이 때, 도 8에 도시된 바와 같이, 액티브 모드 진입과 함께 로우액티브 신호(ractbp)가 로우레벨로 천이되면, 논리부(301)는 하이레벨의 신호를 출력하고, 노어게이트(NR31)는 이 신호에 응답하여 로우레벨로 인에이블된 활성화감지신호(vppactbp)를 출력한다. 그리고, 잠시 후 로우액티브 신호(ractbp)가 다시 하이레벨로 천이되면, 논리부(301)는 로우레벨의 신호를 출력한다. 그런데, 이 때 지연기(302)가 소정 지연구간 동안은 계속하여 이전 레벨인 하이레벨의 신호를 출력하므로, 이 구간동안에는 활성화감지신호(vppactbp)는 계속하여 로우레벨을 유지한다. 그리고, 상기 지연구간이 경과하면 지연기(302)의 출력도 로우레벨로 천이되므로, 노어게이트(NR31)로부터 출력되는 활성화감지신호(vppactbp)는 다시 하이레벨로 디스에이블된다. 따라서, 펌핑인에이블신호(ppea2)가 하이레벨로 인에이블된 상태에서, 액티브 모드 진입과 함께 로우 액티브 신호(ractbp)가 하이레벨에서 로우레벨로 천이되면, 감지부(233)로부터 출력되는 활성화감지신호(vppactbp)는 도 8에 도시된 바와 같이 로우액티브 신호(ractbp)의 활성화구간보다 좀 더 긴 구간동안 로우레벨로 인에이블된다. 여기서, 활성화감 지신호(vppactbp)가 인에이블되는 구간은 지연기(302)의 지연구간을 조절함으로써 제어할 수 있다. 도 6b는 도 6a의 감지부(233)에 대한 보다 구체적인 실시형태를 도시한 것이다.
이어서, 도 5의 펌핑제어신호 발생부(230)에서, 낸드게이트(ND22)는 활성화감지신호(vppactbp)를 입력받아 펌핑제어신호(vppact)를 출력한다. 이에 따라, 도 8에 도시된 바와 같이, 펌핑제어신호(vppact)는 액티브 모드 진입시 로우 액티브 신호(ractbp)가 하이레벨에서 로우레벨로 천이되면 소정 구간동안 하이레벨로 활성화된다.
도 4에서, 오실레이터(240)는 하이레벨의 펌핑제어신호(vppact)에 응답하여 발진신호(osc)를 생성하여 출력하고, 펌프부(250)는 발진신호(osc)에 응답하여 고전압 펌핑동작을 수행한다. 이에 따라, 종래와는 달리, 본 실시예에서는 액티브 모드 진입과 동시에 소정 구간동안 초기 고전압 펌핑동작을 수행함으로써, 액티브 모드 진입시 고전압(VPP)의 레벨은 도 8에 도시된 바와 같이 과도하게 하강하지 않고 일정수준을 유지할 수 있게 된다.
한편, 이후 활성화감지신호(vppactbp)가 하이레벨로 천이되면, 액티브 모드 구간 중, 즉 프리차지신호(rpcgbp)가 인에이블되기 전까지는 고전압 펌핑장치는 펌핑 인에이블신호(ppea1)에 응답하여 펌핑동작을 수행한다. 이를 구체적으로 살펴보면, 우선 도 5의 펌핑제어신호 발생부(230)에서 래치부(231)는 로우 액티브신호(ractbp)를 래치하여, 로우 액티브신호(ractbp)가 활성화된 시점부터 프리차지 신호(rpcgbp)가 활성화되는 시점까지, 즉 액티브 모드 구간 동안 로우레벨로 활성 화상태를 유지하는 제어신호(rastb)를 출력한다. 여기서, 래치부(231)는 종래 고전압 펌핑장치에서 사용되던 래치부와 동일하게 구성할 수 있다.
이어서, 지연부(232)는 제어신호(rastb)를 소정 구간 지연시키되, 특히 제어신호(rastb)의 활성화상태를 소정구간 지연시켜 출력한다. 이에 따라, 인버터(IV21)로부터 출력되는 제어신호(vpa)는 도 8에 도시된 바와 같이 액티브 모드 동안 하이레벨로 인에이블된다. 도 7은 지연부(232)의 바람직한 실시예를 도시한 것으로서, 입력신호의 상승에지를 소정구간 지연시켜 출력하는 역할을 수행한다.
다음으로, 도 5에서 낸드게이트(ND21)는 펌핑인에이블신호(ppea1)와 제어신호(vpa)를 부정논리곱연산하여 그 결과를 출력하고 낸드게이트(ND22)는 낸드게이트(ND21)의 출력신호와 활성화감지신호(vppactbp)를 부정논리곱연산하여 펌핑제어신호(vppact)를 출력한다. 그런데, 이 때 제어신호(vpa)와 활성화감지신호(vppactbp)는 하이레벨이므로, 펌핑제어신호(vppact)는 펌핑인에이블신호(ppea1)가 하이레벨로 인에이블되는 구간 동안 함께 하이레벨로 활성화되는 신호가 된다.
이에 따라, 펌핑제어신호(vppact)가 하이레벨로 활성화되면, 오실레이터(240)는 이에 응답하여 발진신호(osc)를 생성하여 출력하고, 펌프부(250)는 발진신호(osc)에 응답하여 고전압 펌핑동작을 수행한다. 이와 같이, 액티브 모드에서 고전압 펌핑장치는 고전압(VPP)이 소정 기준전압보다 낮아 펌핑인에이블신호(ppea1)가 인에이블되면 고전압 펌핑동작을 수행함으로써 고전압(VPP)이 소정 범위로 유지될 수 있도록 한다.
이상 살펴 본 바와 같이, 본 실시예에 따른 고전압 펌핑장치는 액티브 모드 진입과 동시에 소정 구간 동안 초기 고전압 펌핑동작을 수행함으로써, 액티브 모드 진입 초기에 고전압의 과다한 사용에 의해 고전압의 레벨이 적정 범위 이하로 급격하게 하강하는 것을 방지할 수 있으며, 이에 따라 센스앰프의 동작 및 워드라인의 활성화가 정상적으로 이루어질 수 있도록 함으로써 반도체 메모리 장치의 오동작을 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 고전압 펌핑장치는 반도체 메모리 장치에서 액티브 모드 진입시 고전압의 과다한 사용에 의하여 고전압의 레벨이 적정 범위 이하로 과도하게 하강하는 것을 방지하여 고전압이 적정 범위로 유지되도록 함으로써, 반도체 메모리 장치의 정상적인 동작이 가능하도록 한다.

Claims (21)

  1. 고전압 레벨을 감지하여 상기 고전압이 기준전압보다 낮으면 인에이블되는 제 1 펌핑 인에이블 신호를 발생시키는 제 1 고전압 검출부와;
    고전압 레벨을 감지하여 상기 고전압이 최대 허용전압보다 낮으면 인에이블되는 제 2 펌핑 인에이블신호를 발생시키는 제 2 고전압 검출부와;
    상기 제 1 펌핑 인에이블신호와 액티브 모드 진입시 제 1 구간동안 인에이블되는 제 1 제어신호에 응답하여 고전압 펌핑동작을 제어하는 펌핑제어신호를 발생시키는 펌핑제어신호 발생부와;
    상기 펌핑제어신호에 응답하여 소정의 발진신호를 발생시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 발진신호에 응답하여 펌핑동작을 수행하는 펌프부를 포함하여 구성되되,
    상기 고전압이 상기 최대 허용전압보다 낮으면 상기 제 2 펌핑 인에이블 신호에 응답하여 제 2 구간동안 초기 고전압 펌핑동작을 수행하고, 상기 고전압이 상기 기준전압보다 낮으면 상기 제 1 펌핑 인에이블신호에 응답하여 고전압 펌핑동작을 수행하는 고전압 펌핑장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 펌핑제어신호 발생부는
    상기 제 2 펌핑 인에이블신호를 더 입력받으며, 액티브 모드 진입과 동시에 상기 제 2 펌핑인에이블신호와 제 1 제어신호에 응답하여 상기 펌핑제어신호를 상기 제 2 구간동안 인에이블시키고, 또한 액티브 모드 중 상기 제 1 펌핑인에이블신호에 응답하여 상기 펌핑제어신호를 인에이블시키는 것을 특징으로 하는 고전압 펌핑장치.
  5. 제 4항에 있어서,
    상기 펌핑제어신호 발생부는
    상기 제 1 제어신호를 래치하여 액티브 모드 동안 활성화상태를 유지하는 제 2 제어신호를 출력하는 래치부와;
    상기 제 2 제어신호를 버퍼링하는 제 1 버퍼와;
    상기 제 1 펌핑 인에이블신호와 상기 제 1 버퍼의 출력신호를 논리연산하여 그 결과를 출력하는 제 1 논리부와;
    상기 제 1 제어신호의 활성화를 감지하여 상기 제 2 구간동안 인에이블되는 활성화감지신호를 생성하는 감지부와;
    상기 제 1 논리부의 출력신호와 상기 활성화감지신호를 논리연산하는 제 2 논리부를 포함하여 구성되는 고전압 펌핑장치.
  6. 제 5항에 있어서,
    상기 래치부는 프리차지 신호가 인에이블될 때까지 상기 제 2 제어신호의 활성화상태를 유지하는 고전압 펌핑장치.
  7. 제 5항에 있어서,
    상기 펌핑제어신호 발생부는
    상기 래치부로부터의 제 2 제어신호를 지연시켜 상기 제 1 버퍼로 출력하는 지연부를 더 포함하는 고전압 펌핑장치.
  8. 제 7항에 있어서,
    상기 지연부는 상기 제 2 제어신호의 활성화상태를 소정구간 더 지연시키는 고전압 펌핑장치.
  9. 제 8항에 있어서,
    상기 지연부는
    상기 제 2 제어신호를 버퍼링하는 제 2 버퍼와;
    상기 제 2 버퍼의 출력신호를 지연시켜 출력하는 지연기와;
    상기 제 2 버퍼의 출력신호와 상기 지연기의 출력신호를 논리연산하는 제 3 논리부를 포함하는 고전압 펌핑장치.
  10. 제 9항에 있어서,
    상기 제 3 논리부는 부정 논리합 연산을 수행하는 고전압 펌핑장치.
  11. 제 5항에 있어서,
    상기 감지부는
    상기 제 1 제어신호를 버퍼링하는 제 2 버퍼와;
    상기 제 2 버퍼의 출력신호와 상기 제 2 펌핑 인에이블신호를 논리연산하는 제 3 논리부와;
    상기 제 3 논리부의 출력신호를 소정 구간 지연시키는 지연기와;
    상기 제 3 논리부의 출력신호와 상기 지연기의 출력신호를 논리연산하는 제 4 논리부를 포함하는 고전압 펌핑장치.
  12. 제 11항에 있어서,
    상기 제 3 논리부는 논리곱 연산을 수행하고 상기 제 4 논리부는 부정 논리합 연산을 수행하는 고전압 펌핑장치.
  13. 제 5항에 있어서,
    상기 제 1 논리부와 제 2 논리부는 부정논리곱 연산을 수행하는 고전압 펌핑장치.
  14. 제 1항에 있어서,
    상기 제 1 제어신호는 로우 액티브 신호인 고전압 펌핑장치.
  15. 고전압 레벨을 감지하여 상기 고전압이 소정 기준전압보다 낮으면 인에이블되는 제 1 펌핑 인에이블 신호를 발생시키는 제 1 고전압 검출부와;
    고전압 레벨을 감지하여 상기 고전압이 소정의 최대 허용전압보다 낮으면 인에이블되는 제 2 펌핑 인에이블신호를 발생시키는 제 2 고전압 검출부와;
    상기 제 1 펌핑 인에이블신호, 제 2 펌핑 인에이블신호 및 액티브 모드 진입시 제 1 구간동안 활성화되는 제 1 제어신호를 입력받아, 액티브 모드 진입시 상기 제 2 펌핑인에이블신호와 제 1 제어신호에 응답하여 제 2 구간동안 인에이블되고 또한 액티브 모드 중 상기 제 1 펌핑인에이블신호에 응답하여 인에이블되는 펌핑제어신호를 발생시키는 펌핑제어신호 발생부와;
    상기 펌핑제어신호에 응답하여 소정의 발진신호를 발생시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 발진신호에 응답하여 펌핑동작을 수행하는 펌프부를 포함하여 구성되는 고전압 펌핑장치.
  16. 제 15항에 있어서,
    상기 펌핑제어신호 발생부는
    상기 제 1 제어신호를 래치하여 액티브 모드 동안 활성화상태를 유지하는 제 2 제어신호를 출력하는 래치부와;
    상기 제 2 제어신호를 버퍼링하는 제 1 버퍼와;
    상기 제 1 펌핑 인에이블신호와 상기 제 1 버퍼의 출력신호를 논리연산하여 그 결과를 출력하는 제 1 논리부와;
    상기 제 1 제어신호의 활성화를 감지하여 상기 제 2 구간동안 인에이블되는 활성화감지신호를 생성하는 감지부와;
    상기 제 1 논리부의 출력신호와 상기 활성화감지신호를 논리연산하는 제 2 논리부를 포함하여 구성되는 고전압 펌핑장치.
  17. 제 16항에 있어서,
    상기 펌핑제어신호 발생부는
    상기 래치부로부터의 제 2 제어신호를 지연시켜 상기 제 1 버퍼로 출력하는 지연부를 더 포함하는 고전압 펌핑장치.
  18. 제 16항에 있어서,
    상기 감지부는
    상기 제 1 제어신호를 버퍼링하는 제 2 버퍼와;
    상기 제 2 버퍼의 출력신호와 상기 제 2 펌핑 인에이블신호를 논리연산하는 제 3 논리부와;
    상기 제 3 논리부의 출력신호를 소정 구간 지연시키는 지연기와;
    상기 제 3 논리부의 출력신호와 상기 지연기의 출력신호를 논리연산하는 제 4 논리부를 포함하는 고전압 펌핑장치.
  19. 제 18항에 있어서,
    상기 제 3 논리부는 논리곱 연산을 수행하고 상기 제 4 논리부는 부정 논리합 연산을 수행하는 고전압 펌핑장치.
  20. 제 16항에 있어서,
    상기 제 1 논리부와 제 2 논리부는 부정논리곱 연산을 수행하는 고전압 펌핑장치.
  21. 제 15항에 있어서,
    상기 제 1 제어신호는 로우 액티브 신호인 고전압 펌핑장치.
KR1020060033333A 2006-04-12 2006-04-12 고전압 펌핑장치 KR100780768B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060033333A KR100780768B1 (ko) 2006-04-12 2006-04-12 고전압 펌핑장치
US11/648,330 US7498866B2 (en) 2006-04-12 2006-12-29 High voltage pumping device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033333A KR100780768B1 (ko) 2006-04-12 2006-04-12 고전압 펌핑장치

Publications (2)

Publication Number Publication Date
KR20070101911A KR20070101911A (ko) 2007-10-18
KR100780768B1 true KR100780768B1 (ko) 2007-11-30

Family

ID=38604270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033333A KR100780768B1 (ko) 2006-04-12 2006-04-12 고전압 펌핑장치

Country Status (2)

Country Link
US (1) US7498866B2 (ko)
KR (1) KR100780768B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930385B1 (ko) * 2007-06-27 2009-12-08 주식회사 하이닉스반도체 전압 펌핑 장치
KR100913958B1 (ko) 2007-12-27 2009-08-26 주식회사 하이닉스반도체 반도체 소자
KR100913957B1 (ko) * 2007-12-27 2009-08-26 주식회사 하이닉스반도체 반도체 소자
KR100911184B1 (ko) * 2008-01-02 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로
KR100940269B1 (ko) * 2008-02-26 2010-02-05 주식회사 하이닉스반도체 고전압 펌핑 회로
KR100915834B1 (ko) * 2008-08-08 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
US9852382B2 (en) 2010-05-14 2017-12-26 Oracle International Corporation Dynamic human workflow task assignment using business rules
US9589240B2 (en) * 2010-05-14 2017-03-07 Oracle International Corporation System and method for flexible chaining of distinct workflow task instances in a business process execution language workflow
US8819055B2 (en) 2010-05-14 2014-08-26 Oracle International Corporation System and method for logical people groups
US9741006B2 (en) 2010-05-14 2017-08-22 Oracle International Corporation System and method for providing complex access control in workflows
US10037197B2 (en) 2013-03-15 2018-07-31 Oracle International Corporation Flexible microinstruction system for constructing microprograms which execute tasks, gateways, and events of BPMN models

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990053727A (ko) * 1997-12-24 1999-07-15 김영환 고전압 발생장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
US5526364A (en) * 1995-02-10 1996-06-11 Micron Quantum Devices, Inc. Apparatus for entering and executing test mode operations for memory
US5751944A (en) * 1995-07-28 1998-05-12 Micron Quantum Devices, Inc. Non-volatile memory system having automatic cycling test function
US5636166A (en) * 1995-12-05 1997-06-03 Micron Quantum Devices, Inc. Apparatus for externally timing high voltage cycles of non-volatile memory system
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
US6359809B1 (en) * 1997-12-10 2002-03-19 Intel Corporation Oscillator for simultaneously generating multiple clock signals of different frequencies
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
KR100308502B1 (ko) * 1999-06-29 2001-11-01 박종섭 고전압 발생장치
JP3872927B2 (ja) * 2000-03-22 2007-01-24 株式会社東芝 昇圧回路
KR100348215B1 (ko) * 2000-06-30 2002-08-09 주식회사 하이닉스반도체 고전압 발생 회로
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
JP2002056678A (ja) * 2000-08-14 2002-02-22 Mitsubishi Electric Corp 基板バイアス電圧発生回路
US6407581B1 (en) * 2001-03-27 2002-06-18 Microchip Technology Incorporated High voltage multipurpose input/output circuit
JP4498633B2 (ja) * 2001-04-06 2010-07-07 富士通マイクロエレクトロニクス株式会社 オシレータ回路、及び内部電源生成回路
KR100401521B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
US6944812B2 (en) * 2002-01-15 2005-09-13 Micron Technology, Inc. Mode entry circuit and method
KR100465068B1 (ko) * 2002-06-29 2005-01-06 주식회사 하이닉스반도체 펌핑 회로
JP4303930B2 (ja) * 2002-09-11 2009-07-29 Ｏｋｉセミコンダクタ株式会社 電圧発生装置
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
KR100564575B1 (ko) * 2003-09-23 2006-03-29 삼성전자주식회사 부하제어 부스팅 장치, 부하량에 따라 자동적으로부스팅을 결정하고 커패시터 수가 적은 부스팅 파워시스템 및 그 방법
KR100596426B1 (ko) * 2004-03-22 2006-07-06 주식회사 하이닉스반도체 반도체 소자에서의 고전압 발생 회로 및 그 방법
KR100587683B1 (ko) * 2004-06-07 2006-06-08 삼성전자주식회사 불휘발성 반도체 메모리 장치에서의 고전압 발생회로
TWI329991B (en) * 2006-09-21 2010-09-01 Etron Technology Inc A charge pump control system and a ring oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990053727A (ko) * 1997-12-24 1999-07-15 김영환 고전압 발생장치

Also Published As

Publication number Publication date
KR20070101911A (ko) 2007-10-18
US7498866B2 (en) 2009-03-03
US20070241808A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
KR100780768B1 (ko) 고전압 펌핑장치
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
JP4758228B2 (ja) 半導体メモリ装置のレイテンシ制御回路
US8222942B2 (en) Initialization circuit and bank active circuit using the same
US6906976B2 (en) Auto refresh control circuit of semiconductor memory device
US7315195B2 (en) High voltage generation circuit
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
US7292483B2 (en) Back-bias voltage generator for decreasing a current consumption of a self-refresh operation
KR100309602B1 (ko) 전위검출회로에서의전력소비를감소시키는반도체장치
US6320457B1 (en) High level voltage generator
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US7123079B2 (en) High voltage generator in semiconductor memory device
KR100732756B1 (ko) 전압 펌핑장치
USRE36532E (en) Synchronous semiconductor memory device having an auto-precharge function
KR100745072B1 (ko) 내부전압 방전회로
KR100219505B1 (ko) 승압전원발생기
US7447097B2 (en) TRAS adjusting circuit for self-refresh mode in a semiconductor device
KR100695512B1 (ko) 반도체 메모리 장치
JPH11213674A (ja) 電圧供給回路
KR20030043411A (ko) 액티브 동작용 내부 전원 전압 발생 회로
KR100857444B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 회로
KR100948026B1 (ko) 내부전압 방전회로
JP3089268B2 (ja) 半導体装置
KR20080002592A (ko) 비트라인 센스 엠프 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee