KR19990050472A - 승압전압 발생회로 - Google Patents

승압전압 발생회로 Download PDF

Info

Publication number
KR19990050472A
KR19990050472A KR1019970069599A KR19970069599A KR19990050472A KR 19990050472 A KR19990050472 A KR 19990050472A KR 1019970069599 A KR1019970069599 A KR 1019970069599A KR 19970069599 A KR19970069599 A KR 19970069599A KR 19990050472 A KR19990050472 A KR 19990050472A
Authority
KR
South Korea
Prior art keywords
voltage
level
output
pumping enable
pumping
Prior art date
Application number
KR1019970069599A
Other languages
English (en)
Inventor
강창만
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970069599A priority Critical patent/KR19990050472A/ko
Priority to US09/131,384 priority patent/US6011743A/en
Publication of KR19990050472A publication Critical patent/KR19990050472A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

본 발명은 승압전압 발생회로에 관한 것으로, 출력 캐패시터가 연결된 승압전압 출력단과, 소정의 전압 범위를 다수개의 전압 레벨 구간으로 분할하여 상기 다수개의 전압 레벨 구간에 대응하는 다수개의 펌핑 인에이블 신호를 발생시키고 상기 다수개의 펌핑 인에이블 신호가 서로 다른 크기의 활성화 시간을 가지며 상기 승압전압 출력단의 출력 전압을 검출하여 상기 다수개의 전압 레벨 구간 가운데 상기 출력 전압 레벨이 속하는 전압 레벨 구간에 대응하는 상기 펌핑 인에이블 신호를 활성화시키는 레벨 모니터와, 상기 다수 개의 펌핑 인에이블 신호 가운데 적어도 하나의 신호가 활성화되었을때 동작하여 펄스 신호를 발생시키는 펄스 발생기와, 상기 활성화된 펌핑 인에이블 신호에 의하여 인에이블되고 상기 펄스 신호에 의하여 펌핑 동작이 이루어져서 상기 출력 캐패시터에 전하를 공급하는 다수 개의 펌프 회로로 구성된 전하 펌핑단을 포함하여 이루어져서, 목적하는 승압전압의 최고 레벨과 현재 출력되는 승압전압의 차가 매우 큰 경우에는 활성화 시간이 상대적으로 긴 펌핑 인에이블 신호부터 활성화시켜서 짧은 시간에 많은 양의 전하를 공급하여 목적하는 승압전압의 레벨에 빠르게 근접시킨 다음, 활성화 시간이 비교적 짧은 펌핑 인에이블 신호를 활성화시켜서 소량의 전하를 공급함으로써 목적하는 정확한 레벨의 승압전압을 발생시킬 수 있다.

Description

승압전압 발생회로
승압전압 발생회로는 전원 전압(VDD)보다 높은 전위의 승압전압(VPP)을 얻기 위한 전원 회로의 한 종류이다. 일반적인 회로의 개념에서는 전원 전압(VDD)보다 더 높은 전위의 출력 전압을 얻는 것은 기대할 수 없다. 그러나 반도체 집적 회로에서는 전원 전압(VDD)보다 더 높은 출력 전압이 요구되는 경우가 많다. 특히 디램 등의 메모리 소자에서는 셀 트랜지스터의 임계 전압에 의한 손실을 보상하기 위한 목적으로 전원 전압(VDD)보다 높은 전위의 승압전압(VPP)이 빈번히 사용된다.
이와 같은 승압전압(VPP)의 용도를 좀 더 구체적으로 설명하면 다음과 같다.
먼저 디램의 워드라인 드라이버 회로에서는 워드라인 전압을 승압전압(VPP)의 고전압으로 하여, 엔모스 셀 트랜지스터의 임계 전압(VT)에 따른 손실이 발생하여도 비트 라인의 하이 레벨 데이타 전압(즉 VDD)를 셀에 기록(write)할 수 있으며 판독(read)시에는 충분한 데이타 전압을 비트 라인에 전달할 수 있다.
역시 디램의 비트라인 아이솔레이션 회로에서는 모스 트랜지스터를 이용하여 비트라인 아이솔레이션을 이루는데 이 트랜지스터의 게이트 전압을 충분히 고전압으로 하면 임계 전압(VT)에 따른 손실없이 메모리 셀로 완전한(full) VDD전압을 전송할 수 있다. 즉 데이타 버스 라인으로부터 쓰여지는 데이타를 플립플롭형 센스 앰프가 VDD와 0볼트로 증폭하는데, 이 전압을 VT손실없이 셀로 전송할 수 있다.
또 데이타 출력 버퍼 회로에서는, 전원 전압이 5볼트에서 3.3볼트로 저전압화 됨에 따라 출력 트랜지스터의 부하 구동 능력이 많이 저하된다. 출력 트랜지스터에는 특히 큰 전류가 흐르기 때문에 래치업이 일어나기 쉬운 시모스 회로 대신 엔모스를 사용하는데, 이에 의한 임계 전압(VT)의 손실이 부하의 충전 속도를 저하시키며, 불충분한 하이 레벨 출력 전압(VOH) 레벨을 초래한다. 따라서 엔모스의 게이트 전압을 VPP로 승압하여 부하를 충분한 하이 레벨 출력 전압(VOH)까지 고속으로 구동할 수 있게 된다.
이상 설명한 회로에서는 고전압 펄스 즉 승압전압(VPP)의 진폭이 VDD+VT이상이어야 하며, 특히 워드라인 드라이버에는 더 높은 전압이 필요하다. 특히 메모리 셀 트랜지스터는 칩을 구성하는 트랜지스터 가운데 최소 치수를 갖기 때문에 다른 트랜지스터보다도 VT가 높기 때문이다. 일반적인 엔모스 트랜지스터의 임계 전압(VT)이 0.7∼0.8 볼트 정도인 것에 반해 메모리 셀 트랜지스터의 임계 전압(VT)은 약 1.5볼트에 달한다. 따라서 워드라인 드라이버는 이 임계 전압(VT)의 최대치를 능가하도록 승압되어야 한다. 결국 메모리 셀 트랜지스터의 임계 전압(VT)을 기준으로 승압전압(VPP)를 만들면 이를 비트라인 아이솔레이션 용과 데이타 출력 버퍼용에 모두 이용될 수 있다.
이와 같은 승압전압(VPP)을 발생시키기 위한 종래의 승압전압 발생회로를 도 1에 나타내었다.
도 1에 나타낸 승압전압 발생회로에는 출력되는 승압전압(VPP)의 레벨을 검출하여 발진기(1)를 제어하는 레벨 모니터(6)가 구비되어 있다.
레벨 모니터(6)에서 발진 인에이블 신호(OSCEN)가 발생하면 발진기(1)가 동작하여 펄스 신호(OSC)를 출력한다. 펄스 신호(OSC)의 하이 레벨 구간에서는 엔모스 캐패시터(2)가 충전되어 클램프(3)에 의하여 이미 VDD전압이 공급되어 있는 노드(N)의 전압을 2VDD로 만든다. 이와 같은 노드(N)의 2VDD전압애 의하여 엔모스 트랜지스터(4)가 턴 온되고, 턴 온된 엔모스 트랜지스터(4)를 통하여 노드(N)에 충전된 전하가 출력단에 공급되어 출력 캐패시터(5)에 축적된다. 이와 같은 동작이 반복되어 출력 캐패시터(5)에 전하가 충분히 공급되면 출력단의 승압전압(VPP)을 전원 전압(VDD) 이상으로 높일수 있는 것이다.
그러나 이와 같은 종래의 승압전압 발생회로를 통하여 승압전압(VPP)을 발생시킬 때 한 주기의 펄스 신호(OSC)에 의해 공급되는 전하량은 일정하게 고정될 수 밖에 없다.
따라서, 많은 양의 전하를 공급하기 위해서는 많은 주기의 펄스 신호(OSC)가 요구되며, 무엇보다도 한 주기의 펄스 신호(OSC) 동안에 공급되는 전하량보다 적은 전하량의 공급이 요구되는 경우에는 전하의 단위 공급량이 고정되어 있으므로 전하가 과잉 공급되어 승압전압(VPP)이 필요 이상으로 높아진다.
따라서 본 발명은 다수 개의 전하 펌프 회로를 선택적으로 동작시켜서, 목적하는 승압전압의 레벨과 현재 출력되는 승압전압의 차에 비례하는 양의 전하를 공급함으로써 빠른 시간에 목적하는 정확한 레벨의 승압전압을 발생시키는 승압전압 발생회로를 제공하는데 그 목적이 있다.
도 1은 종래의 승압전압 발생회로를 나타낸 회로도.
도 2는 본 발명의 승압전압 발생회로를 나타낸 회로도.
도 3은 본 발명의 승압전압 발생회로의 입출력 신호를 나타낸 파형도.
도 4는 본 발명의 승압전압 발생회로의 제어 신호를 나타낸 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 200 : 발진기 3, 17, 27, n7 : 클램프
5, 115 : 출력 캐패시터 6, 200 : 레벨 모니터
300 : 레벨 쉬프터
이와 같은 목적의 본 발명은, 출력 캐패시터가 연결된 승압전압 출력단과, 소정의 전압 범위를 다수개의 전압 레벨 구간으로 분할하여 상기 다수개의 전압 레벨 구간에 대응하는 다수개의 펌핑 인에이블 신호를 발생시키고 상기 다수개의 펌핑 인에이블 신호가 서로 다른 크기의 활성화 시간을 가지며 상기 승압전압 출력단의 출력 전압을 검출하여 상기 다수개의 전압 레벨 구간 가운데 상기 출력 전압 레벨이 속하는 전압 레벨 구간에 대응하는 상기 펌핑 인에이블 신호를 활성화시키는 레벨 모니터와, 상기 다수 개의 펌핑 인에이블 신호 가운데 적어도 하나의 신호가 활성화되었을때 동작하여 펄스 신호를 발생시키는 펄스 발생기와, 상기 활성화된 펌핑 인에이블 신호에 의하여 인에이블되고 상기 펄스 신호에 의하여 펌핑 동작이 이루어져서 상기 출력 캐패시터에 전하를 공급하는 다수 개의 펌프 회로로 구성된 전하 펌핑단을 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 일실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2에서 알 수 있듯이 본 발명의 구성은 발진기(100)와 레벨 모니터(200) 및 레벨 쉬프터(300), 펄스 발생기(10C∼nC) 그리고 전하 펌프 회로(10P∼nP)로 크게 구분할 수 있다.
레벨 모니터(200)는 현재 출력되고 있는 승압전압(VPP)의 레벨을 검출하여, 검출된 승압전압(VPP)이 VDD+2VT보다 낮을 때 소정의 제어 신호(LON1∼LONn)를 발생시킨다.
이때 발생하는 제어 신호(LON1∼LONn)는 최저값 VDD+VT와 최고값 VDD+2VT사이의 값을 n개로 균등 분할하여, 분할된 각각의 값에 따르는 n개의 신호가 출력되도록 한 것이다. 만약 현재 출력되고 있는 승압전압(VPP)이 목적하는 승압전압의 최대값인 VDD+2VT보다 작고 VDD+(2VT-i)보다 크다면 제어 신호(LON1)가 출력될 것이며, VDD+(2VT-i)보다 작거나 같고 VDD+(2VT-j)보다 큰 경우에는 제어 신호(LON2)가 출력될 것이다. 또 VDD+VT이하인 경우에는 제어 신호(LONn)가 출력될 것이다.
이와 같은 제어 신호(LON1∼LONn)는 두 가지 용도로 쓰인다.
첫 번째 용도는 펄스 신호를 발생시키는 발진기(100)의 구동 신호로서 사용하는 것이다. 레벨 모니터(200)에서 출력되는 제어 신호(LON1∼LONn)는 모두 오어 게이트(103)에 입력되어 그 출력 신호가 발진 인에이블 신호(OSCEN)로서 출력되도록 구성되어 있기 때문에, 제어 신호(LON1∼LONn) 가운데 적어도 하나라도 하이 레벨로 활성화되면 발진기(100)가 구동하여 펄스 신호(OSC)를 발생시키는 것이다.
제어 신호(LON1∼LONn)의 또 다른 용도는 제어 신호(LON1∼LONn)의 수만큼 구비된 전하 펌프 회로(10P∼nP)에 공급하기 위한 펄스 신호를 발생시키는 것이다. 발진기(100)에서 펄스 신호(OSC)가 출력되면 레벨 쉬프터(300)를 통하여 소정의 위상차를 갖는 두 개의 펄스 신호가 만들어지는데, 그 가운데 하나의 신호가 제어 신호(LON1∼LONn)와 함께 펄스 발생기(10C∼nC)에 입력되면, 각각의 펄스 발생기(10C∼nC)에서는 레벨 쉬프터(300)로부터 입력된 펄스 신호와 반대 위상의 또 다른 펄스 신호를 발생시킨다.
이와 같은 레벨 쉬프터(300)와 펄스 발생기(10C∼nC)는 다음과 같이 구성된다.
레벨 쉬프터(300)는 발진기(100)에서 출력되는 펄스 신호(OSC)를 입력받아 직렬 연결된 두 개의 인버터(101)(102)를 통하여 구동 능력을 향상시킨다. 구동 능력이 향상된 펄스 신호(OSC)는 2입력 노어 게이트(106)와 2입력 낸드 게이트(107)의 각각의 입력 신호가 된다.
그러나 각각의 논리 게이트(106)(107)의 입력 가운데 하나씩은 직렬 연결된 두 개의 지연 요소(104)(105)를 경유하기 때문에, 각각의 논리 게이트(106)(107)에서 이루어지는 논리 연산(즉, 노어 연산과 낸드 연산)의 특성상 노어 게이트(106)와 낸드 게이트(107)에서 출력되는 각각의 펄스 신호의 위상이 지연 요소(104)(105)의 지연 시간만큼 차이를 갖는다.
이와 같은 레벨 쉬프터(300)의 목적은 위상이 반전된 두 개의 펄스 신호를 만들어내는 것이므로, 지연 요소(104)(105)의 지연 시간을 발진기(100)에서 출력되는 펄스 신호(OSC)의 펄스폭과 일치하도록 설계하므로써, 노어 게이트(106)와 낸드 게이트(107)에서 각각 출력되는 두 개의 펄스 신호가 서로 반대의 위상을 갖도록 할 수 있다.
펄스 발생기(10C)는 두 개의 낸드 게이트(11)(12)로 구성된다.
첫 번째 낸드 게이트(11)에는 제어 신호(LON1)와 함께 레벨 쉬프터(300)의 낸드 게이트(107)에서 출력되는 펄스 신호가 인버터(10)에 의해 반전되어 입력된다. 또 다른 낸드 게이트(12)에는 제어 신호(LON1)와 함께 발진기(100)에서 출력되는 펄스 신호(OSC)가 입력되는데, 이때 입력되는 펄스 신호(OSC)는 직렬 연결된 두 개의 지연 요소(104)(105) 가운데 첫번째 지연 요소(104)를 경유한 펄스 신호가 입력된다.
따라서 펄스 발생기(10C)의 두 낸드 게이트(11)(12)에서 출력되는 펄스 신호는 약간의 위상차를 갖는데, 첫 번째 낸드 게이트(11)에서 출력되는 펄스 신호가 두 번째 낸드 게이트(12)에서 출력되는 펄스 신호보다 그 위상이 다소 느리다. 이와 같은 펄스 발생기(10C)의 구성과 동작은 다른 펄스 발생기(20C∼nC)의 경우도 동일하다.
레벨 쉬프터(300)의 노어 게이트(106)에서 출력되는 펄스 신호는 직렬 연결된 두 개의 인버터(108)(109)에 의하여 구동 능력이 향상되어 엔모스 캐패시터(110)를 충전 또는 방전시킨다.
엔모스 캐패시터(110)의 드레인과 소스가 연결되어 이루어진 노드(N1)에는 다이오드 연결된 엔모스 트랜지스터(111)를 통하여 VDD-VT의 전압이 공급되며, 이와 같은 노드(N1)의 전압은 엔모스 트랜지스터(113)의 게이트를 제어한다.
엔모스 트랜지스터(113)는 턴 온되었을 때, 그 소스를 통하여 임계 전압(VT)의 손실이 발생하지 않은 완전한 전원 전압(VDD) 레벨의 전위를 공급하기 위한 것이다. 이를 구현하기 위해서는 엔모스 트랜지스터(113)의 게이트에 VDD+VT이상의 전압을 공급해야 하는데, 엔모스 캐패시터(110)는 엔모스 트랜지스터(113)의 게이트에 VDD+VT이상의 전압을 공급하기 위한 것이다.
그러나 엔모스 트랜지스터(113)를 턴 온시키기 위한 노드(N1)의 전압이 필요 이상 높이지는 것을 막기 위하여 노드(N1)와 전원 전압(VDD) 단자 사이에는 클리퍼(112)가 연결된다. 엔모스 트랜지스터(112)를 턴 온시키는데 사용되는 전압이 VDD+VT이기 때문에 클리퍼(112)의 제한 전압은 VDD+3VT정도면 충분하다.
펄스 발생기(10C)에서 출력되는 두 개의 펄스 신호에 의하여 펌핑 동작이 이루어지는 전하 펌프 회로(10P)는 각각의 펄스 신호에 의하여 충전 또는 방전되는 두 개의 엔모스 캐패시터(14)(16)가 펌핑 동작을 구현한다. 또 엔모스 캐패시터(14)의 드레인과 소스가 연결되어 이루어진 노드(N2)의 전압에 의하여 엔모스 트랜지스터(18)가 턴 온되면 또 다른 엔모스 캐패시터(16)에 충전된 전하가 엔모스 트랜지스터(18)를 통하여 공급되어 출력 캐패시터(115)를 충전시킨다. 두 개의 노드(N1)(N2) 사이에는 클램프(17)가 연결되어 있어 노드(N1)의 전압이 충분히 높아지면(약 2VDD-VT) 노드(N2)의 전압은 2VDD로 된다. 이와 같은 전하 펌프 회로(10P)의 구성과 동작은 다른 전하 펌프 회로(20P∼nP)의 경우에도 동일하다.
이상 설명한 전하 펌프 회로(10P∼nP)의 펌핑 동작이 이루어지지 않을 때는 출력 노드(N4)는 다이오드 연결된 엔모스 트랜지스터(114)를 통하여 항상 VDD-VT의 전압이 유지된다.
도 3은 도 2에 나타낸 본 발명에 따른 승압전압 발생회로의 입출력 신호의 파형도이다.
전원 전압(VDD)이 공급되고 있는 회로 동작의 초기 상태에서 승압전압(VPP)이 최대값인 VDD+2VT에 이르지 못한 상태이다. 이때 레벨 모니터(200)는 아직 인에이블되지 않은 상태이어서 하이 레벨로 활성화된 제어 신호(LON1∼LONn)는 없다.
이때 각 노드(N1∼N3)의 전압을 살펴보면, 먼저 노드(N1)에는 엔모스 트랜지스터(111)를 통하여 VDD-VT전압에 충전된 엔모스 캐패시터(110)에 의하여 공급된 VDD전압이 더해져서 2VDD-VT의 전압이 공급되어 있다.
노드(N2)에는 클램프(17)의 작용에 의하여 VDD의 전압이 공급되어 있다. 클램프(17)는 노드(N1)의 전압(VN1)에 의해 게이트가 제어되는 엔모스 트랜지스터가 크로스 커플링되어 있기 때문에 노드(N1)의 전압(VN1)이 VDD+VT이상으로 되면 임계 전압(VT)의 손실이 발생하지 않은 완전한 VDD전압을 노드(N2)에 공급한다.
노드(N3)에도 노드(N1)의 2VDD-VTN의 전압에 의해 게이트가 제어되는 엔모스 트랜지스터(113)를 통하여 임계 전압(VT)의 손실이 발생하지 않은 완전한 VDD전압이 공급되어 있다.
이 상태에서 승압전압(VPP)의 최대 목표값(즉, VDD+2VT)을 얻기 위하여 펌핑 동작이 요구되면, 먼저 레벨 모니터(200)가 인에이블되어 제어 신호(LON1∼LONn)를 활성화시킨다.
현재 출력되고 있는 승압전압(VPP)이 레벨 모니터(200)에 설정된 기준 레벨의 최소값(VDD+VT)보다 작기 때문에 레벨 모니터(200)의 모든 제어 신호(LON1∼LONn)가 하이 레벨로 활성화된다.
이와 같이 활성화된 제어 신호(LON1∼LONn)에 의해 동작하는 전하 펌프 회로(10P∼nP)를 대표하여 제어 신호(LON1)에 의하여 구동하는 전하 펌프 회로(10P)의 펌핑 동작을 설명하면 다음과 같다.
레벨 모니터(200)에서 제어 신호(LON1)가 하이 레벨로 활성화되면 오어 게이트(103)에서 출력되는 발진 인에이블 신호(OSCEN) 역시 하이 레벨로 활성화되어 발진기(100)가 동작한다. 발진기(100)가 동작하면 소정의 펄스폭을 갖는 펄스 신호(OSC)가 출력된다.
펄스 신호(OSC)는 레벨 쉬프터(300)와 펄스 발생기(10C)에 의해 전하 펌프 회로(10P)를 구동하기 위한 또 다른 펄스 신호로 변환된다.
엔모스 캐패시터(110)의 게이트에 공급되는 펄스 신호와 전하 펌프 회로(10P)에 공급되는 펄스 신호의 위상은 반대이므로, 발진기(100)에서 출력되는 펄스 신호(OSC)의 첫 번째 하이 레벨 구간에서 엔모스 캐패시터(110)의 게이트에 공급되는 펄스 신호는 로우 레벨이다.
따라서 엔모스 캐패시터(110)가 방전되어 노드(N1)의 전압은 "0(zero)"전위 가까지 낮아졌다가 엔모스 트랜지스터(111)에 의해 곧 VDD-VT레벨로 회복된다.
이때 전하 펌프 회로(10P)에 공급되는 펄스 신호는 하이 레벨이므로, 두 개의 엔모스 캐패시터(14)(16)가 충전되어 노드(N2)(N3)의 전압은 모두 2VDD가 된다. 따라서 엔모스 트랜지스터(18)가 턴 온되어 노드(N3)에 충전되어 있는 전하가 승압전압(VPP) 출력 노드(N4)에 연결되어 있는 출력 캐패시터(115)로 공급된다.
발진기(100)에서 출력되는 펄스 신호(OSC)의 첫 번째 로우 구간에서는 전하 펌프 회로(10P)의 펌핑 동작이 멈추고, 대신 노드(N1)의 전압이 클리퍼(112)의 제한 전압인 VDD+3VT로 되며, 노드(N2)(N3)의 전압 역시 VDD레벨로 낮아짐으로써 펄스 신호(OSC)의 한 주기 동안의 펌핑 동작이 완료된다.
이와 같은 일련의 펌핑 동작이 활성화된 다른 전하 펌프 회로에서도 반복적으로 이루어지면, 출력 캐패시터(115)에 축적되는 전하의 양이 점차로 증가하여 목표로 하는 승압전압(VDD+2VT)을 얻을 수 있다.
도 3은 본 발명에 따른 승압전압 발생회로의 승압전압(VPP)을 나타낸 것으로, 매 펄스 신호(OSC)마다 펌핑 동작이 이루어져서 δ만큼의 전압 상승이 이루어지고, 마침내 목적하는 승압전압(VDD+2VT)의 레벨에 도달하는 것을 알 수 있다. 이때 δ는 한주기 펄스 신호(OSC) 동안의 펌핑 동작에 의해 상승된 전압이다.
도 4는 제어 신호(LON1∼LONn)의 서로 다른 활성화 시간을 나타내었다.
각각의 제어 신호(LON1∼LONn)는 하이 레벨의 활성화 시간이 서로 다르다. 즉, 제어 신호(LON1)는 활성화 시간이 가장 길고, 제어 신호(LONn)는 활성화 시간이 가장 짧다.
따라서 활성화 시간이 긴 제어 신호를 이용하여 전하 펌프 회로를 구동하게 되면 많은 양의 전하를 빠른 시간에 공급할 수 있어 목적하는 승압전압(VDD+2VT)의 레벨 부근에 빠르게 도달하고, 활성화 시간이 짧은 제어 신호를 이용하여 전하 펌프 회로를 구동하게 되면 적은양의 전하를 공급함게 되어 정확한 VDD+2VT레벨의 승압전압(VPP)을 얻을 수 있다.
따라서 본 발명은 다수 개의 전하 펌프 회로를 선택적으로 동작시켜서, 목적하는 승압전압의 최고 레벨과 현재 출력되는 승압전압의 차가 매우 큰 경우에는 활성화 시간이 상대적으로 긴 펌핑 인에이블 신호부터 활성화시켜서 짧은 시간에 많은 양의 전하를 공급하여 목적하는 승압전압의 레벨에 빠르게 근접시킨 다음, 활성화 시간이 비교적 짧은 펌핑 인에이블 신호를 활성화시켜서 소량의 전하를 공급함으로써 목적하는 정확한 레벨의 승압전압을 발생시킬 수 있다.

Claims (5)

  1. 출력 캐패시터가 연결된 승압전압 출력단과;
    소정의 전압 범위를 다수개의 전압 레벨 구간으로 분할하여 상기 다수개의 전압 레벨 구간에 대응하는 다수개의 펌핑 인에이블 신호를 발생시키고, 상기 다수개의 펌핑 인에이블 신호가 서로 다른 크기의 활성화 시간을 가지며, 상기 승압전압 출력단의 출력 전압을 검출하여 상기 다수개의 전압 레벨 구간 가운데 상기 출력 전압 레벨이 속하는 전압 레벨 구간에 대응하는 상기 펌핑 인에이블 신호를 활성화시키는 레벨 모니터와;
    상기 다수 개의 펌핑 인에이블 신호 가운데 적어도 하나의 신호가 활성화되었을때 동작하여 펄스 신호를 발생시키는 펄스 발생기와;
    상기 활성화된 펌핑 인에이블 신호에 의하여 인에이블되고, 상기 펄스 신호에 의하여 펌핑 동작이 이루어져서 상기 출력 캐패시터에 전하를 공급하는 다수 개의 펌프 회로로 구성된 전하 펌핑단을 포함하는 승압전압 발생회로.
  2. 청구항 1에 있어서, 상기 펄스 발생기가 상기 다수개의 펌핑 인에이블 신호 가운데 적어도 하나의 신호가 활성화되었을때 펄스 신호를 발생시키는 것이 특징인 승압전압 발생회로.
  3. 청구항 1에 있어서, 상기 레벨 모니터의 각각의 펌핑 인에이블 신호가 대응되는 상기 다수의 전압 레벨 구간이 모두 균등하게 분할되는 것이 특징인 승압전압 발생회로.
  4. 청구항 1에 있어서, 상기 레벨 모니터의 각각의 펌핑 인에이블 신호가 대응되는 상기 다수의 전압 레벨 구간이 상기 전압 범위의 최고 레벨에 근접할수록 이웃한 구간 사이의 전압 레벨차가 크고, 최저 레벨에 근접할수록 이웃한 구간 사이의 전압 레벨차가 작은 것이 특징인 승압전압 발생회로.
  5. 청구항 1에 있어서, 상기 레벨 모니터의 각각의 펌핑 인에이블 신호의 활성화 시간이 상기 전압 범위의 최고 레벨에 근접하는 전압 레벨 구간에 대응하는 펌핑 인에이블 신호일수록 활성화 시간이 길고, 상기 전압 범위의 최저 레벨에 근접하는 전압 레벨 구간에 대응하는 펌핑 인에이블 신호일수록 활성화 시간이 짧은 것이 특징인 승압전압 발생회로.
KR1019970069599A 1997-12-17 1997-12-17 승압전압 발생회로 KR19990050472A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970069599A KR19990050472A (ko) 1997-12-17 1997-12-17 승압전압 발생회로
US09/131,384 US6011743A (en) 1997-12-17 1998-08-07 Charge pump circuit for memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069599A KR19990050472A (ko) 1997-12-17 1997-12-17 승압전압 발생회로

Publications (1)

Publication Number Publication Date
KR19990050472A true KR19990050472A (ko) 1999-07-05

Family

ID=19527602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069599A KR19990050472A (ko) 1997-12-17 1997-12-17 승압전압 발생회로

Country Status (2)

Country Link
US (1) US6011743A (ko)
KR (1) KR19990050472A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO980077A1 (it) * 1998-01-30 1999-07-30 Sgs Thomson Microelectronics Architettura di pompe ad alta tensione per dispositivi elettronici integrati
KR100300034B1 (ko) * 1998-02-07 2001-09-06 김영환 반도체소자의기판전압인가회로
KR100281693B1 (ko) * 1998-09-02 2001-02-15 윤종용 고속 삼상 부스터 회로
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
US6538494B2 (en) 2001-03-14 2003-03-25 Micron Technology, Inc. Pump circuits using flyback effect from integrated inductance
KR100401521B1 (ko) 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
KR100518545B1 (ko) * 2002-12-10 2005-10-04 삼성전자주식회사 고전압 스트레스를 감소시킬 수 있는 승압전압 발생회로및 승압전압 발생방법
US8350616B1 (en) * 2003-11-12 2013-01-08 Intellectual Ventures Funding Llc Variable output charge pump circuit
US7733712B1 (en) * 2008-05-20 2010-06-08 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US9947388B2 (en) 2016-03-16 2018-04-17 Intel Corporation Reduced swing bit-line apparatus and method
US10199080B2 (en) 2017-04-11 2019-02-05 Intel Corporation Low swing bitline for sensing arrays

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
KR0172532B1 (ko) * 1995-10-18 1999-03-30 김주용 플래쉬 메모리 장치
KR100273208B1 (ko) * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로

Also Published As

Publication number Publication date
US6011743A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
JP4094104B2 (ja) 半導体集積回路装置および記憶装置
JP3422838B2 (ja) 高電圧チャ−ジ・ポンプ
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US20060186947A1 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
KR100432890B1 (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
KR19980071694A (ko) 승압 회로 및 반도체 기억 장치
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
KR19990030115A (ko) 3상태 논리 게이트 회로를 갖는 반도체 집적회로
JPH09198887A (ja) 高電圧発生回路
KR100309236B1 (ko) 차지 펌프 회로 및 이를 구비한 승압 회로
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
KR19990050472A (ko) 승압전압 발생회로
KR100309602B1 (ko) 전위검출회로에서의전력소비를감소시키는반도체장치
US7623394B2 (en) High voltage generating device of semiconductor device
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
JP3110257B2 (ja) 半導体集積回路
KR100342596B1 (ko) 승압회로
KR20060027175A (ko) 반도체 메모리 장치의 발진회로
KR100299816B1 (ko) 전압발생회로
KR100870429B1 (ko) 내부 전압 생성 회로
US5912564A (en) Voltage-boosting circuit with mode signal
US5917366A (en) Voltage booster circuit and a voltage drop circuit with changeable operating levels
JPH09294367A (ja) 電圧供給回路
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR100415101B1 (ko) 반도체 메모리의 승압전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application