KR100725380B1 - 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 - Google Patents
반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 Download PDFInfo
- Publication number
- KR100725380B1 KR100725380B1 KR1020050068996A KR20050068996A KR100725380B1 KR 100725380 B1 KR100725380 B1 KR 100725380B1 KR 1020050068996 A KR1020050068996 A KR 1020050068996A KR 20050068996 A KR20050068996 A KR 20050068996A KR 100725380 B1 KR100725380 B1 KR 100725380B1
- Authority
- KR
- South Korea
- Prior art keywords
- boosting
- node
- voltage
- unit
- semiconductor memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
Description
Claims (19)
- 전원 전압을 다단계로 부스팅하는 멀티 부스팅부;상기 멀티 부스팅부의 최종 부스팅 노드와 출력 노드 사이에 형성된 전송 트랜지스터; 및상기 최종 부스팅 노드와 상기 전송 트랜지스터의 게이트 노드 사이에 형성되고, 상기 멀티 부스팅부의 다단계 부스팅 기간 중 적어도 일부 부스팅 기간동안 인에이블되어 최종 부스팅 노드와 상기 전송 트랜지스터의 게이트 노드의 전하를 분배시키는 전하 분배부를 포함하는 반도체 메모리 장치의 전압 발생 회로.
- 제 1항에 있어서,상기 전하 분배부는 멀티 부스팅부가 부스팅하는 전(全)단계 또는 선택된 특정 단계동안 인에이블되는 반도체 메모리 장치의 전압 발생 회로.
- 제 1항에 있어서,상기 전하 분배부는 상기 다단계 부스팅 기간 중 적어도 일부 부스팅 기간동안 인에이블되는 NMOS 트랜지스터인 반도체 메모리 장치의의 전압 발생 회로.
- 제 3항에 있어서,상기 멀티 부스팅부는 상기 다단계 부스팅 기간 후 상기 최종 부스팅부를 프 리차지하고,상기 전하 분배부는 상기 프리차지 기간에도 인에이블되는 반도체 메모리 장치의 전압 발생 회로.
- 제 1항에 있어서,상기 전하 분배부는 애노드가 상기 부스팅 노드와 연결되고, 캐소드가 상기 게이트 노드에 연결된 다이오드인 반도체 메모리 장치의 전압 발생 회로.
- 제 1항에 있어서,상기 게이트 노드를 소정 전압 레벨로 프리차지하는 프리차지부를 더 포함하는 반도체 메모리 장치의 전압 발생 회로.
- 제 1항에 있어서,상기 전송 트랜지스터는 승압 전압 레벨의 출력 신호에 응답하여, 상기 최종 부스팅 노드의 전압을 외부로 출력하는 반도체 메모리 장치의 전압 발생 회로.
- 제 7항에 있어서,상기 게이트 노드와 상기 출력 신호 입력단 사이에 연결된 출력 부스팅 커패시터를 더 포함하고, 상기 출력 부스팅 커패시터는 상기 출력 신호에 응답하여 충전된 전하를 게이트 노드로 펌핑하는 반도체 메모리 장치의 전압 발생 회로.
- 제 8항에 있어서,상기 멀티 부스팅부는 전원 전압을 다단계로 부스팅하는 다수의 부스팅 커패시터를 포함하고,상기 각 부스팅 커패시터는 상기 게이트 노드와 연결된 출력 부스팅 커패시터보다 큰 반도체 메모리 장치의 전압 발생 회로.
- 제 1항 내지 제 9항 중 어느 한 항의 상기 반도체 메모리 장치의 전압 발생 회로를 포함하는 반도체 메모리 장치.
- 전원 전압을 다단계로 부스팅하는 멀티 부스팅부, 상기 멀티 부스팅부의 최종 부스팅 노드와 출력 노드 사이에 형성된 전송 트랜지스터, 및 상기 최종 부스팅 노드와 상기 전송 트랜지스터의 게이트 노드 사이에 형성되고, 상기 멀티 부스팅부의 다단계 부스팅 기간 중 적어도 일부 부스팅 기간동안 인에이블되어 최종 부스팅 노드와 상기 전송 트랜지스터의 게이트 노드의 전하를 분배시키는 전하 분배부를 포함하는 반도체 메모리 장치의 전압 발생 회로를 제공하는 단계; 및상기 전원 전압을 다단계로 부스팅하되, 상기 다단계 부스팅 기간 중 적어도 일부 부스팅 기간동안 최종 부스팅 노드와 상기 전송 트랜지스터의 게이트 노드의 전하를 분배시키는 단계를 포함하는 반도체 메모리 장치의 전압 발생 방법.
- 제 11항에 있어서,상기 전하 분배부는 멀티 부스팅부가 부스팅하는 전(全)단계 또는 선택된 특정 단계동안 인에이블되는 반도체 메모리 장치의 전압 발생 방법.
- 제 11항에 있어서,상기 전하 분배부는 상기 다단계 부스팅 기간 중 적어도 일부 부스팅 기간동안 인에이블되는 NMOS 트랜지스터인 반도체 메모리 장치의의 전압 발생 방법.
- 제 13항에 있어서,상기 멀티 부스팅부는 상기 다단계 부스팅 기간 후 상기 최종 부스팅부를 프리차지하고,상기 전하 분배부는 상기 프리차지 기간에도 인에이블되는 반도체 메모리 장치의 전압 발생 방법.
- 제 11항에 있어서,상기 전하 분배부는 애노드가 상기 부스팅 노드와 연결되고, 캐소드가 상기 게이트 노드에 연결된 다이오드인 반도체 메모리 장치의 전압 발생 방법.
- 제 11항에 있어서,상기 게이트 노드를 소정 전압 레벨로 프리차지하는 프리차지부를 더 포함하 는 반도체 메모리 장치의 전압 발생 방법.
- 제 11항에 있어서,상기 전송 트랜지스터는 승압 전압 레벨의 출력 신호에 응답하여, 상기 최종 부스팅 노드의 전압을 외부로 출력하는 반도체 메모리 장치의 전압 발생 방법.
- 제 17항에 있어서,상기 게이트 노드와 상기 출력 신호 입력단 사이에 연결된 출력 부스팅 커패시터를 더 포함하고,상기 출력 부스팅 커패시터는 상기 출력 신호에 응답하여 충전된 전하를 게이트 노드로 펌핑하는 반도체 메모리 장치의 전압 발생 방법.
- 제 18항에 있어서,상기 멀티 부스팅부는 전원 전압을 다단계로 부스팅하는 다수의 부스팅 커패시터를 포함하고, 상기 각 부스팅 커패시터는 상기 게이트 노드와 연결된 출력 부스팅 커패시터보다 큰 반도체 메모리 장치의 전압 발생 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050068996A KR100725380B1 (ko) | 2005-07-28 | 2005-07-28 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
US11/453,518 US7408817B2 (en) | 2005-07-28 | 2006-06-15 | Voltage generating circuit, semiconductor memory device comprising the same, and voltage generating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050068996A KR100725380B1 (ko) | 2005-07-28 | 2005-07-28 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070014391A KR20070014391A (ko) | 2007-02-01 |
KR100725380B1 true KR100725380B1 (ko) | 2007-06-07 |
Family
ID=37694111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050068996A KR100725380B1 (ko) | 2005-07-28 | 2005-07-28 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7408817B2 (ko) |
KR (1) | KR100725380B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
US7985994B2 (en) * | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
US7855923B2 (en) * | 2008-10-31 | 2010-12-21 | Seagate Technology Llc | Write current compensation using word line boosting circuitry |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
WO2016123731A1 (en) | 2015-02-02 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for transistor protection by charge sharing |
US10275722B2 (en) * | 2017-04-19 | 2019-04-30 | The Nordam Group, Inc. | Self recognition CNC machining |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000073199A (ko) * | 1999-05-07 | 2000-12-05 | 윤종용 | 반도체 메모리장치의 내부 전원전압 발생회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04225182A (ja) * | 1990-12-26 | 1992-08-14 | Toshiba Corp | 半導体記憶装置 |
JP2838344B2 (ja) * | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
KR0142403B1 (ko) * | 1994-12-20 | 1998-07-15 | 김광호 | 반도체 메모리장치의 전원승압회로 |
KR0172380B1 (ko) | 1995-06-17 | 1999-03-30 | 김광호 | 반도체 메모리장치의 데이터 출력버퍼 |
JPH10284705A (ja) * | 1997-04-10 | 1998-10-23 | Hitachi Ltd | ダイナミック型ram |
US6191963B1 (en) * | 2000-01-19 | 2001-02-20 | Lucent Technologies Inc. | Charge pump with no diode drop at output stage |
JP4138228B2 (ja) | 2000-11-20 | 2008-08-27 | 株式会社東芝 | 半導体メモリ |
US6967523B2 (en) * | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
JP2003259626A (ja) | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 昇圧回路 |
-
2005
- 2005-07-28 KR KR1020050068996A patent/KR100725380B1/ko active IP Right Grant
-
2006
- 2006-06-15 US US11/453,518 patent/US7408817B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000073199A (ko) * | 1999-05-07 | 2000-12-05 | 윤종용 | 반도체 메모리장치의 내부 전원전압 발생회로 |
Also Published As
Publication number | Publication date |
---|---|
US7408817B2 (en) | 2008-08-05 |
US20070025164A1 (en) | 2007-02-01 |
KR20070014391A (ko) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100725380B1 (ko) | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 | |
US7023260B2 (en) | Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor | |
US6525595B2 (en) | Booster, IC card having the same, and electronic equipment having the same | |
US6154088A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
US6008690A (en) | Booster circuit | |
JP3422838B2 (ja) | 高電圧チャ−ジ・ポンプ | |
US6198340B1 (en) | High efficiency CMOS pump circuit | |
USRE46266E1 (en) | Charge pump circuit | |
KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
JP4843376B2 (ja) | 電源回路 | |
US6518829B2 (en) | Driver timing and circuit technique for a low noise charge pump circuit | |
US20160241218A1 (en) | Semiconductor device | |
US20040232974A1 (en) | Voltage generating circuit | |
US7847617B2 (en) | Charge pump and method for operating the same | |
KR19990050472A (ko) | 승압전압 발생회로 | |
CN100568689C (zh) | 电荷泵电源 | |
CN1684195B (zh) | 保持电荷泵抽效率的高压生成电路 | |
KR100462863B1 (ko) | 고전압 발생회로 및 방법 | |
US7102423B2 (en) | Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress | |
US10250129B2 (en) | Charge pump circuit and internal voltage generation circuit including the same | |
US6353350B1 (en) | Pulse generator independent of supply voltage | |
KR20060018047A (ko) | 반도체 메모리에 채용하기 적합한 차아지 펌프회로 | |
KR100585144B1 (ko) | 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로 | |
KR100576504B1 (ko) | 챠지펌프 회로 | |
CN110189786B (zh) | 应用于闪存存储器的升压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |