CN1684195B - 保持电荷泵抽效率的高压生成电路 - Google Patents

保持电荷泵抽效率的高压生成电路 Download PDF

Info

Publication number
CN1684195B
CN1684195B CN200510064107.3A CN200510064107A CN1684195B CN 1684195 B CN1684195 B CN 1684195B CN 200510064107 A CN200510064107 A CN 200510064107A CN 1684195 B CN1684195 B CN 1684195B
Authority
CN
China
Prior art keywords
node
transistor
capacitor
promotes
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510064107.3A
Other languages
English (en)
Other versions
CN1684195A (zh
Inventor
鞠廷勋
金正锡
金大焕
李中和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040037688A external-priority patent/KR100585144B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1684195A publication Critical patent/CN1684195A/zh
Application granted granted Critical
Publication of CN1684195B publication Critical patent/CN1684195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

公开了一种高压生成电路。在该高压生成电路中，由多个泵电路对提升节点预充电和提升，然后将提升节点放电到输出端。对于提升节点处的电压小于电源电压的情况，提升节点处的电压被推举到电源电压。对于提升节点处的电源大于电源电压的情况，防止在提升节点和电源电压之间形成电流通路，从而保持提升节点处的电压。

Description

保持电荷泵抽效率的高压生成电路
技术领域
本发明一般涉及半导体集成电路，更具体地，涉及保持电荷泵抽(pumping)效率的高压生成电路。
背景技术
高密度动态随机存取存储器(DRAM)通常工作在低电源电压1.5V或1.8V。不幸的是，低电源电压倾向于导致DRAM电路性能低下。例如，低电源电压通常导致读出放大器运行缓慢以及位线预充电(precharge)缓慢。为解决这些以及其他的问题，DRAM通常为字线、位线或者读出放大器提供3.0V或者更高的提升电压(boosted voltage)。通常通过使用高压生成电路提升DRAM的低电源电压来提供提升电压。
例如，在美国专利No.6,414,882中公开了提供提升电压的高压生成电路。
图1图示了传统的高压生成电路。
参考图1，高压生成电路500包括泵电路504a和504b。泵电路504a和504b以合作方式运行，从而在任何给定时刻由泵电路504a或504b中的仅一个驱动电荷泵电路500的输出节点VCCP。
泵电路504a和504b耦合起来，使得无论何时由泵电路504b驱动输出节点VCCP，泵电路504b中提升节点(boost node)522b处的过量的电荷就被释放到泵电路504a中的提升节点522a中。结果，保存了高压生成电路500中的电荷，因而，维持了高压生成电路500的输出电流，从而降低了功率消耗。由具有电源电压VCC的电源对提升节点522a和522b预充电。
图2是图示了图1中所示的高压生成电路的操作的波形时序图。
参考图2，在时刻t2到t3之间，信号P2B2使预充电晶体管524a导通，从而将提升节点522a预充电到电源电压VCC。在时刻t2到t3之间，经由预充电晶体管524a在提升节点522a和电源电压VCC之间形成电流通路。对于提升节点522a处的电压大于电源电压VCC的情况，提升节点522a处的电压下降到电源电压VCC，如图2中的实线P1A所示。降低提升节点522a处的电压降低了高压生成电路500中的电荷泵抽效率。因此，存在开发保持电荷泵抽效率的高压生成电路的需要。
发明内容
本发明提供了一种高压生成电路，该高压生成电路能够在高电源电压和低电源电压提高电荷泵抽效率。
根据本发明一个方面，提供了一种高压生成电路。该高压生成电路包括第一到第三泵电路(pump circuit)和第一到第四开关。
第一泵电路响应于第一预充电信号将第一提升节点预充电到电源电压，并且响应于第一泵信号提升第一提升节点.第二泵电路响应于第一预充电信号将第二提升节点预充电到电源电压，响应于第一泵信号提升第二提升节点，响应于第二预充电信号对第三提升节点预充电，并且响应于第二泵信号提升第三提升节点.第三泵电路响应于第三泵信号提升第四提升节点.
第一开关响应于第一开关信号将第二提升节点连接到第三提升节点。第二开关响应于第一开关信号，将第一提升节点连接到第四提升节点。第三开关响应于第二开关信号，将第三提升节点连接到第四提升节点。第四开关响应于第三开关信号，将第四提升节点连接到输出端，由此在输出端提供高压。
第一泵电路优选地包括第一到第四晶体管和第一和第二电容器。第一晶体管以二极管形式连接在提供电源电压的电源和第一提升节点之间。第一电容器提升第一预充电信号。第二晶体管以二极管形式连接在电源和第一电容器之间。第三晶体管连接在电源和第一电容器之间，并且具有栅极。第四晶体管连接在电源和第一提升节点之间。第四晶体管具有连接到第一电容器的栅极。第二电容器提升第一泵信号，由此提升第一提升节点。
第二泵电路优选地包括第一到第六晶体管和第一到第三电容器。第一晶体管以二极管形式连接在电源和第二提升节点之间。第一电容器提升第一泵信号，由此提升第二提升节点。第二晶体管连接在电源和第二提升节点之间。第二晶体管具有接收提升后的第一预充电信号的栅极。第三晶体管以二极管形式连接在电源和第三提升节点之间。第二电容器提升第二预充电信号。第四晶体管以二极管形式连接在电源和第二电容器之间。第五晶体管连接在电源和第二电容器之间。第五晶体管具有连接到第三提升节点的栅极。第六晶体管连接在电源和第三提升节点之间。第六晶体管具有连接到第二电容器的栅极。第三电容器提升第二泵信号，由此提升第三提升节点。
第三泵电路优选地包括第一到第三晶体管和第一和第二电容器。第一晶体管以二极管形式连接在电源和第四提升节点之间。第一电容器提升第三预充电信号。第二晶体管以二极管形式连接在电源和第一电容器的输出之间。第三晶体管连接在电源和第一电容器之间。第三晶体管具有连接到第四提升节点的栅极。第二电容器提升第三泵信号，由此提升第四提升节点。
第一开关优选地包括第一到第三晶体管和电容器。电容器提升第一开关信号。第一晶体管以二极管形式连接在电源和电容器之间。第二晶体管连接在电源和电容器之间。该第二晶体管具有连接到提升后的第一预充电信号的栅极。第三晶体管连接在第二提升节点和第三提升节点之间，该第三晶体管具有连接到电容器的栅极。
第二开关优选地包括第一到第三晶体管和电容器。电容器提升第一开关信号。第一晶体管以二极管形式连接在电源和电容器之间。第二晶体管连接在电源和所述电容器之间。第二晶体管具有连接到提升后的第一预充电信号的栅极。第三晶体管连接在第一提升节点和第四提升节点之间，第三晶体管具有连接到所述电容器的栅极。
第三开关优选地包括第一到第三晶体管和电容器。电容器提升第二开关信号。第一晶体管以二极管形式连接在电源和电容器之间。第二晶体管连接在电源和电容器之间。第二晶体管具有连接到提升后的第二预充电信号的栅极。第三晶体管连接在第三提升节点和第四提升节点之间。第三晶体管具有连接到所述电容器的栅极。
第四开关优选地包括第一到第四晶体管和电容器.第一晶体管以二极管形式连接在电源和电容器之间.第二晶体管连接在电源和电容器之间.第二晶体管具有连接到提升后的第三预充电信号的栅极.第三晶体管连接在电容器和第四提升节点之间.第三晶体管具有连接到提升后的第三预充电信号的栅极.第四晶体管连接在第四提升节点和输出端之间.第四晶体管具有连接到电容器的栅极.
第三泵电路典型地包括保持器，保持器在电源和第四提升节点之间，用来防止第四提升节点漂移。保持器通常包括电容器或长度大于宽度的晶体管。
第三泵电路通常包括电荷泵抽单元，电荷泵抽单元包括电荷补偿器。电荷补偿器典型地包括第一到第四电阻器、第一和第二比较器和晶体管。第一电阻器具有第一端和第二端，其中第一端连接到提供电源电压的电源。第二电阻器具有第一端和第二端，其中第一端连接到输出端。第一比较器具有第一输入、第二输入和输出，其中第一输入连接到第一电阻器的第二端，第二输入连接到第二电阻器的第二端。第三电阻器连接在第一电阻器的第二端和第一比较器的输出之间。第四电阻器连接在第二电阻器的第二端和地之间。第二比较器具有第一输入和第二输入，其中第一输入连接到第一比较器的输出，第二输入连接到第四提升节点。晶体管连接在输出端和第四提升节点之间，并且晶体管具有连接到第二比较器的输出的栅极。
据此，根据本发明的高压生成电路能够在电源电压小于节点处的电压时，通过隔绝电源电压和该节点之间的电流通路来保存泵抽到该节点的电荷，由此维持高压生成电路的泵抽效率。由于在预充电期间维持了节点处的电压，所以也维持了后继期间的泵抽效率。
附图说明
附图图示了本发明的几个选取的实施例，附图包含于说明书中并且形成了说明书的一部分。在所述附图中：
图1是传统高压生成电路的电路图；
图2是图示图1中的传统高压生成电路的操作的波形时序图；
图3是根据本发明一个实施例的高压生成电路的电路图；
图4是图示图3中的高压生成电路的操作的波形时序图；
图5是根据本发明另一实施例的高压生成电路的电路图；
图6A和图6B是图示图5中的高压生成电路的操作的波形时序图；
图7是根据本发明另一实施例的高压生成电路的电路图；
图8是根据本发明另一实施例的高压生成电路的电路图；
图9是图8中所示的控制器的电路图；
图10是图示图9中的控制器的操作的波形时序图；
图11是根据本发明另一实施例的高压生成电路的电路图；以及
图12图11中所示的电荷补偿器的电路图。
具体实施方式
现将参考附图更全面地描述本发明，在附图中示出了本发明的几个示例性实施例。在整个附图和书面公开中，类似的标号用于表示类似的元件。
图3是根据本发明一个实施例的高压生成电路的电路图.图3中的高压生成电路包括第一到第三泵电路310、320和330.第一到第三泵电路310、320和330连续泵抽(pump)电荷以生成高压VPP，该高压VPP大于电源提供的电源电压VDD.第一到第三泵电路310、320和330全体包括：第一到第四电容器C310、C312、C320和C330，第一到第七开关S310、S312、S314、S316、S320、S330和S340，第一到第四提升节点N310、N312、N320和N330，以及电源.
第一泵电路310响应于第一泵信号PMP1驱动第一提升节点N310。第二泵电路3210响应于第一泵信号PMP1驱动第二提升节点N312。第二泵电路320还响应于第二泵信号PMP2驱动第三提升节点N320。第三泵电路330响应于第三泵信号PMP3驱动第四提升节点N330。
第一泵信号PMP1对第一和第二电容器C310和C312充电，由此增加第一提升节点N310处的电压和第二提升节点N312处的电压。第二泵信号PMP2对第三电容器C320充电，由此增加第三提升节点N320处的电压。第三泵信号PMP3对第四电容器C330充电，由此增加第四提升节点N330处的电压。
第三开关S314将第二提升节点N312连接到第三提升节点N320，由此进一步增加第三提升节点N320处的电压。第四和第六开关S316和S330将第一和第三提升节点N310和N320连接到第四提升节点N330，由此进一步增加第四提升节点N330处的电压。第七开关S340将第四提升节点N330连接到输出端，由此在输出端提供高压VPP。第一开关S310将第一提升节点N310连接到电源，以及第二、第三和第五开关S312、S314和S320将第三提升节点N320连接到电源，由此将第一和第三提升节点N310和N320预充电到电源电压VDD。
图4是图示图3中的高压生成电路的操作的波形时序图。
参考图4，在低循环周期tRC期间，进行电荷泵抽和预充电。在时刻t1和t2之间发生第一泵抽周期，在时刻t2和t3之间发生第二泵抽周期，在时刻t3和t4之间发生第三泵抽周期，在时刻t4和t5之间发生预充电周期。在第一泵抽周期期间，响应于第一泵信号PMP1由第一和第二电容器C310和C312泵抽电荷。在第二泵抽周期期间，响应于第二泵信号PMP2由第三电容器C320泵抽电荷。在第三泵抽周期期间，响应于第三泵信号PMP3由第四电容器C330泵抽电荷。在时刻t2和t5之间的周期期间，经由第一和第二开关S310和S312由电源对第一和第二提升节点N310和N312预充电。在时刻t3和t5之间的周期期间，经由开关S320由电源对第三提升节点N320预充电。
图5是根据本发明另一实施例的高压生成电路的电路图。
参考图5，通过晶体管506和508分别将节点N502和N310预充电到电压VDD-Vt，其中晶体管506和508以二极管的形式连接到具有电源电压VDD的电源。由电容器502提升节点N502，该电容器502由第一预充电信号P1充电，其中预充电信号P1具有提供电源电压VDD的高逻辑电平。由连接到电源的晶体管S310进一步对节点N310预充电。晶体管S310的栅极连接到节点N502。由电容器C310提升节点N310，该电容器C310由第一泵信号PMP1充电。第一泵信号PMP1具有提供电源电压VDD的高逻辑电平。
由晶体管510将第二泵电路320中的节点N312预充电到电压VDD-Vt，其中晶体管510以二极管的形式连接到电源。由晶体管S312进一步对节点N312预充电，该晶体管S312连接到电源并且它的栅极连接到节点N502。由晶体管504进一步对N502预充电，该晶体管504连接到电源并且它的栅极连接到节点N312。由第二电容器C312进一步提升节点N312，该电容器C312由第一泵信号PMP1充电。
通过晶体管514将节点N516预充电到电压VDD-Vt，其中晶体管514以二极管的形式连接到电源.通过晶体管512进一步对节点N516预充电，该晶体管512连接到电源并且它的栅极连接到节点N502.由电容器516提升节点N516，该电容器516由第一开关信号S1充电.第一开关信号S1具有提供电源电压VDD的高逻辑电平.通过栅极连接到节点N516的晶体管S314和S316分别将节点N312和N310放电到节点N320和N330.
通过晶体管522将节点N518预充电到电源电压VDD，其中晶体管522以二极管的形式连接到电源。通过晶体管520进一步对节点N518预充电，该晶体管520连接到电源并且它的栅极连接到节点N320。由电容器C310提升节点N518，该电容器C310由第二预充电信号P2充电，其中第二预充电信号P2具有提供电源电压VDD的高逻辑电平。
通过晶体管524将第三提升节点N320预充电到电压VDD-Vt，其中晶体管524以二极管的形式连接到电源。通过晶体管523进一步对第三提升节点N320预充电，该晶体管523连接到电源并且它的栅极连接到节点N518。由电容器C320提升第三提升节点N320，该电容器C320由第二泵信号PMP2充电，其中第二泵信号PMP2具有提供电源电压VDD的高逻辑电平。
通过晶体管528将节点N530预充电到电压VDD-Vt，其中晶体管528以二极管的形式连接到电源。通过晶体管526进一步对节点N530预充电，该晶体管526连接到电源并且它的栅极连接到节点N518。由电容器530提升节点N530，该电容器530由第二开关信号S2充电，其中第二开关信号S2具有提供电源电压VDD的高逻辑电平。节点N530处的电压使得晶体管S330导通，从而通过晶体管S330将节点N320放电到节点N330，晶体管S330的栅极连接到节点N530。
通过晶体管536将第三泵电路330中的节点N532预充电到电压VDD-Vt，其中晶体管536以二极管的形式连接到电源。通过晶体管534进一步对节点N532预充电，该晶体管534连接到电源并且它的栅极连接到节点N330。由电容器532提升节点N532，该电容器532由第三预充电信号P3充电，其中第三预充电信号P3具有提供电源电压VDD的高逻辑电平。
通过晶体管542将节点N546预充电到电压VDD-Vt，其中晶体管542以二极管的形式连接到电源。通过晶体管540进一步对节点N546预充电，该晶体管540连接到电源并且它的栅极连接到节点N532。由电容器546提升节点N546，该电容器546由第三开关信号S3充电，其中开关信号具有提供电源电压VDD的高逻辑电平。通过晶体管544将节点N546放电到节点N330，晶体管544的栅极连接到节点N532。
通过晶体管538将节点N330预充电到电压VDD-Vt，其中晶体管538以二极管的形式连接到电源。由电容器C330提升节点N330，该电容器C330由第三泵信号PMP3充电。第三泵信号PMP3具有提供电源电压VDD的高逻辑电平。节点N330处的电压允许晶体管S340在高压生成电路的输出端生成高压VPP，其中晶体管S340的栅极连接到节点N546。
图6A和图6B是图示图5中的高压生成电路的操作的波形时序图。参考图5和图6A，在时刻t1和t2之间，响应于第一泵信号PMP1的上升沿，由电容器C310和C312分别提升节点N310和N312。同时，通过晶体管S316和S314分别将节点N310和N312放电到节点N330和N320中，其中晶体管S316和S314由第一开关信号S1导通。时刻t1和t2之间的间隔是第一泵抽周期，在第一泵抽周期期间，将电荷泵抽到节点N330中。
在时刻t2和t3之间，响应于第二泵信号PMP2的上升沿，由第三电容器C320提升节点N320.同时，通过由第二开关信号S2接通的晶体管S330提升节点N320.结果，提升了节点N330.时刻t2和t3之间的间隔是第二泵抽周期，在第二泵抽周期期间，将电荷泵抽到节点N330中.
在时刻t3和t4之间，响应于第三泵信号PMP3的上升沿，通过电容器C330提升节点N330。时刻t3和t4之间的间隔是第三泵抽周期，在第三泵抽周期期间，将电荷泵抽到节点N330中。节点N330处的电压允许晶体管S340在高压生成电路的输出端生成高压VPP。
在时刻t2，第一预充电信号P1呈现高逻辑电平，从而将晶体管S310和512接通，由此将节点N310和N312预充电到电源电压VDD。在时刻t3，第二预充电信号P2呈现高逻辑电平，从而将晶体管523接通，由此将节点N320预充电到电源电压VDD。
参考图6B，实线示出了图5中的节点N330处的电压。在三个泵抽步骤中提升节点N330处的电压。第一泵抽步骤发生在时刻t1和t2之间，第二泵抽步骤发生在时刻t2和t3之间，第三泵抽步骤发生在时刻t3和t4之间。在时刻t4和t5之间，节点N330处的电压保持恒定不变。相反，如先前参考图1和图2所描述的，在时刻t2和t3之间，提升节点P1A被放电到输出节点VCCP中并且被预充电到电源电压VCC。但是，由于提升节点P1A处的电压大于电源电压VCC，所以提升节点P1A处的电压降低到电源电压VCC并且重新启动电荷泵抽，从而降低了泵抽效率，如图6B中的虚线(dotted line)所示。图6B中所示的三个泵抽步骤克服了传统高压生成电路的这个问题。
图7是根据本发明另一实施例的高压生成电路700的电路图。除了在高压生成电路700中在第三泵电路330中的电源电压和节点N330之间连接了电阻器R外，高压生成电路700等同于图5中的高压生成电路。电阻R用来防止在节点N330和电源之间形成电流通路。可以用具有大于宽度的长度的晶体管代替电阻器R。电阻器R或者晶体管称作保持器(keeper)，因为它们保持节点N330处的电压防止其浮动。
图8是根据本发明另一实施例的高压生成电路800的电路图。除了在高压生成电路800中，第三泵电路330还包括延迟器810、控制器820和预充电晶体管830外，高压生成电路800等同于图5中的高压生成电路。
延迟器810通过使第三预充电信号P3延迟预定的时间段而生成延时的第三预充电信号D_P3。控制器820响应于延时的第三预充电信号D_P3来比较节点N330处的电压和电源电压VDD，并且提供比较的结果作为预充电控制信号PP3。将预充电控制信号PP3施加给预充电晶体管830的栅极，该预充电晶体管830连接在电源和节点N330之间。
图9是控制器820的电路图。
参考图9，控制器820包括比较器901，比较器901比较参考电压Vref和控制电压Vctn并且提供输出.由电源提供参考电压Vref，由节点N330提供控制电压Vctn.控制器820还包括使能比较器901的第一PMOS晶体管902和第一NMOS晶体管903.控制器820还包括第二PMOS晶体管904和第二NMOS晶体管905，其中第二PMOS晶体管904接收比较器901的输出，第二NMOS晶体管905接收反转的第三预充电信号/P3.控制器820还包括触发器(flipflop)906，用于响应于延时的第三预充电信号D_P3来锁存(latch)控制器节点N904处的信号，并且提供输出，其中控制器节点N904在第二PMOS晶体管904和第二NMOS晶体管905之间.比较器802还包括NOR(或非)门907和电容器908，NOR门907接收触发器906的输出和反转的第三预充电信号/P3，并且提供输出，电容器908接收NOR门907的输出，并且提供预充电控制信号PP3.
对于第三预充电信号P3具有低逻辑电平的情况，响应于反转的第三预充电信号/P3，第二NMOS晶体管905导通，从而迫使控制器节点N904处的信号呈现低逻辑电平。或者，对于第三预充电信号P3具有高逻辑电平的情况，相应的第一PMOS和NMOS晶体管902和903导通，从而将比较器901连接在电源和地之间，由此使能比较器901。在这些情况下，控制器节点N904处的信号的值取决于比较器901的输出。
对于比较器901的输出具有高逻辑电平的情况，即，对于使能了比较器901并且参考电压Vref大于控制电压Vctn的情况，第二PMOS晶体管904和第二NMOS晶体管905截止。结果，控制器节点N904处的信号具有低逻辑电平。由于触发器906响应于延时的第三预充电信号D_P3，锁存了控制器节点N904处的信号，所以触发器906的输出具有低逻辑电平。结果，接收了触发器906的输出和反转的第三预充电信号/P3的NOR门907的输出具有高逻辑电平。因此，经由电容器908提供的预充电控制信号PP3具有高逻辑电平。
对于预充电控制信号PP3具有高逻辑电平的情况，预充电晶体管830导通。对于预充电晶体管803导通并且电源电压VDD大于节点N330处的电压的情况，在电源和节点N330之间形成电流通路，由此将节点N330预充电到电源电压VDD，如图10中的部分“A”所示。
对于比较器901的输出具有低逻辑电平的情况，即，对于参考电压Vref小于控制电压Vctn的情况，第二PMOS晶体管904导通。对于第二PMOS晶体管904导通并且第二NMOS晶体管905截止的情况，控制器节点N904处的信号具有高逻辑电平。由于触发器906响应于延时的第三预充电信号D_P3，锁存了控制器节点N904处的信号，所以触发器906的输出具有低逻辑电平。结果，接收了触发器906的输出和反转的第三预充电信号的NOR门907的输出具有低逻辑电平。因此，经由电容器908提供的预充电控制信号PP3具有低逻辑电平，结果，预充电晶体管830截止。
根据上面给出的控制器820的描述，无论何时电压VDD小于节点N330处的电压，预充电晶体管830都截止，由此防止在节点N330和电源之间形成电流通路。据此，节点N330不被放电，并且节点N330处的电压维持恒定不变，如图10中的部分“B”所示。
图11是根据本发明另一实施例的高压生成电路1100的电路图。除了高压生成电路1100还包括电荷补偿器1110外，高压生成电路1100等同于图5中的高压生成电路。电荷补偿器1110比较第四提升节点N330处的电压和高压VPP与电源电压VDD之间的差VPP-VDD，并且确定要供给节点N330的电荷量。
图12是电荷补偿器1110的电路图。
参考图12，电荷补偿器1110包括第一到第四电阻器R1、R2、R3和R4，每个都具有电阻R。电荷补偿器1110还包括第一比较器1112、第二比较器1114和NMOS晶体管1116。将电压VDD/2施加给第一比较器1112的第一输入端(+)，并且将电压VPP/2施加给第一比较器1112的第二输入端(-)。结果，根据基尔霍夫电压定律(Kirchhoff’s Voltage Law，KVL)在第一比较器1112的输出节点N1112上输出电压VPP-VDD。将电压VPP-VDD施加给第二比较器1114的第一输入端(+)，并且将节点N330处的电压施加给第二比较器1114的第二输入端(-)。第二比较器1114比较电压VPP-VDD和节点N330处的电压，并且提供输出信号，该输出信号连接到NMOS晶体管1116的栅极。
根据上面给出的有关电荷补偿器1110的描述，对于节点N330处的电压小于电压VPP-VDD的情况，第二比较器1114的输出具有高逻辑电平.对于第二比较器1114的输出具有高逻辑电平的情况，NMOS晶体管1116导通，由此提供节点N330高电压VPP.或者，对于节点N330处的电压大于电压VPP-VDD的情况，第二比较器1114的输出具有低逻辑电平，从而NMOS晶体管1116截止，以防止将电压VPP供给节点N330.
电荷补偿器1110用于在预充电期间将节点N330处的电压维持在恒定电平VPP-VDD。据此，高压生成电路1100使用第一到第三泵电路310、320和330获得最优的电荷泵抽效率。
附图和相应的书面说明中公开的优选实施例是示教示例。本领域的普通技术人员将理解，在不背离由所附权利要求书定义的本发明的范围的条件下，可以对示例性实施例进行形式和细节上的各种修改。
本发明声明分别于2004年4月12和2004年5月27日提交的韩国专利申请No.10-2004-0024893和No.10-2004-0037688的优先权。这些韩国申请的公开全部在此引作参考。

Claims (41)

1.一种高压生成电路，包括：
第一泵电路，用于响应于第一预充电信号将第一提升节点预充电到电源电压，并且响应于第一泵信号提升第一提升节点；
第二泵电路，用于响应于第一预充电信号将第二提升节点预充电到电源电压，响应于第一泵信号提升第二提升节点，响应于第二预充电信号对第三提升节点预充电，并且响应于第二泵信号提升第三提升节点；
第三泵电路，用于响应于第三泵信号提升第四提升节点；
第一开关，用于响应于第一开关信号将第二提升节点连接到第三提升节点；
第二开关，用于响应于第一开关信号将第一提升节点连接到第四提升节点；
第三开关，用于响应于第二开关信号将第三提升节点连接到第四提升节点；以及
第四开关，用于响应于第三开关信号将第四提升节点连接到输出端，由此在输出端提供高电压。
2.如权利要求1所述的高压生成电路，其中所述第一泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第一提升节点之间；
第一电容器，用于提升第一预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有栅极；
第四晶体管，其连接在电源和第一提升节点之间，并且具有连接到第一电容器的栅极；以及
第二电容器，用于提升第一泵信号，由此提升第一提升节点。
3.如权利要求1所述的高压生成电路，其中所述第二泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第二提升节点之间；
第一电容器，用于提升第一泵信号，由此提升第二提升节点；
第二晶体管，其连接在电源和第二提升节点之间，并且具有接收提升后的第一预充电信号的栅极；
第三晶体管，其以二极管形式连接在电源和第三提升节点之间；
第二电容器，用于提升第二预充电信号；
第四晶体管，其以二极管形式连接在电源和第二电容器之间；
第五晶体管，其连接在电源和第二电容器之间，并且具有连接到第三提升节点的栅极；
第六晶体管，其连接在电源和第三提升节点之间，并且具有连接到第二电容器的栅极；以及
第三电容器，用于提升第二泵信号，由此提升第三提升节点。
4.如权利要求1所述的高压生成电路，其中所述第三泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第四提升节点之间；
第一电容器，用于提升第三预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有连接到第四提升节点的栅极；以及
第二电容器，用于提升第三泵信号，由此提升第四提升节点。
5.如权利要求1所述的高压生成电路，其中所述第一开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第二提升节点和第三提升节点之间，并且具有连接到所述电容器的栅极。
6.如权利要求1所述的高压生成电路，其中所述第二开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第一提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
7.如权利要求1所述的高压生成电路，其中所述第三开关包括：
电容器，用于提升第二开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第二预充电信号的栅极；以及
第三晶体管，其连接在第三提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
8.如权利要求1所述的高压生成电路，其中所述第四开关包括：
电容器，用于提升第三开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第三预充电信号的栅极；
第三晶体管，其连接在所述电容器和第四提升节点之间，并且具有连接到提升后的第三预充电信号的栅极；以及
第四晶体管，其连接在第四提升节点和输出端之间，并且具有连接到所述电容器的栅极。
9.一种高压生成电路，包括：
第一泵电路，用于响应于第一预充电信号将第一提升节点预充电到电源电压，并且响应于第一泵信号提升第一提升节点；
第二泵电路，用于响应于第一预充电信号将第二提升节点预充电到电源电压，响应于第一泵信号提升第二提升节点，响应于第二预充电信号对第三提升节点预充电，并且响应于第二泵信号提升第三提升节点；
第三泵电路，用于响应于第三泵信号提升第四提升节点，并且该第三泵电路包括连接在提供电源电压的电源和第四提升节点之间的保持器；
第一开关，用于响应于第一开关信号将第二提升节点连接到第三提升节点；
第二开关，用于响应于第一开关信号将第一提升节点连接到第四提升节点；
第三开关，用于响应于第二开关信号将第三提升节点连接到第四提升节点；以及
第四开关，用于响应于第三开关信号将第四提升节点连接到输出端，由此在输出端提供高电压。
10.如权利要求9所述的高压生成电路，其中所述保持器包括电容器。
11.如权利要求9所述的高压生成电路，其中所述保持器包括具有长度和宽度的晶体管，其中所述长度大于所述宽度。
12.如权利要求9所述的高压生成电路，其中所述第一泵电路包括：
第一晶体管，其以二极管形式连接在电源和第一提升节点之间；
第一电容器，用于提升第一预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间；
第四晶体管，其连接在电源和第一提升节点之间，并且具有连接到第一电容器的栅极；以及
第二电容器，用于提升第一泵信号，由此提升第一提升节点。
13.如权利要求9所述的高压生成电路，其中所述第二泵电路包括：
第一晶体管，其以二极管形式连接在电源和第二提升节点之间；
第一电容器，用于提升第一泵信号，由此提升第二提升节点；
第二晶体管，其连接在电源和第二提升节点之间，并且具有接收提升后的第一预充电信号的栅极；
第三晶体管，其以二极管形式连接在电源和第三提升节点之间；
第二电容器，用于提升第二预充电信号；
第四晶体管，其以二极管形式连接在电源和第二电容器之间；
第五晶体管，其连接在电源和第二电容器之间，并且具有连接到第三提升节点的栅极；
第六晶体管，其连接在电源和第三提升节点之间，并且具有连接到第二电容器的栅极；以及
第三电容器，用于提升第二泵信号，由此提升第三提升节点。
14.如权利要求9所述的高压生成电路，其中所述第三泵电路包括：
第一晶体管，其以二极管形式连接在电源和第四提升节点之间；
第一电容器，用于提升第三预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有连接到第四提升节点的栅极；以及
第二电容器，用于提升第三泵信号，由此提升第四提升节点。
15.如权利要求9所述的高压生成电路，其中所述第一开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第二提升节点和第三提升节点之间，并且具有连接到所述电容器的栅极。
16.如权利要求9所述的高压生成电路，其中所述第二开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第一提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
17.如权利要求9所述的高压生成电路，其中所述第三开关包括：
电容器，用于提升第二开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第二预充电信号的栅极；以及
第三晶体管，其连接在第三提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
18.如权利要求9所述的高压生成电路，其中所述第四开关包括：
电容器，用于提升第三开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第三预充电信号的栅极；
第三晶体管，其连接在所述电容器和第四提升节点之间，并且具有连接到提升后的第三预充电信号的栅极；以及
第四晶体管，其连接在第四提升节点和输出端之间，并且具有连接到所述电容器的栅极。
19.一种高压生成电路，包括：
第一泵电路，用于响应于第一预充电信号将第一提升节点预充电到电源电压，并且响应于第一泵信号提升第一提升节点；
第二泵电路，用于响应于第一预充电信号将第二提升节点预充电到电源电压，响应于第一泵信号提升第二提升节点，响应于第二预充电信号对第三提升节点预充电，并且响应于第二泵信号提升第三提升节点；
第三泵电路，用于选择性地响应于预充电控制信号对第四提升节点预充电，和响应于第三泵信号提升第四提升节点；
第一开关，用于响应于第一开关信号将第二提升节点连接到第三提升节点；
第二开关，用于响应于第一开关信号将第一提升节点连接到第四提升节点；
第三开关，用于响应于第二开关信号将第三提升节点连接到第四提升节点；以及
第四开关，用于响应于第三开关信号将第四提升节点连接到输出端，由此在输出端提供高电压.
20.如权利要求19所述的高压生成电路，其中由控制器生成所述预充电控制信号，所述控制器包括：
比较器，用于响应于第三预充电信号比较电源电压和第四提升节点处的电压，所述比较器具有输出；
第一晶体管，其连接在控制器节点和地之间，并且具有接收第三预充电信号的栅极；
第二晶体管，其连接在提供电源电压的电源和控制器节点之间，并且具有连接到比较器的输出的栅极；
延迟器，用于接收第三预充电信号，并且使该第三预充电信号延迟预定的时间段；
触发器，用于响应于延时后的预充电信号锁存控制器节点处的信号，所述触发器具有输出；
逻辑门，用于接收所述触发器的输出和第三预充电信号；
电容器，用于提升所述逻辑门的输出；以及
第三晶体管，其连接在电源和第四提升节点之间，并且具有连接到所述电容器的栅极。
21.如权利要求19所述的高压生成电路，其中所述第一泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第一提升节点之间；
第一电容器，用于提升第一预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有栅极；
第四晶体管，其连接在电源和第一提升节点之间，并且具有连接到第一电容器的栅极；以及
第二电容器，用于提升第一泵信号，由此提升第一提升节点。
22.如权利要求19所述的高压生成电路，其中所述第二泵电路包括：
第一晶体管，其以二极管形式连接在具有电源电压的电源和第二提升节点之间；
第一电容器，用于提升第一泵信号，由此提升第二提升节点；
第二晶体管，其连接在电源和第二提升节点之间，并且具有接收提升后的第一预充电信号的栅极；
第三晶体管，其以二极管形式连接在电源和第三提升节点之间；
第二电容器，用于提升第二预充电信号；
第四晶体管，其以二极管形式连接在电源和第二电容器之间；
第五晶体管，其连接在电源和第二电容器之间，并且具有连接到第三提升节点的栅极；
第六晶体管，其连接在电源和第三提升节点之间，并且具有连接到第二电容器的栅极；以及
第三电容器，用于提升第二泵信号，由此提升第三提升节点。
23.如权利要求19所述的高压生成电路，其中所述第三泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第四提升节点之间；
第一电容器，用于提升第三预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有连接到第四提升节点的栅极；以及
第二电容器，用于提升第三泵信号，由此提升第四提升节点。
24.如权利要求19所述的高压生成电路，其中所述第一开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第二提升节点和第三提升节点之间，并且具有连接到所述电容器的栅极。
25.如权利要求19所述的高压生成电路，其中所述第二开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第一提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
26.如权利要求19所述的高压生成电路，其中所述第三开关包括：
电容器，用于提升第二开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第二预充电信号的栅极；以及
第三晶体管，其连接在第三提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
27.如权利要求19所述的高压生成电路，其中所述第四开关包括：
电容器，用于提升第三开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第三预充电信号的栅极；
第三晶体管，其连接在所述电容器和第四提升节点之间，并且具有连接到提升后的第三预充电信号的栅极；以及
第四晶体管，其连接在第四提升节点和输出端之间，并且具有连接到所述电容器的栅极。
28.一种高压生成电路，包括：
第一泵电路，用于响应于第一预充电信号将第一提升节点预充电到电源电压，并且响应于第一泵信号提升第一提升节点；
第二泵电路，用于响应于第一预充电信号将第二提升节点预充电到电源电压，响应于第一泵信号提升第二提升节点，响应于第二预充电信号对第三提升节点预充电，并且响应于第二泵信号提升第三提升节点；
第三泵电路，用于使用电荷泵抽单元将第四提升节点预充电到预定的电压，并且响应于第三泵信号提升第四提升节点，所述电荷泵抽单元比较电源电压和高压；
第一开关，用于响应于第一开关信号将第二提升节点连接到第三提升节点；
第二开关，用于响应于第一开关信号将第一提升节点连接到第四提升节点；
第三开关，用于响应于第二开关信号将第三提升节点连接到第四提升节点；以及
第四开关，用于响应于第三开关信号将第四提升节点连接到输出端，由此在输出端提供高电压。
29.如权利要求28所述的高压生成电路，其中所述第三泵电路包括电荷补偿器，所述电荷补偿器包括：
第一电阻器，其具有第一端和第二端，其中第一端连接到提供电源电压的电源；
第二电阻器，其具有第一端和第二端，其中第一端连接到输出端；
第一比较器，其具有第一输入、第二输入和输出，其中第一输入连接到第一电阻器的第二端，第二输入连接到第二电阻器的第二端；
第三电阻器，其连接在第一电阻器的第二端和第一比较器的输出之间；
第四电阻器，其连接在第二电阻器的第二端和地之间；
第二比较器，其具有第一输入和第二输入，其中第一输入连接到第一比较器的输出，第二输入连接到第四提升节点；以及
晶体管，其连接在输出端和第四提升节点之间，并且具有连接到第二比较器的输出的栅极。
30.如权利要求28所述的高压生成电路，其中所述第一泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第一提升节点之间；
第一电容器，用于提升第一预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有栅极；
第四晶体管，其连接在电源和第一提升节点之间，并且具有连接到第一电容器的栅极；以及
第二电容器，用于提升第一泵信号，由此提升第一提升节点。
31.如权利要求28所述的高压生成电路，其中所述第二泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第二提升节点之间；
第一电容器，用于提升第一泵信号，由此提升第二提升节点；
第二晶体管，其连接在电源和第二提升节点之间，并且具有接收提升后的第一预充电信号的栅极；
第三晶体管，其以二极管形式连接在电源和第三提升节点之间；
第二电容器，用于提升第二预充电信号；
第四晶体管，其以二极管形式连接在电源和第二电容器之间；
第五晶体管，其连接在电源和第二电容器之间，并且具有连接到第三提升节点的栅极；
第六晶体管，其连接在电源和第三提升节点之间，并且具有连接到第二电容器的栅极；以及
第三电容器，用于提升第二泵信号，由此提升第三提升节点。
32.如权利要求28所述的高压生成电路，其中所述第三泵电路包括：
第一晶体管，其以二极管形式连接在提供电源电压的电源和第四提升节点之间；
第一电容器，用于提升第三预充电信号；
第二晶体管，其以二极管形式连接在电源和第一电容器之间；
第三晶体管，其连接在电源和第一电容器之间，并且具有连接到第四提升节点的栅极；以及
第二电容器，用于提升第三泵信号，由此提升第四提升节点。
33.如权利要求28所述的高压生成电路，其中所述第一开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第二提升节点和第三提升节点之间，并且具有连接到所述电容器的栅极。
34.如权利要求28所述的高压生成电路，其中所述第二开关包括：
电容器，用于提升第一开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第一预充电信号的栅极；以及
第三晶体管，其连接在第一提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
35.如权利要求28所述的高压生成电路，其中所述第三开关包括：
电容器，用于提升第二开关信号；
第一晶体管，其以二极管形式连接在提供电源电压的电源和所述电容器之间；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第二预充电信号的栅极；以及
第三晶体管，其连接在第三提升节点和第四提升节点之间，并且具有连接到所述电容器的栅极。
36.如权利要求28所述的高压生成电路，其中所述第四开关包括：
电容器，用于提升第三开关信号；
第一晶体管，其以二极管形式连接在电源和所述电容器之间，所述电源具有电源电压；
第二晶体管，其连接在电源和所述电容器之间，并且具有连接到提升后的第三预充电信号的栅极；
第三晶体管，其连接在所述电容器和第四提升节点之间，并且具有连接到提升后的第三预充电信号的栅极；以及
第四晶体管，其连接在第四提升节点和输出端之间，并且具有连接到所述电容器的栅极。
37.如权利要求9所述的高压生成电路，其中所述保持器包括连接在电源和提升节点之间的电阻器。
38.如权利要求29所述的高压生成电路，其中所述电荷补偿器将提升节点处的电压维持在等于高压和电源电压之间的差的电压电平。
39.如权利要求2所述的高压生成电路，其中所述第一到第四晶体管是NMOS晶体管。
40.如权利要求20所述的高压生成电路，其中所述第一到第三晶体管是NMOS晶体管。
41.如权利要求30所述的高压生成电路，其中所述第一到第四晶体管是NMOS晶体管。
CN200510064107.3A 2004-04-12 2005-04-11 保持电荷泵抽效率的高压生成电路 Expired - Fee Related CN1684195B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040024893 2004-04-12
KR24893/04 2004-04-12
KR1020040037688A KR100585144B1 (ko) 2004-04-12 2004-05-27 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
KR37688/04 2004-05-27

Publications (2)

Publication Number Publication Date
CN1684195A CN1684195A (zh) 2005-10-19
CN1684195B true CN1684195B (zh) 2010-05-12

Family

ID=35263456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510064107.3A Expired - Fee Related CN1684195B (zh) 2004-04-12 2005-04-11 保持电荷泵抽效率的高压生成电路

Country Status (4)

Country Link
US (4) US7295058B2 (zh)
JP (1) JP4808988B2 (zh)
CN (1) CN1684195B (zh)
TW (1) TWI267863B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752656B1 (ko) * 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
KR100866965B1 (ko) * 2007-05-02 2008-11-05 삼성전자주식회사 차지 펌프 회로 및 그 제어 방법
US9628053B2 (en) * 2014-09-03 2017-04-18 Infineon Technologies Americas Corp. Multi-level pulse generator circuitry
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN110265080A (zh) * 2019-06-25 2019-09-20 中国科学院微电子研究所 一种字线电压产生电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266842A (en) * 1991-10-25 1993-11-30 Samsung Electronics Co., Ltd. Charge pump circuit for a substrate voltage generator
US5936459A (en) * 1996-02-27 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Internal potential generating circuit and boosted potential generating unit using pumping operation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483188A (en) * 1994-09-27 1996-01-09 Intel Corporation Gil edge rate control circuit
JP3884810B2 (ja) 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
KR100273208B1 (ko) * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR100244465B1 (ko) * 1997-04-21 2000-02-01 김영환 동기식 승압전압 발생기
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
KR100364427B1 (ko) * 2000-12-30 2002-12-11 주식회사 하이닉스반도체 반도체 메모리장치의 고 효율 펌프회로
KR100398575B1 (ko) 2001-06-29 2003-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 고전압 발생회로
KR100399599B1 (ko) * 2001-08-01 2003-09-26 삼성전자주식회사 고전압 발생회로 및 방법
US6414882B1 (en) * 2001-08-30 2002-07-02 Micron Technology, Inc. Low voltage charge pump apparatus and method
KR100439026B1 (ko) * 2001-10-23 2004-07-03 삼성전자주식회사 고전압 발생회로 및 방법
US6710617B2 (en) * 2002-01-10 2004-03-23 Agilent Technologies, Inc. Variable slew rate control for open drain bus
US6717459B2 (en) * 2002-02-21 2004-04-06 Micron Technology, Inc. Capacitor charge sharing charge pump
KR100462863B1 (ko) * 2002-08-08 2004-12-17 삼성전자주식회사 고전압 발생회로 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266842A (en) * 1991-10-25 1993-11-30 Samsung Electronics Co., Ltd. Charge pump circuit for a substrate voltage generator
US5936459A (en) * 1996-02-27 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Internal potential generating circuit and boosted potential generating unit using pumping operation

Also Published As

Publication number Publication date
US20080024200A1 (en) 2008-01-31
US7573320B2 (en) 2009-08-11
TW200609945A (en) 2006-03-16
JP2005304297A (ja) 2005-10-27
US20050254308A1 (en) 2005-11-17
TWI267863B (en) 2006-12-01
CN1684195A (zh) 2005-10-19
JP4808988B2 (ja) 2011-11-02
US20080024201A1 (en) 2008-01-31
US7295058B2 (en) 2007-11-13
US7511562B2 (en) 2009-03-31
US7573319B2 (en) 2009-08-11
US20080024202A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US7098725B2 (en) Multi stage voltage pump circuit
US6198340B1 (en) High efficiency CMOS pump circuit
CN100490011C (zh) 用于动态随机存取内存(dram)局部字符线驱动器的电路
JP2604526B2 (ja) 半導体メモリ装置
US20040263238A1 (en) Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor
US7545203B2 (en) Internal voltage generation circuit
US20110205829A1 (en) Semiconductor memory device
CN1684195B (zh) 保持电荷泵抽效率的高压生成电路
JP4393182B2 (ja) 電圧発生回路
JP2011205789A (ja) 半導体昇圧回路及びその制御方法
US7319626B2 (en) High voltage generating circuit and method and semiconductor memory device including the circuit
KR100753124B1 (ko) 내부 전압 발생 회로
JP2006060995A (ja) チャージポンプ回路
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
US8138821B2 (en) High voltage pumping circuit
JP3984143B2 (ja) 内部負電源生成回路及びそれを有する半導体メモリ
US20100201435A1 (en) Circuit for initializing voltage pump and voltage pumping device using the same
US20030076081A1 (en) Current generating device and voltage generating device
KR20020021551A (ko) 다단계 고전압 발생장치
KR20070036522A (ko) 챠지 펌프
JP2001085621A (ja) 半導体集積回路
JP2010110032A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20130411