KR100439026B1 - 고전압 발생회로 및 방법 - Google Patents

고전압 발생회로 및 방법 Download PDF

Info

Publication number
KR100439026B1
KR100439026B1 KR20010065522A KR20010065522A KR100439026B1 KR 100439026 B1 KR100439026 B1 KR 100439026B1 KR 20010065522 A KR20010065522 A KR 20010065522A KR 20010065522 A KR20010065522 A KR 20010065522A KR 100439026 B1 KR100439026 B1 KR 100439026B1
Authority
KR
South Korea
Prior art keywords
control signal
response
node
boosting
nodes
Prior art date
Application number
KR20010065522A
Other languages
English (en)
Other versions
KR20030033517A (ko
Inventor
심재윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20010065522A priority Critical patent/KR100439026B1/ko
Publication of KR20030033517A publication Critical patent/KR20030033517A/ko
Application granted granted Critical
Publication of KR100439026B1 publication Critical patent/KR100439026B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the SCHENKEL type

Abstract

본 발명은 고전압 발생회로 및 방법을 공개한다. 그 회로는 인에이블 신호가 발생되지 않으면 제1기간에서 제1제어신호를 발생하고, 인에이블 신호가 발생되는 제2, 3기간에서 제2, 3제어신호들을 순서대로 발생하는 제어신호 발생회로, 제1제어신호에 응답하여 제1, 3노드들을 승압하고 제1, 2노드사이 및 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 회로, 제2제어신호에 응답하여 제2노드를 승압하고 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 회로, 제1제어신호의 반전된 신호에 응답하여 제1, 3노드들을 프리차지하는 제1, 2프리차지 회로, 제3제어신호에 응답하여 제2노드를 프리차지하는 제3프리차지 회로, 제4노드를 프리차지하고, 제4노드로 전하를 공급하는 프리차지 및 전하 공급 회로, 및 제3제어신호에 응답하여 제4노드를 승압하고 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 회로로 구성되어 있다. 따라서, 전원전압의 레벨이 낮아지더라도 원하는 고전압을 발생할 수 있으며, 고전압을 빠르게 승압할 수 있다.

Description

고전압 발생회로 및 방법{High voltage generating circuit and method}

본 발명은 고전압 발생회로에 관한 것으로, 특히 반도체 메모리 장치의 고전압 발생회로 및 방법에 관한 것이다.

일반적으로, 반도체 메모리 장치의 고전압 발생회로는 외부 전원전압보다 높은 고전압을 발생한다. 이와같은 고전압 발생회로는 워드 라인 드라이버, 비트 라인 아이솔레이션 회로, 및 데이터 출력 버퍼와 같은 회로를 구성하는 NMOS트랜지스터의 게이트로 인가되어 전원전압 레벨을 문턱전압의 손실없이 전송하기 위하여 사용된다.

일반적으로, 동적 반도체 메모리 장치의 메모리 셀은 데이터를 저장하기 위한 캐패시터와 워드 라인으로 인가되는 신호에 응답하여 온되어 비트 라인과 캐패시터사이에 데이터를 전송하기 위한 NMOS트랜지스터로 구성되어 있다. 그런데, NMOS트랜지스터는 그 특성상 전원전압 레벨을 전송할 때 문턱전압의 손실이 발생한다. 그래서, 문턱전압의 손실없이 데이터를 전송하기 위하여는 액티브 명령에 응답하여 워드 라인으로 고전압을 인가한다.

도1은 종래의 고전압 발생회로의 구성을 나타내는 것으로, 펄스신호 발생회로(10), NMOS트랜지스터들(N1, N2-1 ~ N2-n), 및 CMOS캐패시터들(C11 ~ C1n)로 구성되어 있다.

도1에 나타낸 고전압 발생회로는 n단으로 구성된 고전압 발생회로의 구성을 나타내는 것이다.

도1에 나타낸 회로의 기능을 설명하면 다음과 같다.

펄스신호 발생회로(10)는 반대되는 위상의 펄스 신호들(P1, P2)을 반복적으로 발생한다. 캐패시터들(C11 ~ C1n) 각각은 펄스 신호들(P1, P2)에 응답하여 노드들(n1 ~ nn)을 승압한다. NMOS트랜지스터(N1)는 다이오드 구성으로 노드(n1)에 전압(VDD-VT)을 전송한다. NMOS트랜지스터들(N2-1 ~ N2-n) 각각은 노드들(n1 ~ nn)로 인가되는 전압에 응답하여 노드들(n1 ~ nn)의 전압을 노드들(n2 ~ nn) 및 고전압 발생단자(VPP)로 전송한다.

도2는 도1에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도로서, 도2를 이용하여 도1에 나타낸 회로의 동작을 설명하면 다음과 같다.

노드(n1)는 전압(VDD - VT) 레벨로 프리차지된다. 여기에서, 전압(VT)은 NMOS트랜지스터(N1)의 문턱전압 레벨을 말한다.

기간(T1)에서, "하이"레벨의 펄스 신호(P1)에 응답하여 노드들(n1, ..., n(n-1))을 전압(2VDD-VT) 레벨로 승압하고, 승압된 전압은 NMOS트랜지스터들(N2-1, ..., N2-(n-1))을 통하여 노드들(n2, ..., nn)로 전송되고, 이때 노드들(n2, ..., nn)의 전압은 전압(2VDD-2VT) 레벨로 된다.

다음, 기간(T2)에서, "하이"레벨의 펄스 신호(P2)에 응답하여 노드들(n2, ..., nn)을 전압(3VDD-2VT) 레벨로 승압하고, 승압된 전압은 NMOS트랜지스터들(N2-2, ..., N2-n)을 통하여 노드들(n3, ..., n(n-1)) 및 고전압 발생단자(VPP)로 전송되고, 이때, 노드들(n3, ..., n(n-1)) 및 고전압 발생단자(VPP)의 전압은 전압(3VDD-3VT) 레벨로 된다.

그런데, 도1에 나타낸 회로는 고전압(VPP)을 승압하기 위하여 여러 단을 거쳐야 하며 이로 인해 전류 소모가 커지고, 또한, 빠른 시간에 원하는 고전압(VPP)을 발생할 수 없다는 문제점이 있었다.

도3은 종래의 고전압 발생회로의 구성을 나타내는 것으로, 제어신호 발생회로(20), 프리차지 회로들(22, 24), 캐패시터들(C2, C3), 레벨 쉬프터들(26, 28), 및 NMOS트랜지스터들(N3, N4)로 구성되어 있다.

도3에 나타낸 고전압 발생회로는 프리차지 회로를 구비한 2단 승압 회로의 구성을 나타내는 것이다.

도3에 나타낸 회로의 기능을 설명하면 다음과 같다.

제어신호 발생회로(20)는 액티브 명령(ACT)과 반대 위상의 펄스 신호(P3)를 발생하고, "하이"레벨의 액티브 명령(ACT)이 인가되면 서로 반대 위상의 펄스 신호들(P4, P5)을 발생한다. 프리차지 회로들(22, 24) 각각은 펄스 신호(P3)에 응답하여 노드들(A, B)을 프리차지한다. 캐패시터들(C2, C3) 각각은 펄스 신호들(P4, P5)에 응답하여 노드들(A, B)을 승압한다. 레벨 쉬프터들(26, 28) 각각은 펄스 신호들(P4, P5)의 레벨을 변환한다. NMOS트랜지스터들(N3, N4) 각각은 레벨 쉬프터들(26, 28)의 출력신호에 응답하여 온되어 노드들(A, B)의 전압을 전송한다.

도4는 도3에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도로서, 도4를 이용하여 도3에 나타낸 회로의 동작을 설명하면 다음과 같다.

기간(T3)에서, "로우"레벨의 액티브 명령(ACT)이 인가되면 제어신호 발생회로(20)로부터 "하이"레벨의 펄스 신호(P3)가 발생된다. "하이"레벨의 펄스 신호(P3)가 발생되면 프리차지 회로들(22, 24)이 노드들(A, B)을 전압(VDD) 레벨로 프리차지한다.

기간(T4)에서, "하이"레벨의 액티브 명령(ACT)이 인가되면 제어신호 발생회로(20)로부터 "하이"레벨의 펄스 신호(P4)가 발생된다. "하이"레벨의 펄스신호(P4)가 발생되면 캐패시터(C2)에 의해서 노드(A)의 전압이 전압(2VDD) 레벨로 승압된다. 레벨 쉬프터(26)는 전원전압(VDD) 레벨의 펄스 신호(P4)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N3)는 고전압(VPP) 레벨에 응답하여 온된다. 그러면, 노드(A)와 노드(B)사이에 전하 공유가 이루어져 노드들(A, B)의 전압이 각각 1.5VDD로 된다.

기간(T5)에서, 제어신호 발생회로(20)로부터 "로우"레벨의 펄스 신호(P4)와 "하이"레벨의 펄스 신호(P5)가 발생된다. "하이"레벨의 펄스 신호(P5)가 발생되면 캐패시터(C3)에 의해서 노드(B)의 전압이 전압(2.5VDD) 레벨로 승압된다. 레벨 쉬프터(28)는 전원전압(VDD) 레벨의 펄스 신호(P5)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N4)는 고전압(VPP) 레벨에 응답하여 온된다. 그러면, 노드(B)와 고전압(VPP) 발생단자사이에 전하 공유가 이루어져 고전압(VPP) 레벨이 승압된다.

도3에 나타낸 종래의 고전압 발생회로는 승압 노드인 노드(B)의 전압을 2.5VDD 레벨까지 승압할 수 있다.

즉, 도3에 나타낸 종래의 고전압 발생회로는 승압 노드의 전압을 도1에 나타낸 고전압 발생회로의 승압 노드의 전압보다 높게 승압 할 수 있으며, 고전압 승압 타이밍을 빠르게 가져갈 수 있다는 장점이 있다.

도3에 나타낸 고전압 발생회로는 전원전압이 높은 경우에는 문제가 되지 않는다. 그러나, 반도체 메모리 장치의 전원전압(VDD)이 감소함에 따라 고전압(VPP) 레벨 또한 감소하게 되고, 전원전압(VDD)의 감소율보다 고전압(VPP)의 감소율이 더 크기 때문에 도3에 나타낸 고전압 발생회로의 승압 능력으로는 원하는 고전압(VPP)을 발생하기가 용이하지 않다는 문제점이 있다.

본 발명의 목적은 전원전압의 레벨이 낮아지더라도 빠른 시간에 원하는 고전압 레벨로 승압할 수 있는 고전압 발생회로를 제공하는데 있다.

본 발명의 다른 목적은 상기 목적을 달성하기 위한 고전압 발생회로의 고전압 발생방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제1형태는 인에이블 신호가 발생되지 않으면 제1기간에서 1제어신호를 발생하고, 상기 인에이블 신호가 발생되는 제2, 3, 4기간에서 제2, 3, 4제어신호들을 순서대로 발생하는 제어신호 발생수단, 상기 제1제어신호에 응답하여 제1, 2, 3노드들을 프리차지하는 제1, 2, 3프리차지 수단, 상기 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단, 상기 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단, 상기 제4노드를 프리차지하고, 상기 제4노드로 전하를 공급하는 프리차지 및 전하 공급수단, 및 상기 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제2형태는 인에이블 신호가 발생되지 않으면 제1기간에서 1제어신호를 발생하고, 상기 인에이블 신호가 발생되는 제2, 3, 4기간에서 제2, 3, 4제어신호들을 순서대로 발생하는 제어신호 발생수단, 상기 제1제어신호에 응답하여 제1, 2, 3, 4노드들을 프리차지하는 제1, 2, 3, 4프리차지 수단, 상기 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단, 상기 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단, 및 상기 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제3형태는 인에이블 신호가 발생되지 않으면 제1기간에서 제1제어신호를 발생하고, 상기 인에이블 신호가 발생되는 제2, 3기간에서 제2, 3제어신호들을 순서대로 발생하는 제어신호 발생수단, 상기 제1제어신호에 응답하여 상기 제1, 3노드들을 승압하고 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단, 상기 제2제어신호에 응답하여 상기 제2노드를 승압하고 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단, 상기 제1제어신호의 반전된 신호에 응답하여 상기 제1, 3노드들을 프리차지하는 제1, 2프리차지 수단, 상기 제3제어신호에 응답하여 상기 제2노드를 프리차지하는 제3프리차지 수단, 상기 제4노드를 프리차지하고, 상기 제4노드로 전하를 공급하는 프리차지 및 전하 공급 수단, 및 상기 제3제어신호에 응답하여 상기 제4노드를 승압하고 상기제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제4형태는 인에이블 신호를 입력하여 제1, 2, 3, 및 4제어신호들을 발생하는 제어신호 발생수단, 상기 제1제어신호에 응답하여 제1, 2, 3, 및 4승압 노드들을 프리차지하는 프리차지 수단, 상기 제2제어신호에 응답하여 상기 제1, 3승압 노드들을 승압하고, 상기 제1, 2승압 노드들 및 상기 제3, 4승압 노드들사이에 전하 공유 동작을 수행하는 제1승압 및 전하 전송 수단, 상기 제3제어신호에 응답하여 상기 제2승압 노드를 승압하고, 상기 제2, 4승압 노드들사이에 전하 공유 동작을 수행하는 제2승압 및 전하 전송 수단, 및 상기 제4제어신호에 응답하여 상기 제4승압 노드를 승압하고, 상기 제4승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단을 구비하는 것을 특징으로 한다.상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제5형태는 반도체 메모리 장치의 고전압 발생회로에 있어서, 인에이블 신호를 입력하여 프리차지 제어신호와 승압전압 제어신호들을 발생하는 제어신호 발생회로, 상기 프리차지 제어신호에 응답하여 상기 복수개의 승압수단 각각을 프리차지하는 복수개의 프리차지수단, 상기 승압전압 제어신호들에 의하여 승압된 전압을 발생하는 복수개의 승압수단, 상기 승압전압 제어신호들중 적어도 하나의 승압전압 제어신호가 상기 복수개의 승압수단을 제어하는 상기 승압전압 제어회로를 구비하며, 적어도 2개이상의 상기 승압 수단에 의한 출력이 다른 승압수단에 공통으로 연결되는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 고전압 발생방법의 제1형태는 인에이블 신호가 발생되지 않는 제1기간에서 발생되는 제1제어신호에 응답하여 제1,2, 3노드들을 프리차지하는 프리차지 단계, 상기 인에이블 신호가 발생되는 제2기간에서 발생되는 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 단계, 상기 인에이블 신호가 발생되는 제3기간에서 발생되는 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 단계, 및 상기 인에이블 신호가 발생되는 제4기간에서 발생되는 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 단계를 구비하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 고전압 발생방법의 제2형태는 인에이블 신호가 발생되지 않는 제1기간에서 발생되는 제1제어신호에 응답하여 제1, 3노드들을 승압하고, 제1, 2노드사이 및 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 단계, 상기 인에이블 신호가 발생되는 제2기간에서 발생되는 제2제어신호에 응답하여 상기 제2노드를 승압하고 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 단계, 상기 제1제어신호의 반전된 신호에 응답하여 상기 제1, 3노드들을 프리차지하는 제1프리차지 단계, 상기 인에이블 신호가 발생되는 제3기간에서 발생되는 제3제어신호에 응답하여 상기 제2노드를 프리차지하는 제2프리차지 단계, 및 상기 제3제어신호에 응답하여 상기 제4노드를 승압하고 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 단계를 구비하는 것을 특징으로 한다.

도1은 종래의 고전압 발생회로의 구성을 나타내는 것이다.

도2는 도1에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도이다.

도3은 종래의 고전압 발생회로의 구성을 나타내는 것이다.

도4는 도3에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도이다.

도5는 본 발명의 고전압 발생회로의 일실시예의 구성을 나타내는 것이다.

도6은 도5에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.

도7은 본 발명의 고전압 발생회로의 다른 실시예의 회로도이다.

도8은 도7에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도이다.

도9는 본 발명의 고전압 발생회로의 다른 실시예의 구성을 나타내는 것이다.

도10은 도9에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 고전압 발생회로 및 방법을 설명하면 다음과 같다.

도5는 본 발명의 고전압 발생회로의 일실시예의 구성을 나타내는 것으로, 제어신호 발생회로(30), 프리차지 회로들(32-1, 32-2, 32-3), 캐패시터들(C4 ~ C7), 레벨 쉬프터들(34-1 ~ 34-4), 및 NMOS트랜지스터들(N5 ~ N9)로 구성되어 있다.

도5에 나타낸 구성의 기능을 설명하면 다음과 같다.

제어신호 발생회로(30)는 액티브 명령(ACT)과 반대 위상의 펄스 신호(P6)를 발생하고, "하이"레벨의 액티브 명령(ACT)이 인가되는 기간에 서로 다른 위상에서 "하이"레벨의 펄스 신호들(P7, P8, P9)을 발생한다. 프리차지 회로들(32-1, 32-2, 32-3) 각각은 "하이"레벨의 펄스 신호(P6)에 응답하여 노드들(C, D, E)을 전압(VDD) 레벨로 프리차지한다. NMOS트랜지스터(N9)는 초기에 노드(F)를 전압(VDD-VT)(여기에서, 전압(VT)은 NMOS트랜지스터(N9)의 문턱전압을 말한다) 레벨로 프리차지하고, "하이"레벨의 펄스신호(P9)에 의해서 노드(F)를 고전압(VPP)으로 만든 후에 펄스신호(P9)가 "로우"레벨로 천이되면 노드(F)가 전압(VPP-VDD)으로 된다. 즉, NMOS트랜지스터(N8)가 온되어 고전압(VPP)을 승압한 후 노드(F)의 전압이 전압(VPP-VDD) 레벨로 낮아지게 된다. 이때, 노드(F)의 전압(VPP-VDD) 레벨이 전원전압(VDD)의 레벨보다 낮아지게 되면 노드(F)의 전하 손실을 보상해주게 된다. 캐패시터들(C4, C6)은 "하이"레벨의 펄스 신호(P7)에 응답하여 노드들(C, E)을 전압(2VDD) 레벨로 승압한다. 캐패시터(C5)는 "하이"레벨의 펄스 신호(P8)에 응답하여 노드(D)를 전압(2VDD) 레벨로 승압한다. 캐패시터(C7)는 "하이"레벨의 펄스 신호(P9)에 응답하여 노드(F)를 전압(2VDD) 레벨로 승압한다. 레벨 쉬프터들(34-1, 34-3)은 펄스 신호(P7)의 "하이"레벨의 전압(VDD) 레벨을 고전압(VPP) 레벨로 변환한다. 레벨 쉬프터(34-2)는 펄스 신호(P8)의 "하이"레벨의 전압(VDD) 레벨을 고전압(VPP) 레벨로 변환한다. 레벨 쉬프터(34-3)는 펄스 신호(P7)의 "하이"레벨의 전압(VDD) 레벨을 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N5)는 레벨 쉬프터(34-1)로부터 출력되는 고전압(VPP) 레벨에 응답하여 온되어 노드들(C, D)사이의 전하 공유 동작이 이루어지게 한다. NMOS트랜지스터(N6)는 레벨 쉬프터(34-2)로부터 출력되는 고전압(VPP) 레벨에 응답하여 온되어 노드들(D, F)사이의 전하 공유 동작이 이루어지게 한다. NMOS트랜지스터(N7)는 레벨 쉬프터(34-3)로부터 출력되는 고전압(VPP) 레벨에 응답하여 온되어, 노드들(E, F)사이의 전하 공유 동작이 이루어지게 한다. NMOS트랜지스터(N8)는 레벨 쉬프터(34-4)로부터 출력되는 고전압(VPP) 레벨에 응답하여 온된다. 따라서, 노드(F)의 전하가 고전압(VPP) 발생단자로 전송되어 고전압(VPP)을 승압한다.

도6은 도5에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도로서, 도6을 이용하여 도5에 나타낸 회로의 동작을 설명하면 다음과 같다.

액티브 명령(ACT)이 인가되면 제어신호 발생회로(30)가 액티브 명령(ACT)과 반대 위상의 펄스 신호(P6)를 발생한다. "하이"레벨의 액티브 명령(ACT)이 인가되면, 기간(T7)에 전원전압(VDD) 레벨의 펄스 신호(P7)를, 기간(T8)에 전원전압(VDD) 레벨의 펄스 신호(P8)를, 기간(T9)에 전원전압(VDD) 레벨의 펄스 신호(P9)를 순서대로 발생한다.

수회 내지 수십회 동작이 반복적으로 수행된 후의 기간(T6)에서 "로우"레벨의 액티브 명령(ACT)이 인가되면 제어신호 발생회로(30)로부터 "하이"레벨의 펄스 신호(P6)가 발생된다. 그러면, 프리차지 회로들(32-1 ~ 32-3)이 동작하여 노드들(C, D, E)이 프리차지되고, 노드(F)는 전압(VPP-VDD)으로 된다.

기간(T7)에서 "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P7)가 발생되면 캐패시터(C4)에 의해서 노드(C)가 전압(2VDD) 레벨로 승압된다. 레벨 쉬프터(34-1)는 전원전압(VDD) 레벨의 펄스 신호(P7)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N5)가 온되어 노드들(C, D)사이에 전하 공유가 이루어져 노드들(C, D)이 전압(1.5VDD) 레벨로 된다. 그리고, 캐패시터(C6)에 의해서 노드(E)가 전압(2VDD) 레벨로 승압된다. 레벨 쉬프터(34-3)는 전원전압(VDD) 레벨의 펄스 신호(P7)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N7)가 온되어 노드들(E, F)사이에 전하 공유가 이루어져 노드들(E, F)이 전압(0.5VPP+0.5VDD) 레벨로 된다.

기간(T8)에서 "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P8)가 발생되면 캐패시터(C5)에 의해서 노드들(D, E)이 전압(2.5VDD) 레벨로 승압된다. 레벨 쉬프터(34-2)는 전원전압(VDD) 레벨의 펄스 신호(P8)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N6)가 온되어 노드들(D, F)사이에 전하 공유가 이루어져 노드들(D, F)이 전압(0.25VPP+1.5VDD) 레벨로 된다.

기간(T9)에서 "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P9)가 발생되면캐패시터(C7)에 의해서 노드(F)가 전압(0.25VPP+2.5VDD) 레벨로 승압된다. 레벨 쉬프터(34-4)는 전원전압(VDD) 레벨의 펄스 신호(P9)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N8)가 온되어 노드(F)로부터 고전압 발생단자(VPP)로 전하가 전송되어 고전압(VPP)이 발생된다.

상술한 바와 같은 방법으로 반복적으로 동작을 수행함에 의해서 고전압(VPP)을 발생한다.

도5에 나타낸 고전압 발생회로는 도6에 나타낸 바와 같이 승압 노드인 노드(F)의 전압을 전압(0.25VPP+2.5VDD) 레벨까지 승압함으로써 전원전압(VDD)의 레벨이 감소하더라도 원하는 고전압(VPP)으로 승압할 수 있다. 즉, 도3에 나타낸 종래의 고전압 발생회로가 승압 노드를 전압(2.5VDD) 레벨까지 승압하는 것에 비해서 도5에 나타낸 본 발명의 고전압 발생회로는 승압 노드를 전압(0.25VPP+2.5VDD) 레벨까지 승압할 수 있다.

도7은 본 발명의 고전압 발생회로의 다른 실시예의 회로도로서, 도5에 나타낸 회로에 프리차지 회로(32-4)를 추가하고 NMOS트랜지스터(N9)를 제거하여 구성되어 있다.

도7에 나타낸 고전압 발생회로는 노드(F)를 프리차지하기 위한 프리차지 회로(32-4)를 추가하여 노드들(C, D, E)이 프리차지될 때 노드(F)가 함께 프리차지되도록 한다.

도8은 도7에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도로서, 도8에 나타낸 동작 타이밍도를 이용하여 도7에 나타낸 회로의 동작을 설명하면 다음과 같다.

도8에 나타낸 타이밍도에서, 펄스 신호들(P6, P7, P8, P9)은 도6에 나타낸 타이밍도에서와 같이 발생된다.

기간(T6)에서, "로우"레벨의 액티브 명령이 인가되면 제어신호 발생회로(30)로부터 "하이"레벨의 펄스 신호(P6)가 발생된다. 그러면, 프리차지 회로들(32-1 ~ 32-3, 32-4)이 동작하여 노드들(C, D, E, F)이 프리차지된다.

기간(T7)에서, "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P7)가 발생되면 캐패시터(C4)에 의해서 노드(C)가 전압(2VDD) 레벨로 승압된다. 레벨 쉬프터(34-1)는 전원전압(VDD) 레벨의 펄스 신호(P7)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N5)가 온되어 노드들(C, D)사이에 전하 공유가 이루어져 노드들(C, D)이 전압(1.5VDD) 레벨로 된다. 그리고, 캐패시터(C6)에 의해서 노드(E)가 전압(2VDD) 레벨로 승압된다. 레벨 쉬프터(34-3)는 전원전압(VDD) 레벨의 펄스 신호(P7)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N7)가 온되어 노드들(E, F)사이에 전하 공유가 이루어져 노드들(E, F)이 전압(1.5VDD) 레벨로 된다.

기간(T8)에서, "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P8)가 발생되면 캐패시터(C5)에 의해서 노드들(D, E)이 전압(2.5VDD) 레벨로 승압된다. 레벨 쉬프터(34-2)는 전원전압(VDD) 레벨의 펄스 신호(P8)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N6)가 온되어 노드들(D, F)사이에 전하 공유가 이루어져 노드들(D, F)의 전압이 전압(2VDD) 레벨로 된다.

기간(T9)에서, "하이"레벨의 전원전압(VDD) 레벨의 펄스 신호(P9)가 발생되면 캐패시터(C7)에 의해서 노드(F)가 전압(3VDD) 레벨로 승압된다. 레벨 쉬프터(34-4)는 전원전압(VDD) 레벨의 펄스 신호(P9)를 고전압(VPP) 레벨로 변환한다. 그러면, NMOS트랜지스터(N8)가 온되어 노드(F)로부터 고전압 발생단자(VPP)로 전하가 전송되어 고전압(VPP)이 승압된다.

도7에 나타낸 본 발명의 고전압 발생회로는 도8에 나타낸 바와 같이 승압 노드인 노드(F)의 전압을 전압(3.0VDD) 레벨까지 승압함으로써 전원전압(VDD)의 레벨이 감소하더라도 원하는 고전압(VPP)으로 승압할 수 있다. 즉, 도3에 나타낸 종래의 고전압 발생회로에 비해서 승압 노드의 전압을 높일 수 있다.

도5 및 도7에 나타낸 본 발명의 고전압 발생회로는 전원전압(VDD)의 레벨이 낮아지더라도 원하는 고전압(VPP)으로 승압할 수 있으나, 고전압 승압 동작이 "하이"레벨의 액티브 명령(ACT)이 인가되는 기간내에서 3단계로 이루어지기 때문에 도3에 나타낸 종래의 고전압 발생회로에 비해서 빠른 승압 동작이 이루어질 수 없다. 즉, 본 발명의 고전압 발생회로는 도6 및 도8의 타이밍도에 나타낸 바와 같이 기간(T9)에서 고전압(VPP) 승압 동작이 이루어지기 때문에 도3에 나타낸 종래의 고전압 발생회로에 비해서 빠른 승압 동작이 이루어질 수 없다.

도9는 본 발명의 고전압 발생회로의 다른 실시예의 구성을 나타내는 것으로, 제어신호 발생회로(40), 인버터(INV), 프리차지 회로들(42-1, 42-2, 42-3), 캐패시터들(C8 ~ C11), 레벨 쉬프터들(44-1 ~ 44-4), 및 NMOS트랜지스터들(N10 ~ N14)로 구성되어 있다.

도9에 나타낸 회로의 기능을 설명하면 다음과 같다.

제어신호 발생회로(40)는 액티브 명령(ACT)이 인가되면 액티브 명령(ACT)과 반대 위상의 펄스 신호(P10)를 발생하고, "하이"레벨의 액티브 명령(ACT)이 인가되는 기간내에 서로 다른 위상의 "하이"레벨의 펄스 신호들(P11, P12)을 발생한다. 인버터(INV)는 펄스 신호(P10)를 반전하여 펄스 신호(P10B)를 발생한다. 프리차지 회로들(42-1, 42-2) 각각은 펄스 신호(P10B)에 응답하여 노드들(G, I)을 프리차지한다. 프리차지 회로(42-3)는 펄스 신호(P12)에 응답하여 노드(H)를 프리차지한다. NMOS트랜지스터(N14)는 초기에 노드(J)를 전압(VDD-VT) 레벨로 프리차지하고, 그 이후에 노드(J)의 레벨이 전원전압(VDD)의 레벨보다 작은 경우에 노드(J)로 전하를 공급한다. 캐패시터(C8)는 펄스 신호(P10)에 응답하여 노드(G)를 승압한다. 레벨 쉬프터(44-1)는 전원전압(VDD) 레벨의 펄스 신호(P10)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N10)는 레벨 쉬프터(44-1)의 출력신호에 응답하여 온되어 노드들(G, H)사이에 전하를 공유한다. 캐패시터(C9)는 펄스 신호(P11)에 응답하여 노드(H)를 승압한다. 레벨 쉬프터(44-2)는 전원전압(VDD) 레벨의 펄스 신호(P11)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N11)는 레벨 쉬프터(44-2)의 출력신호에 응답하여 온되어 노드들(H, J)사이에 전하를 공유한다. 캐패시터(C10)는 펄스 신호(P10)에 응답하여 노드(I)를 승압한다. 레벨 쉬프터(44-3)는 전원전압(VDD) 레벨의 펄스 신호(P10)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N12)는 레벨 쉬프터(44-3)의 출력신호에 응답하여 온되어 노드들(I, J)사이에 전하를 공유한다. 캐패시터(C11)는 펄스 신호(P12)에 응답하여 노드(J)를 승압한다. 레벨 쉬프터(44-4)는 전원전압(VDD) 레벨의 펄스 신호(P12)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N13)는 레벨 쉬프터(44-4)의 출력신호에 응답하여 온되어 노드(J)의 승압된 전압을 고전압 발생단자(VPP)로 전달한다.

도10은 도9에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도로서, 도10을 이용하여 도9에 나타낸 회로의 동작을 설명하면 다음과 같다.

액티브 명령(ACT)이 인가되면 제어신호 발생회로(40)가 액티브 명령(ACT)과 반대 위상의 신호(P10)를 발생하고, 액티브 명령(ACT)과 동일 위상의 펄스 신호(P10B)를 발생한다. 그리고, 기간(T11)에서 전압(VDD) 레벨의 펄스 신호(P11)를 발생하고, 기간(T12)에서 전압(VDD) 레벨의 펄스 신호(P12)를 발생한다.

수회 내지 수십회 동작이 반복적으로 수행된 후의 기간(T10)에서 전원전압(VDD) 레벨의 펄스 신호(P10)에 응답하여 캐패시터들(C8, C10)이 승압 동작을 수행하여 노드들(G, I)을 전압(2VDD) 레벨로 승압한다. 그러면, 레벨 쉬프터들(44-1, 44-3)은 전원전압(VDD) 레벨의 펄스 신호(P10)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터들(N10, N12)은 고전압(VPP) 레벨의 신호에 응답하여 온되어 노드들(G, H) 및 노드들(I, J)의 전하 공유 동작을 수행한다. 따라서, 노드들(G, H)이 전압(1.5VDD) 레벨로 되고, 노드들(I, J)이 전압(0.5VDD+0.5VPP) 레벨로 된다.

기간(T11)에서, 전원전압(VDD) 레벨의 펄스 신호(P11)에 응답하여 캐패시터(C9)가 승압 동작을 수행하여 노드(H)를 전압(2.5VDD) 레벨로 승압한다. 레벨 쉬프터(44-2)는 전원전압(VDD) 레벨의 펄스 신호(P11)를 고전압(VPP) 레벨로변환한다. NMOS트랜지스터(N11)는 고전압(VPP) 레벨의 신호에 응답하여 온되어 노드들(H, J)의 전하 공유 동작을 수행한다. 따라서, 노드들(H, J)이 전압(1.5VDD + 0.25VPP) 레벨로 된다.

기간(T12)에서, 전압(VDD) 레벨의 펄스 신호(P12)에 응답하여 캐패시터(C11)가 승압 동작을 수행하여 노드(J)를 전압(2.5VDD + 0.25VPP) 레벨로 승압한다. 레벨 쉬프터(44-4)는 전원전압(VDD) 레벨의 펄스 신호(P12)를 고전압(VPP) 레벨로 변환한다. NMOS트랜지스터(N13)는 고전압(VPP) 레벨의 신호에 응답하여 온되어 노드(J)와 고전압(VPP) 발생 단자사이의 전하 공유 동작을 수행한다. 따라서, 노드(J)가 고전압(VPP) 레벨로 된다.

상술한 바와 같은 동작을 반복적으로 수행함에 의해서 고전압(VPP)을 발생하게 된다.

도9에 나타낸 본 발명의 고전압 발생회로는 승압 노드인 노드(J)의 전압을 전압(2.5VDD + 0.25VPP) 레벨까지 승압하는 것이 가능하므로 전압(VDD) 레벨이 낮아지더라도 원하는 고전압(VPP)을 발생할 수 있다.

또한, 도9에 나타낸 본 발명의 고전압 발생회로는 "로우"레벨의 액티브 명령(ACT)이 인가되는 구간에서 1회의 승압 동작이 수행되고, "하이"레벨의 액티브 명령(ACT)이 인가되는 구간내의 기간(T12)에서 2회의 승압 동작이 수행되어, 총 3회의 승압 동작이 수행된다.

따라서, 도9에 나타낸 고전압 발생회로는 도10의 타이밍도에 나타낸 바와 같이 액티브 명령(ACT)이 인가되는 구간내에서 2회의 승압 동작이 수행되고,기간(T11)을 기간(T12)보다 길게 설정함으로써 도5 및 도7에 나타낸 고전압 발생회로에 비해서 고전압 승압 동작을 앞서서 수행할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 고전압 발생회로 및 방법은 전원전압의 레벨이 낮아지더라도 원하는 고전압을 발생할 수 있다.

또한, 본 발명의 고전압 발생회로 및 방법은 고전압 승압 동작이 빠르게 수행될 수 있다.

Claims (29)

  1. 제1기간에서 1제어신호를 발생하고, 인에이블 신호가 발생되는 제2, 3, 4기간에서 제2, 3, 4제어신호들을 순서대로 발생하는 제어신호 발생수단;
    상기 제1제어신호에 응답하여 제1, 2, 3노드들을 프리차지하는 제1, 2, 3프리차지 수단;
    상기 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단;
    상기 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단;
    상기 제4노드를 프리차지하고, 상기 제4노드로 전하를 공급하는 프리차지 및 전하 공급수단; 및
    상기 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 제1승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제1노드를 승압하는 제1캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제1레벨 쉬프터; 및
    상기 제1레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제1, 2노드사이에 전하를 전송하는 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  3. 제1항에 있어서, 상기 제2승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제1노드를 승압하는 제2캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제2레벨 쉬프터; 및
    상기 제2레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제3, 4노드사이에 전하를 전송하는 제2NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  4. 제1항에 있어서, 상기 제3승압 및 전하 전송 수단은
    상기 제3제어신호에 응답하여 상기 제2노드를 승압하는 제3캐패시터;
    상기 제3제어신호의 레벨을 쉬프트하는 제3레벨 쉬프터; 및
    상기 제3레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제2, 4노드사이에 전하를 전송하는 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  5. 제1항에 있어서, 상기 제4승압 및 전하 전송 수단은
    상기 제4제어신호에 응답하여 상기 제4노드를 승압하는 제4캐패시터;
    상기 제4제어신호의 레벨을 쉬프트하는 제4레벨 쉬프터; 및
    상기 제4레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제4노드의 전하를 상기 고전압 발생단자로 전송하는 제4NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  6. 제1항에 있어서, 상기 프리차지 및 전하 공급 수단은
    전원전압에 연결된 게이트 및 제1전극과 상기 제4노드에 연결된 제2전극을 가진 제5NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  7. 제1기간에서 1제어신호를 발생하고, 인에이블 신호가 발생되는 제2, 3, 4기간에서 제2, 3, 4제어신호들을 순서대로 발생하는 제어신호 발생수단;
    상기 제1제어신호에 응답하여 제1, 2, 3, 4노드들을 프리차지하는 제1, 2, 3, 4프리차지 수단;
    상기 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단;
    상기 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단; 및
    상기 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 하는 고전압 발생회로.
  8. 제7항에 있어서, 상기 제1승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제1노드를 승압하는 제1캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제1레벨 쉬프터; 및
    상기 제1레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제1, 2노드사이에 전하를 전송하는 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  9. 제7항에 있어서, 상기 제2승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제1노드를 승압하는 제2캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제2레벨 쉬프터; 및
    상기 제2레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제3, 4노드사이에 전하를 전송하는 제2NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  10. 제7항에 있어서, 상기 제3승압 및 전하 전송 수단은
    상기 제3제어신호에 응답하여 상기 제2노드를 승압하는 제3캐패시터;
    상기 제3제어신호의 레벨을 쉬프트하는 제3레벨 쉬프터; 및
    상기 제3레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제2, 4노드사이에전하를 전송하는 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  11. 제7항에 있어서, 상기 제4승압 및 전하 전송 수단은
    상기 제4제어신호에 응답하여 상기 제4노드를 승압하는 제4캐패시터;
    상기 제4제어신호의 레벨을 쉬프트하는 제4레벨 쉬프터; 및
    상기 제4레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제4노드의 전하를 상기 고전압 발생단자로 전송하는 제4NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  12. 제1기간에서 제1제어신호를 발생하고, 인에이블 신호가 발생되는 제2, 3기간에서 제2, 3제어신호들을 순서대로 발생하는 제어신호 발생수단;
    상기 제1제어신호에 응답하여 상기 제1, 3노드들을 승압하고 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 수단;
    상기 제2제어신호에 응답하여 상기 제2노드를 승압하고 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단;
    상기 제1제어신호의 반전된 신호에 응답하여 상기 제1, 3노드들을 프리차지하는 제1, 2프리차지 수단;
    상기 제3제어신호에 응답하여 상기 제2노드를 프리차지하는 제3프리차지 수단;
    상기 제4노드를 프리차지하고, 상기 제4노드로 전하를 공급하는 프리차지 및 전하 공급 수단; 및
    상기 제3제어신호에 응답하여 상기 제4노드를 승압하고 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 수단을 구비하는 것을 특징으로 하는 고전압 발생회로.
  13. 제12항에 있어서, 상기 제1승압 및 전하 전송 수단은
    상기 제1제어신호에 응답하여 상기 제1노드를 승압하는 제1캐패시터;
    상기 제1제어신호의 레벨을 쉬프트하는 제1레벨 쉬프터; 및
    상기 제1레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제1, 2노드사이에 전하를 전송하는 제1NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  14. 제12항에 있어서, 상기 제2승압 및 전하 전송 수단은
    상기 제1제어신호에 응답하여 상기 제1노드를 승압하는 제2캐패시터;
    상기 제1제어신호의 레벨을 쉬프트하는 제2레벨 쉬프터; 및
    상기 제2레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제3, 4노드사이에 전하를 전송하는 제2NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  15. 제12항에 있어서, 상기 제3승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제2노드를 승압하는 제3캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제3레벨 쉬프터; 및
    상기 제3레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제2, 4노드사이에 전하를 전송하는 제3NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  16. 제12항에 있어서, 상기 제4승압 및 전하 전송 수단은
    상기 제3제어신호에 응답하여 상기 제4노드를 승압하는 제4캐패시터;
    상기 제3제어신호의 레벨을 쉬프트하는 제4레벨 쉬프터; 및
    상기 제4레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제4노드의 전하를 상기 고전압 발생단자로 전송하는 제4NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  17. 제12항에 있어서, 상기 프리차지 및 전하 공급 수단은
    전원전압에 연결된 게이트 및 제1전극과 상기 제4노드에 연결된 제2전극을 가진 제5NMOS트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  18. 인에이블 신호를 입력하여 제1, 2, 3, 및 4제어신호들을 발생하는 제어신호 발생수단;
    상기 제1제어신호에 응답하여 제1, 2, 3, 및 4승압 노드들을 프리차지하는 프리차지 수단;
    상기 제2제어신호에 응답하여 상기 제1, 3승압 노드들을 승압하고, 상기 제1, 2승압 노드들 및 상기 제3, 4승압 노드들사이에 전하 공유 동작을 수행하는 제1승압 및 전하 전송 수단;
    상기 제3제어신호에 응답하여 상기 제2승압 노드를 승압하고, 상기 제2, 4승압 노드들사이에 전하 공유 동작을 수행하는 제2승압 및 전하 전송 수단; 및
    상기 제4제어신호에 응답하여 상기 제4승압 노드를 승압하고, 상기 제4승압 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 수단을 구비하는 것을 특징으로 하는 고전압 발생회로.
  19. 제18항에 있어서, 상기 제1승압 및 전하 전송 수단은
    상기 제2제어신호에 응답하여 상기 제1승압 노드를 승압하는 제1캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제1레벨 쉬프터; 및
    상기 제1레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제1승압 노드와 상기 제2승압 노드사이에 전하 공유 동작을 수행하는 제1전하 전송 트랜지스터를 구비하는 제1승압 및 전하 전송회로; 및
    상기 제2제어신호에 응답하여 상기 제3승압 노드를 승압하는 제2캐패시터;
    상기 제2제어신호의 레벨을 쉬프트하는 제2레벨 쉬프터; 및
    상기 제2레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제3승압 노드와 상기 제4승압 노드사이에 전하 공유 동작을 수행하는 제2전하 전송 트랜지스터를 구비하는 제2승압 및 전하 전송회로를 구비하는 것을 특징으로 하는 고전압 발생회로.
  20. 제18항에 있어서, 상기 제2승압 및 전하 전송 수단은
    상기 제3제어신호에 응답하여 상기 제2승압 노드를 승압하는 제3캐패시터;
    상기 제3제어신호의 레벨을 쉬프트하는 제3레벨 쉬프터; 및
    상기 제3레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제2승압 노드와 상기 제4승압 노드사이에 전하 공유 동작을 수행하는 제3전하 전송 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  21. 제18항에 있어서, 상기 제3승압 및 전하 전송 수단은
    상기 제4제어신호에 응답하여 상기 제4승압 노드를 승압하는 제4캐패시터;
    상기 제4제어신호의 레벨을 쉬프트하는 제4레벨 쉬프터; 및
    상기 제4레벨 쉬프터의 출력신호에 응답하여 온되어 상기 제4승압 노드와 상기 고전압 발생단자사이에 전하 공유 동작을 수행하는 제4전하 전송 트랜지스터를 구비하는 것을 특징으로 하는 고전압 발생회로.
  22. 반도체 메모리 장치의 고전압 발생회로에 있어서,
    인에이블 신호를 입력하여 프리차지 제어신호와 승압전압 제어신호들을 발생하는 제어신호 발생회로;
    상기 프리차지 제어신호에 응답하여 상기 복수개의 승압수단 각각을 프리차지하는 복수개의 프리차지수단;
    상기 승압전압 제어신호들에 의하여 승압된 전압을 발생하는 복수개의 승압수단;
    상기 승압전압 제어신호들중 적어도 하나의 승압전압 제어신호가 상기 복수개의 승압수단을 제어하는 상기 승압전압 제어회로를 구비하며,
    적어도 2개이상의 상기 승압 수단에 의한 출력이 다른 승압수단에 공통으로 연결되는 것을 특징으로 하는 고전압 발생회로.
  23. 제22항에 있어서, 상기 승압 수단은
    캐패시터, 레벨쉬프터, 및 전압 전달수단으로 이루어지는 것을 특징으로 하는 고전압 발생회로.
  24. 제23항에 있어서, 상기 전압 전달수단은
    입력단과 출력단으로 구성되고 각각의 입력단에 상기 프리차지 수단이 각각 연결되는 것을 특징으로 하는 고전압 발생회로.
  25. 제22항에 있어서, 상기 고전압 발생회로는
    2개이상의 승압 수단에 의한 출력이 전압 보상회로에 공통으로 연결되는것을 특징으로 하는 고전압 발생회로.
  26. 제25항에 있어서, 상기 전압 보상회로는
    다이오드로 이루어지는 것을 특징으로 하는 고전압 발생회로.
  27. 제1기간에서 발생되는 제1제어신호에 응답하여 제1, 2, 3노드들을 프리차지하는 프리차지 단계;
    인에이블 신호가 발생되는 제2기간에서 발생되는 제2제어신호에 응답하여 상기 제1, 3노드들을 승압하고, 상기 제1, 2노드사이 및 상기 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 단계;
    상기 인에이블 신호가 발생되는 제3기간에서 발생되는 제3제어신호에 응답하여 상기 제2노드를 승압하고, 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 단계; 및
    상기 인에이블 신호가 발생되는 제4기간에서 발생되는 제4제어신호에 응답하여 상기 제4노드를 승압하고, 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 단계를 구비하는 것을 특징으로 하는 고전압 발생방법.
  28. 제27항에 있어서, 상기 프리차지 단계는
    상기 제1, 2, 3 노드들의 프리차지시에 상기 제4노드를 동시에 프리차지하는 것을 특징으로 하는 고전압 발생방법.
  29. 제1기간에서 발생되는 제1제어신호에 응답하여 제1, 3노드들을 승압하고, 제1, 2노드사이 및 제3, 4노드사이에 전하 공유 동작을 수행하는 제1, 2승압 및 전하 전송 단계;
    인에이블 신호가 발생되는 제2기간에서 발생되는 제2제어신호에 응답하여 상기 제2노드를 승압하고 상기 제2, 4노드사이에 전하 공유 동작을 수행하는 제3승압 및 전하 전송 단계;
    상기 제1제어신호의 반전된 신호에 응답하여 상기 제1, 3노드들을 프리차지하는 제1프리차지 단계;
    상기 인에이블 신호가 발생되는 제3기간에서 발생되는 제3제어신호에 응답하여 상기 제2노드를 프리차지하는 제2프리차지 단계; 및
    상기 제3제어신호에 응답하여 상기 제4노드를 승압하고 상기 제4노드의 전하를 고전압 발생단자로 전송하는 제4승압 및 전하 전송 단계를 구비하는 것을 특징으로 하는 고전압 발생방법.
KR20010065522A 2001-10-23 2001-10-23 고전압 발생회로 및 방법 KR100439026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010065522A KR100439026B1 (ko) 2001-10-23 2001-10-23 고전압 발생회로 및 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010065522A KR100439026B1 (ko) 2001-10-23 2001-10-23 고전압 발생회로 및 방법
US10/246,036 US6700436B2 (en) 2001-10-23 2002-09-17 Method and circuit for generating a high voltage
JP2002301548A JP4249458B2 (ja) 2001-10-23 2002-10-16 高電圧発生回路及び方法
DE2002149604 DE10249604A1 (de) 2001-10-23 2002-10-21 Schaltung und Verfahren zur Erzeugung einer hohen Spannung

Publications (2)

Publication Number Publication Date
KR20030033517A KR20030033517A (ko) 2003-05-01
KR100439026B1 true KR100439026B1 (ko) 2004-07-03

Family

ID=19715341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010065522A KR100439026B1 (ko) 2001-10-23 2001-10-23 고전압 발생회로 및 방법

Country Status (4)

Country Link
US (1) US6700436B2 (ko)
JP (1) JP4249458B2 (ko)
KR (1) KR100439026B1 (ko)
DE (1) DE10249604A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036923B1 (ko) 2019-02-11 2019-10-25 이동근 볼트용 이탈방지 안전캡

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555528B1 (ko) * 2003-11-13 2006-03-03 삼성전자주식회사 Asg 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
TWI267863B (en) * 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency
KR100689828B1 (ko) * 2005-01-24 2007-03-08 삼성전자주식회사 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치
KR100674961B1 (ko) * 2005-02-26 2007-01-26 삼성전자주식회사 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법
US7355468B2 (en) * 2006-06-23 2008-04-08 Infineon Technologies Flash Gmbh & Co. Kg Voltage generator circuit, method for providing an output voltage and electronic memory device
US8233320B2 (en) * 2009-07-10 2012-07-31 Aplus Flash Technology, Inc. High speed high density NAND-based 2T-NOR flash memory design

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907484A (en) * 1996-04-25 1999-05-25 Programmable Microelectronics Corp. Charge pump
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036923B1 (ko) 2019-02-11 2019-10-25 이동근 볼트용 이탈방지 안전캡

Also Published As

Publication number Publication date
US6700436B2 (en) 2004-03-02
JP4249458B2 (ja) 2009-04-02
KR20030033517A (ko) 2003-05-01
JP2003203480A (ja) 2003-07-18
US20030076156A1 (en) 2003-04-24
DE10249604A1 (de) 2003-06-05

Similar Documents

Publication Publication Date Title
US5912560A (en) Charge pump circuit for voltage boosting in integrated semiconductor circuits
US6525595B2 (en) Booster, IC card having the same, and electronic equipment having the same
DE4439661C2 (de) Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
US20140126264A1 (en) Content addressable memory
KR100834195B1 (ko) 전하펌프 전원 공급장치
US7521978B2 (en) Clock driver
JP4288434B2 (ja) 高電圧発生回路
US7042276B2 (en) Charge pump with improved regulation
TW571514B (en) Level shifter
US7449944B2 (en) Internal voltage generator
KR101430275B1 (ko) 레벨 시프팅 회로
EP0576008B1 (en) Boost voltage generating circuit
US7248075B2 (en) Level shifter with low leakage current
US6690227B2 (en) Charge pump circuit for use in high voltage generating circuit
US7098725B2 (en) Multi stage voltage pump circuit
US5677645A (en) Vccp pump for low voltage operation
US6472926B2 (en) Internal voltage generation circuit
JP4334830B2 (ja) 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法
US6320797B1 (en) Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US5436587A (en) Charge pump circuit with exponetral multiplication
US6154088A (en) Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US6333874B2 (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
US6483728B1 (en) Charge pump circuit
US7145363B2 (en) Level shifter
US5943226A (en) Bootstrap charge pump circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee