KR100752656B1 - 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로 - Google Patents

전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로 Download PDF

Info

Publication number
KR100752656B1
KR100752656B1 KR1020060017883A KR20060017883A KR100752656B1 KR 100752656 B1 KR100752656 B1 KR 100752656B1 KR 1020060017883 A KR1020060017883 A KR 1020060017883A KR 20060017883 A KR20060017883 A KR 20060017883A KR 100752656 B1 KR100752656 B1 KR 100752656B1
Authority
KR
South Korea
Prior art keywords
transistor
control signal
boost node
gate
charge transfer
Prior art date
Application number
KR1020060017883A
Other languages
English (en)
Other versions
KR20070087457A (ko
Inventor
김중식
황수만
장영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017883A priority Critical patent/KR100752656B1/ko
Priority to US11/709,768 priority patent/US7492213B2/en
Publication of KR20070087457A publication Critical patent/KR20070087457A/ko
Application granted granted Critical
Publication of KR100752656B1 publication Critical patent/KR100752656B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 발명은 전하 전달 소자의 바디 바이어스 전압을 선택적으로 제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압 전압 발생 회로에 대하여 개시된다. 전하 전달 스위치 회로는, 전하 전달을 지시하는 제1 제어 신호와 제2 제어 신호에 의해 부스트되는 커패시터와, 전원 전압과 커패시터 사이에 연결되고 프리차아지 신호가 그 게이트에 연결되는 제1 트랜지스터와, 제1 노드와 제2 노드 사이에 연결되고 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터와, 제1 노드와 제2 트랜지스터의 벌크 사이에 연결되고 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터와, 그리고 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 포함한다. 전하 전달 스위치 회로는, 전하 전달시, 제2 트랜지스터의 벌크를 그 드레인인 제1 노드에 연결하여 제2 트랜지스터의 문턱 전압을 낮추어 전하 전달 효율을 높인다. 그리고, 전하 전달 스위치 회로는, 프리차아지 동작시, 제2 트랜지스터의 벌크를 접지 전압으로 연결시켜 제2 트랜지스터의 문턱 전압을 높여 제2 트랜지스터를 통한 전하 역류를 방지한다.
승압 전압 발생 회로, 전하 전달 스위치 회로, 바디 바이어스 전압

Description

전하 전달 소자의 바디 바이어스 전압을 선택적으로 제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압 전압 발생 회로{High voltage generation circuit including charge transfer switching circuit for selectively controlling body bias voltage of charge transfer device}
도 1은 전형적인 승압 전압 발생 회로를 개념적으로 설명하는 도면이다.
도 2는 도 1의 승압 전압 발생 회로의 동작을 설명하는 타이밍 다이어그램이다.
도 3은 도 1의 S124 스위치의 전하 전달 동작을 설명하는 도면이다.
도 4는 도 1의 S124 스위치의 프리차아지 동작을 설명하는 도면이다.
도 5는 본 발명의 일실시예에 따른 전하 전달 스위치 회로를 설명하는 도면이다.
도 6은 도 1의 승압 전압 발생 회로와 연계하여 도 5의 전하 전달 스위치 회로의 동작을 설명하는 타이밍 다이어그램이다.
본 발명은 반도체 집적 회로에 관한 것으로, 특히 전하 전달 소자의 바디 바 이어스 전압을 선택적으로 제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압 전압 발생 회로에 관한 것이다.
최근, DRAM에 있어서의 메모리 셀의 고밀도화 및 소형화와 더불어 외부 전원 전압, 예를 들면 전원 전압(VDD)의 전압 레벨이 5V에서 1.8V 또는 1.5V 정도까지 저하된다. 이와 같이 전원 전압(VDD)이 1.5V 정도까지 저하된 경우에 승압 전압 발생 회로는 3.0V 이상의 승압 전압을 발생할 필요가 있다. 승압 전압은 워드선, 비트선 및 센스 앰프에 제공된다. 낮은 외부 전원 전압으로 센스 앰프가 동작되는 경우 센스 앰프의 동작 속도가 늦어져 버리기 때문에, 센스 앰프를 승압 전압으로 동작시킬 필요가 있다. 또한, 비트선의 프리차아지 및 메모리 셀의 기록 동작을 고속으로 행하기 위하여 이들의 트랜지스터들의 동작을 제어하는 게이트 전압을 승압해 둘 필요가 있다.
도 1은 전형적인 승압 전압 발생 회로를 개념적으로 설명하는 도면이다. 도 1을 참조하면, 승압 전압 발생 회로(100)는 3단 펌프 회로들(110, 120, 130)을 포함하고, 각 펌프 회로들(110, 120, 130)은 순차적으로 펌핑 동작되어 최종적으로 승압 전압(VPP)을 발생시킨다. 펌프 회로들(110, 120, 130)은 커패시터들(C110, C112, C120, C130)과 스위치들(S110, S120, S122, S124, S126, S130, S132, S134)로 구성되어, 전원 전압(VDD)의 2배 또는 3배 정도의 전압 레벨로 각 부스트 노드들(N110, N120, N122, N132)을 부스트(boost)시킨다.
제1 펌프 회로(110)는 제1 펌핑 신호(P1)에 응답하여 제1 부스트 노드(N110)를 전원 전압(VDD) 레벨로 프리차아지시키고, 제2 펌핑 신호(P2)에 응답하여 제1 부스트 노드(N110)를 부스트시킨다. 제2 펌프 회로(120)는 제1 펌핑 신호(P1)에 응답하여 제2 및 제3 부스트 노드(N120, N122)를 프리차아지시키고, 제2 및 제3 펌핑 신호(P2, P3)에 응답하여 제2 및 제3 부스트 노드(N120, N122)를 부스트시킨다. 제3 펌프 회로(130)는 제1 펌핑 신호(P1)에 응답하여 제4 부스트 노드(N132)를 전원 전압(VDD) 레벨로 프리차아지시키고, 제4 펌핑 신호(P4)에 응답하여 제4 부스트 노드(N132)를 부스트시킨다.
제1 펌핑 신호(P1)는 S110, S120, S122, S130 스위치들을 제어하여, 제1 내지 제4 부스트 노드들(N110, N120, N122, N132)을 전원 전압(VDD) 레벨로 부스트시킨다. 제2 펌핑 신호(P2)는 각각 C110 커패시터와 C120 커패시터를 통해 제1 부스트 노드(N110)와 제2 부스트 노드(N112)의 차아지를 증가시키는 데 사용된다. 제3 펌핑 신호(P3)는 C122 커패시터를 통해 제3 부스트 노드(N122)의 차아지를 증가시키는 데 사용되고, 제4 펌핑 신호(P4)는 C130 커패시터를 통해 제4 부스트 노드(N132)의 차아지를 증가시키는 데 사용된다.
제2 부스트 노드(N120)는 S124 스위치를 통해 제3 부스트 노드(N122)와 연결되어 제3 부스트 노드(N122)의 차아지를 더욱 증가시킨다. 제1 및 제3 부스트 노드들(N110, N122)은 S132, S126 스위치들을 통해 제4 부스트 노드(N132)와 연결되어 제4 부스트 노드(N132)의 차아지를 더욱 증가시킨다. 제4 부스트 노드(N132)의 차아지는 S134 스위치를 통해 승압 전압(VPP)으로 발생된다. 그리고, 제1 내지 제4 부스트 노드들(N110, N120, N122, N132) 각각은 S110, S120, S122, S130 스위치들을 통해 전원 전압(VDD) 레벨로 프리차아지된다.
도 1의 승압 전압 발생 회로(100)의 동작은 도 2의 타이밍 다이어그램으로 설명된다. 도 2를 참조하면, 메모리 장치의 tRC 중 로우 사이클 시간 동안 프리차아지 동작과 펌핑 동작이 일어난다. 프리차아지 구간은 t1 시간과 t2 시간 사이로 정의되고, 제1 펌핑 단계는 t2 시간과 t3 시간 사이로 정의되고, 제2 펌핑 단계는 t3 시간과 t4 시간 사이로 정의되고, 제3 펌핑 단계는 t4 시간과 t5 시간 사이로 정의된다.
프리차아지 구간은 제1 펌핑 신호(P1)에 응답하여 S110, S120, S122, S132 스위치들에 의해 제1 내지 제4 부스트 노드들(N110, N120, N122, N132)이 전원 전압(VDD) 레벨로 프리차아지된다. 제1 펌핑 단계에서, 제2 펌핑 신호(P2)에 응답하여 C110 커패시터와 C120 커패시터에 의한 펌핑 동작이 일어난다. 제2 펌핑 단계에서 제3 펌핑 신호(P3)에 응답하여 C122 커패시터에 의한 펌핑 동작이 일어나고, 제3 펌핑 단계에서 제4 펌핑 신호(P4)에 응답하여 C130 커패시터에 의한 펌핑 동작이 일어난다.
승압 전압 발생 회로(100)의 동작에 있어서, S124, S126, S132, S134 스위치들 각각은 전하 전달 소자로 사용되는 엔모스 트랜지스터로 구현될 수 있다. 통상적으로, 엔모스 트랜지스터들은 그 바디(body) 영역에 접지 전압이 연결되는 데, 동작시 네거티브 백 바이어스 전압의 영향을 받는다. 이 때문에, 엔모스 트랜지스터들은 전하 전달 시 바디 바이어스 효과에 의해 문턱 전압(Vt)이 상승하게 된다. 예를 들어, S124 스위치의 전하 전달 동작은 도 3에서 설명된다.
도 3에서, C120 커패시터와 C122 커패시터의 용량이 1: 1 이라고 가정하자. S124 스위치의 엔모스 트랜지스터의 드레인 전압은, 앞서 설명한 도 2의 프리차아지 동작 - 펌핑 동작 - 전하 전달 동작에 의해, VDD - 2VDD - 1.5VDD 전압 레벨이 된다. 엔모스 트랜지스터의 게이트 전압이 VDD 전압 레벨에서 VDD+VPP 전압 레벨로 인가됨에 따라, 엔모스 트랜지스터의 소스 전압은 VDD 전압에서 1.5VDD 전압 레벨로 상승한다. 이 때, 엔모스 트랜지스터의 백 바이어스 전압(VBS)이 -VDD 전압 레에서 -1.5VDD 전압 레벨이 되면, 이에 따라 엔모스 트랜지스터의 문턱 전압(Vt)이 상승하게 된다. 이에 따라, 전하 전달 효율을 떨어뜨리는 문제점이 야기된다.
게다가, VPP 전압 값이 작을 경우, 엔모스 트랜지스터의 게이트 전압이 낮아짐으로 인해 전하 전달 효율이 더 낮아질 수 있다.이에 따라, 엔모스 트랜지스터의 게이트 전압으로 높은 레벨의 VPP 전압이 필요한 문제점도 지니고 있다.
도 4는 S124 스위치의 프리차아지 동작을 설명하는 도면이다. 도 4를 참조하면, S124 스위치의 엔모스 트랜지스터의 드레인 전압은 펌핑 동작이 끝난 후 0.5VDD 전압 레벨에서 VDD 전압 레벨이 된다. 엔모스 트랜지스터의 게이트 전압이 프리차아지 동작에 따라 VDD 전압 레벨로 인가되고, 다음 단의 펌핑 동작이 진행됨에 따라, 엔모스 트랜지스터의 소스 전압은 1.5VDD 전압 레벨에서 2.5VDD 전압 레벨로 상승한다. 이에 따라, 엔모스 트랜지스터는 프리차아지 초기에 드레인에서 소스로 역류가 존재하는 문제점을 지닌다.
본 발명의 목적은 전하 전달 소자의 바디 바이어스 전압을 선택적으로 제어하는 전하 전달 스위치 회로를 제공하는 데 있다.
본 발명의 또다른 목적은 상기 전하 전달 스위치 회로를 채용하는 승압 전압 발생 회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 전하 전달 스위치 회로는, 전하 전달을 지시하는 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터와, 제2 제어 신호를 입력하는 제2 인버터와, 제2 인버터의 출력이 그 일단에 연결되는 커패시터와, 전원 전압과 커패시터의 다른 일단 사이에 연결되고 프리차아지 신호가 그 게이트에 연결되는 제1 트랜지스터와, 제1 노드와 제2 노드 사이에 연결되고 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터와, 제1 노드와 제2 트랜지스터의 벌크 사이에 연결되고 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터와, 그리고 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 포함한다.
본 발명의 실시예들에 따라, 제1 및 제2 제어 신호, 그리고 상기 프리차아지 신호는 전원 전압 레벨보다 높은 승압 전압 레벨로 인가될 수 있고, 제1 내지 제4 트랜지스터는 엔모스 트랜지스터일 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 일면에 따른 승압 전압 발생 회로는, 제1 펌핑 신호에 응답하여 부스트 노드를 전원 전압 레벨로 프리차아지시키는 제1 스위치와, 제2 펌핑 신호에 응답하여 부스트 노드를 부스트시키는 제1 커패시터와, 그리고 제1 및 제2 펌핑 신호에 응답하여 부스트 노드를 승압 전압으로 연결시키는 전하 전달 스위치 회로를 포함한다.
본 발명의 실시예들에 따라, 전하 전달 스위치 회로는, 제2 펌핑 신호를 입력하여 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터와, 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터와, 제2 제어 신호를 입력하는 제2 인버터와, 제2 인버터의 출력이 그 일단에 연결되는 커패시터와, 제1 펌핑 신호를 입력하여 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터와, 전원 전압과 커패시터의 다른 일단 사이에 연결되고 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터와, 부스트 노드와 승압 전압 사이에 연결되고 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터와, 부스트 노드와 제2 트랜지스터의 벌크 사이에 연결되고 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터와, 그리고 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 승압 전압 발생 회로는, 제1 펌핑 신호에 응답하여 제1 부스트 노드를 전원 전압 레벨로 프리차아지시키고 제2 펌핑 신호에 응답하여 제1 부스트 노드를 부스트시키는 제1 펌프단과, 제1 펌핑 신호에 응답하여 제2 부스트 노드를 전원 전압 레벨로 프리차아지시키고 제2 펌핑 신호에 응답하여 제2 부스트 노드를 부스트시키고 제1 펌핑 신호에 응답하여 제3 부스트 노드를 프리차아지시키고 제3 펌핑 신호에 응답하여 제3 부스트 노드를 부스트시키는 제2 펌프단과, 제1 펌핑 신호에 응답하여 제4 부스트 노드를 전원 전압 레벨로 프리차아지시키고 제4 펌핑 신호에 응답하여 제4 부스트 노드를 부스트시키는 제3 펌프단과, 제1 및 제2 펌핑 신호들에 응답하여 제2 부스트 노드를 제3 부스 트 노드로 연결시키는 제1 전하 전달 스위치 회로와, 제1 및 제2 펌핑 신호들에 응답하여 제1 부스트 노드를 제4 부스트 노드로 연결시키는 제2 전하 전달 스위치 회로와, 제1 및 제3 펌핑 신호에 응답하여 제3 부스트 노드를 제4 부스트 노드로 연결시키는 제3 전하 전달 스위치 회로와, 그리고 제1 및 제4 펌핑 신호에 응답하여 제4 부스트 노드를 승압 전압으로 연결시키는 제4 전하 전달 스위치 회로를 포함한다.
본 발명의 실시예들에 따라, 제1 펌프단은, 전원 전압과 제1 부스트 노드 사이에 연결되고 제1 펌핑 신호가 그 게이트에 연결되는 엔모스 트랜지스터와, 제2 펌핑 신호와 제1 부스트 노드 사이에 연결되는 커패시터를 포함할 수 있다.
본 발명의 실시예들에 따라, 제2 펌프단은, 전원 전압과 제2 부스트 노드 사이에 연결되고 제1 펌핑 신호가 그 게이트에 연결되는 제1 엔모스 트랜지스터와, 제2 펌핑 신호와 제2 부스트 노드 사이에 연결되는 제1 커패시터와, 전원 전압과 제3 부스트 노드 사이에 연결되고 제1 펌핑 신호가 그 게이트에 연결되는 제2 엔모스 트랜지스터와, 그리고 제3 펌핑 신호와 제3 부스트 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
본 발명의 실시예들에 따라, 제3 펌프단은, 전원 전압과 제4 부스트 노드 사이에 연결되고 제1 펌핑 신호가 그 게이트에 연결되는 엔모스 트랜지스터와, 제4 펌핑 신호와 제4 부스트 노드 사이에 연결되는 커패시터를 포함할 수 있다.
따라서, 본 발명의 승압 전압 발생 회로는, 전하 전달 스위치 회로 내 트랜지스터의 벌크 전압을 선택적으로 제어하여, 전하 전달 동작시 전하 전달 효율을 높이고 프리차아지 동작시 전하 역류를 방지한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 본 발명의 일실시예에 따른 전하 전달 스위치 회로를 설명하는 도면이다. 도 5의 전하 전달 스위치 회로(S124')는 도 1의 S124 스위치를 대체한다. 전하 전달 스위치 회로(S124')는 제2 펌핑 신호(P2)를 레벨 업시켜 제1 제어 신호(A)를 발생하는 제1 레벨 쉬프터(510), 제1 제어 신호(A)를 입력하여 제2 제어 신호(B)를 발생하는 제1 인버터(511), 제2 제어 신호(B)를 입력하는 제2 인버터(512), 제2 인버터(512)의 출력이 그 일단에 연결되는 커패시터(513), 제1 펌핑 신호(P1)를 레벨 업시켜 제3 제어 신호(C)를 발생하는 제2 레벨 쉬프터(514), 제3 제어 신호(C)가 그 게이트에 연결되고 전원 전압(VDD)과 커패시터(513)의 다른 일단 사이에 연결되는 제1 트랜지스터(515), 커패시터(513)의 다른 일단이 연결된 노드(N514)가 그 게이트에 연결되고 제2 부스트 노드(N120)와 제3 부스트 노드(N122) 사이에 연결되는 제2 트랜지스터(516), 제1 제어 신호(A)가 그 게이트에 연결되고 제2 부스트 노드(N120)와 제2 트랜지스터(514)의 벌크 사이에 연결되는 제3 트랜지스터(517), 그리고 제2 제어 신호(B)가 그 게이트에 연결되고 제2 트랜지스터(516) 의 벌크와 접지 전압(VSS) 사이에 연결되는 제4 트랜지스터(518)를 포함한다.
전하 전달 스위치 회로(S124')의 동작은 도 1의 승압 전압 발생 회로(100)와 연계하여 도 6과 같이 이루어진다.
도 6을 참조하면, t1 시간과 t2 시간 사이의 프리차아지 구간 동안에, 제1 펌핑 신호(P1)가 VDD 전압 레벨의 로직 하이로 활성화되면, 제3 제어 신호(C)가 VPP 전압 레벨로 레벨 업되어 제1 트랜지스터(515)가 턴온되고, 제2 트랜지스터(516)의 게이트 노드(N514)는 VDD 전압 레벨이 된다. 도 1의 S120, S122 스위치들이 온되어 제2 부스트 노드(N120)과 제3 부스트 노드(N122)도 VDD 전압 레벨이 된다. 제2 트랜지스터(516)의 벌크는, 제2 제어 신호(B)의 VPP 전압 레벨의 로직 하이에 응답하여 턴온되는 제4 트랜지스터(518)에 의해, 접지 전압(VSS) 레벨이 된다.
t2 시간과 t3 시간 사이의 제1 펌핑 구간 동안에, 제2 펌핑 신호(P2)가 VDD 전압 레벨의 로직 하이로 활성화되면, 제1 제어 신호(A)가 VPP 전압 레벨로 레벨 업되어 제2 트랜지스터(516)의 게이트 노드(N514)는 VDD+VPP 전압 레벨이 되고, 도 1의 C120 커패시터에 의해 제2 부스트 노드(N120)는 2VDD 전압 레벨이 된다. 제2 부스트 노드(N120)는 턴온된 제2 트랜지스터(516)를 통하여 제3 부스트 노드(N122)와 연결된다. 제2 부스트 노드(N120)의 2VDD 전압 레벨은 제3 부스트 노드(N122)로 차아지 셰어링되어, 제2 부스트 노드(N120)와 제3 부스트 노드(N122)는 1.5VDD 전압 레벨이 된다. 제2 트랜지스터(516)의 벌크는, 제1 제어 신호(A)의 VPP 전압 레벨의 로직 하이에 응답하여 턴온되는 제3 트랜지스터(517)에 의해, 제2 부스트 노 드(N120)의 전압 레벨을 따라 2VDD 전압 레벨에서 1.5VDD 전압 레벨이 된다.
t3 시간에서 t4 시간 사이의 제2 펌핑 구간 동안에, 제2 트랜지스터(515)의 게이트 노드(N514)는 513 커패시터를 충전시킴에 따라 VDD 전압 레벨이 되고, 제2 부스트 노드(N120)는 도 1의 C120 커패시터를 충전시킴에 따라 0.5VDD 전압 레벨이 되었다가 VDD 전압 레벨로 된다. 제3 부스트 노드(N122)는, 제3 펌핑 신호(P3)가 VPP 전압 레벨로 인가되는 도 1의 C122 커패시터에 의해, 2.5VDD 전압 레벨이 된다. 제3 부스트 노드(N122)는 온된 도 1의 S132 스위치를 통하여 제4 부스트 노드(N132)와 연결된다. 제3 부스트 노드(N122)의 2.5VDD 전압 레벨은, 제4 부스트 노드(N132)로 차아지 셰어링되어 1.75VDD 전압 레벨이 된다. 제2 트랜지스터(516)의 벌크는, 제2 제어 신호(B)의 VPP 전압 레벨의 로직 하이에 응답하여 턴온되는 제4 트랜지스터(518)에 의해, 접지 전압(VSS) 레벨이 된다.
t4 시간에서 t5 시간 사이의 제3 펌핑 구간 동안에, 제3 부스트 노드(N122)는, 도 1의 C122 커패시터를 충전시킴에 따라 0.75VDD 전압 레벨이 되었다가 VDD 전압 레벨로 된다.
전하 전달 스위치 회로(S124')는, 전하 전달시, 제2 트랜지스터(516)의 벌크를 그 드레인인 제2 부스트 노드(N120)에 연결하여 제2 트랜지스터(516)의 문턱 전압(Vt)을 낮추어 전하 전달 효율을 높인다. 그리고, 전하 전달 스위치 회로(S124')는, 프리차아지 동작시, 제2 트랜지스터(516)의 벌크를 접지 전압으로 연결시켜 제2 트랜지스터(516)의 문턱 전압(Vt)을 높여 제2 트랜지스터(516)를 통한 전하 역류를 방지한다. 이 경우, 제2 트랜지스터(516)는 낮은 문턱 전압(Vt)을 갖는 소자가 아닌 일반적인 엔모스 트랜지스터일 경우 효과적이다.
본 실시예의 전하 전달 스위치 회로(S124')는 앞서 도 1에서 전하 전달 역활을 하는 S126, S132, S134 스위치들을 대체할 수 있음은 물론이다. 이에 따라, 전하 전달 스위치 회로를 채용하는 승압 전압 회로는, 전하 전달 동작시 전하 전달 효율을 높이고 프리차아지 동작시 전하 역류를 방지한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 승압 전압 발생 회로는, 전하 전달 스위치 회로 내 트랜지스터의 벌크 전압을 선택적으로 제어하여, 전하 전달 동작시 전하 전달 효율을 높이고 프리차아지 동작시 전하 역류를 방지한다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1 펌핑 신호에 응답하여 부스트 노드를 전원 전압 레벨로 프리차아지시키는 제1 스위치;
    제2 펌핑 신호에 응답하여 상기 부스트 노드를 부스트시키는 제1 커패시터; 및
    상기 제1 및 제2 펌핑 신호에 응답하여 상기 부스트 노드를 승압 전압으로 연결시키는 전하 전달 스위치 회로를 구비하고,
    상기 전하 전달 스위치 회로는
    상기 제2 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터;
    상기 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터;
    상기 제2 제어 신호를 입력하는 제2 인버터;
    상기 제2 인버터의 출력이 그 일단에 연결되는 커패시터;
    상기 제1 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터;
    전원 전압과 상기 커패시터의 다른 일단 사이에 연결되고, 상기 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터;
    상기 부스트 노드와 상기 승압 전압 사이에 연결되고, 상기 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터;
    상기 부스트 노드와 상기 제2 트랜지스터의 벌크 사이에 연결되고, 상기 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터; 및
    상기 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고, 상기 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  6. 제5항에 있어서, 상기 제1 내지 제4 트랜지스터는
    엔모스 트랜지스터인 것을 특징으로 하는 승압 전압 발생 회로.
  7. 제1 펌핑 신호에 응답하여 제1 부스트 노드를 전원 전압 레벨로 프리차아지시키고, 제2 펌핑 신호에 응답하여 상기 제1 부스트 노드를 부스트시키는 제1 펌프단;
    상기 제1 펌핑 신호에 응답하여 제2 부스트 노드를 상기 전원 전압 레벨로 프리차아지시키고, 상기 제2 펌핑 신호에 응답하여 상기 제2 부스트 노드를 부스트시키고, 상기 제1 펌핑 신호에 응답하여 제3 부스트 노드를 프리차아지시키고, 제3 펌핑 신호에 응답하여 상기 제3 부스트 노드를 부스트시키는 제2 펌프단;
    상기 제1 펌핑 신호에 응답하여 제4 부스트 노드를 상기 전원 전압 레벨로 프리차아지시키고, 제4 펌핑 신호에 응답하여 상기 제4 부스트 노드를 부스트시키는 제3 펌프단;
    상기 제1 및 제2 펌핑 신호들에 응답하여 상기 제2 부스트 노드를 제3 부스트 노드로 연결시키는 제1 전하 전달 스위치 회로;
    상기 제1 및 제2 펌핑 신호들에 응답하여 상기 제1 부스트 노드를 상기 제4 부스트 노드로 연결시키는 제2 전하 전달 스위치 회로;
    상기 제1 및 제3 펌핑 신호에 응답하여 상기 제3 부스트 노드를 상기 제4 부스트 노드로 연결시키는 제3 전하 전달 스위치 회로; 및
    상기 제1 및 제4 펌핑 신호에 응답하여 상기 제4 부스트 노드를 승압 전압으로 연결시키는 제4 전하 전달 스위치 회로를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  8. 제7항에 있어서, 상기 제1 펌프단은
    상기 전원 전압과 상기 제1 부스트 노드 사이에 연결되고, 상기 제1 펌핑 신호가 그 게이트에 연결되는 엔모스 트랜지스터; 및
    상기 제2 펌핑 신호와 상기 제1 부스트 노드 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  9. 제7항에 있어서, 상기 제2 펌프단은
    상기 전원 전압과 상기 제2 부스트 노드 사이에 연결되고, 상기 제1 펌핑 신호가 그 게이트에 연결되는 제1 엔모스 트랜지스터;
    상기 제2 펌핑 신호와 상기 제2 부스트 노드 사이에 연결되는 제1 커패시터;
    상기 전원 전압과 상기 제3 부스트 노드 사이에 연결되고, 상기 제1 펌핑 신호가 그 게이트에 연결되는 제2 엔모스 트랜지스터; 및
    상기 제3 펌핑 신호와 상기 제3 부스트 노드 사이에 연결되는 제2 커패시터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  10. 제7항에 있어서, 상기 제3 펌프단은
    상기 전원 전압과 상기 제4 부스트 노드 사이에 연결되고, 상기 제1 펌핑 신호가 그 게이트에 연결되는 엔모스 트랜지스터; 및
    상기 제4 펌핑 신호와 상기 제4 부스트 노드 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  11. 제7항에 있어서, 상기 제1 전하 전달 스위치 회로는
    상기 제2 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터;
    상기 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터;
    상기 제2 제어 신호를 입력하는 제2 인버터;
    상기 제2 인버터의 출력이 그 일단에 연결되는 커패시터;
    상기 제1 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터;
    전원 전압과 상기 커패시터의 다른 일단 사이에 연결되고, 상기 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터;
    상기 제2 부스트 노드와 상기 제3 부스트 노드 사이에 연결되고, 상기 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터;
    상기 제2 부스트 노드와 상기 제2 트랜지스터의 벌크 사이에 연결되고, 상기 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터; 및
    상기 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고, 상기 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  12. 제11항에 있어서, 상기 제1 내지 제4 트랜지스터는
    엔모스 트랜지스터인 것을 특징으로 하는 승압 전압 발생 회로.
  13. 제7항에 있어서, 상기 제2 전하 전달 스위치 회로는
    상기 제2 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터;
    상기 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터;
    상기 제2 제어 신호를 입력하는 제2 인버터;
    상기 제2 인버터의 출력이 그 일단에 연결되는 커패시터;
    상기 제1 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터;
    전원 전압과 상기 커패시터의 다른 일단 사이에 연결되고, 상기 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터;
    상기 제1 부스트 노드와 상기 제4 부스트 노드 사이에 연결되고, 상기 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터;
    상기 제1 부스트 노드와 상기 제2 트랜지스터의 벌크 사이에 연결되고, 상기 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터; 및
    상기 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고, 상기 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  14. 제13항에 있어서, 상기 제1 내지 제4 트랜지스터는
    엔모스 트랜지스터인 것을 특징으로 하는 승압 전압 발생 회로.
  15. 제7항에 있어서, 상기 제3 전하 전달 스위치 회로는
    상기 제3 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터;
    상기 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터;
    상기 제2 제어 신호를 입력하는 제2 인버터;
    상기 제2 인버터의 출력이 그 일단에 연결되는 커패시터;
    상기 제1 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터;
    전원 전압과 상기 커패시터의 다른 일단 사이에 연결되고, 상기 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터;
    상기 제3 부스트 노드와 상기 제4 부스트 노드 사이에 연결되고, 상기 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터;
    상기 제3 부스트 노드와 상기 제2 트랜지스터의 벌크 사이에 연결되고, 상기 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터; 및
    상기 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고, 상기 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  16. 제15항에 있어서, 상기 제1 내지 제4 트랜지스터는
    엔모스 트랜지스터인 것을 특징으로 하는 승압 전압 발생 회로.
  17. 제7항에 있어서, 상기 제4 전하 전달 스위치 회로는
    상기 제4 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제1 제어 신호를 발생하는 제1 레벨 쉬프터;
    상기 제1 제어 신호를 입력하여 제2 제어 신호를 발생하는 제1 인버터;
    상기 제2 제어 신호를 입력하는 제2 인버터;
    상기 제2 인버터의 출력이 그 일단에 연결되는 커패시터;
    상기 제1 펌핑 신호를 입력하여 상기 승압 전압 레벨의 제3 제어 신호를 발생하는 제2 레벨 쉬프터;
    전원 전압과 상기 커패시터의 다른 일단 사이에 연결되고, 상기 제3 제어 신호가 그 게이트에 연결되는 제1 트랜지스터;
    상기 제4 부스트 노드와 상기 승압 전압 사이에 연결되고, 상기 커패시터의 다른 일단이 그 게이트에 연결되는 제2 트랜지스터;
    상기 제4 부스트 노드와 상기 제2 트랜지스터의 벌크 사이에 연결되고, 상기 제1 제어 신호가 그 게이트에 연결되는 제3 트랜지스터; 및
    상기 제2 트랜지스터의 벌크와 접지 전압 사이에 연결되고, 상기 제2 제어 신호가 그 게이트에 연결되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 승압 전압 발생 회로.
  18. 제17항에 있어서, 상기 제1 내지 제4 트랜지스터는
    엔모스 트랜지스터인 것을 특징으로 하는 승압 전압 발생 회로.
KR1020060017883A 2006-02-23 2006-02-23 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로 KR100752656B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060017883A KR100752656B1 (ko) 2006-02-23 2006-02-23 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
US11/709,768 US7492213B2 (en) 2006-02-23 2007-02-23 High-voltage generating circuit including charge transfer switching circuit for selectively controlling body bias voltage of charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017883A KR100752656B1 (ko) 2006-02-23 2006-02-23 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20070087457A KR20070087457A (ko) 2007-08-28
KR100752656B1 true KR100752656B1 (ko) 2007-08-29

Family

ID=38613475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017883A KR100752656B1 (ko) 2006-02-23 2006-02-23 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로

Country Status (2)

Country Link
US (1) US7492213B2 (ko)
KR (1) KR100752656B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142963B1 (ko) * 1995-05-17 1998-08-17 김광호 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
US6288572B1 (en) 2000-07-31 2001-09-11 International Business Machines Corporation Method and apparatus for reducing leakage in dynamic silicon-on-insulator logic circuits
KR20040007903A (ko) * 2002-07-11 2004-01-28 주식회사 하이닉스반도체 반도체 메모리 장치
KR100510552B1 (ko) 2003-10-27 2005-08-26 삼성전자주식회사 향상된 전하전달 효율을 갖는 전하펌프 회로
KR20060018047A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150127B2 (ja) 1999-02-15 2001-03-26 日本電気株式会社 昇圧回路
KR100296861B1 (ko) 1999-07-09 2001-07-12 이장무 전하 펌프
KR100364427B1 (ko) * 2000-12-30 2002-12-11 주식회사 하이닉스반도체 반도체 메모리장치의 고 효율 펌프회로
KR100462863B1 (ko) * 2002-08-08 2004-12-17 삼성전자주식회사 고전압 발생회로 및 방법
WO2004059843A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 補正回路を備えたデジタル回路及びそれを有する電子機器
KR100528545B1 (ko) 2003-02-25 2005-11-15 매그나칩 반도체 유한회사 차지펌프회로
US6693480B1 (en) * 2003-03-27 2004-02-17 Pericom Semiconductor Corp. Voltage booster with increased voltage boost using two pumping capacitors
TWI267863B (en) * 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142963B1 (ko) * 1995-05-17 1998-08-17 김광호 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
US6288572B1 (en) 2000-07-31 2001-09-11 International Business Machines Corporation Method and apparatus for reducing leakage in dynamic silicon-on-insulator logic circuits
KR20040007903A (ko) * 2002-07-11 2004-01-28 주식회사 하이닉스반도체 반도체 메모리 장치
KR100510552B1 (ko) 2003-10-27 2005-08-26 삼성전자주식회사 향상된 전하전달 효율을 갖는 전하펌프 회로
KR20060018047A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로
KR100610013B1 (ko) 2004-08-23 2006-08-09 삼성전자주식회사 반도체 메모리에 채용하기 적합한 차아지 펌프회로

Also Published As

Publication number Publication date
US7492213B2 (en) 2009-02-17
US20070286007A1 (en) 2007-12-13
KR20070087457A (ko) 2007-08-28

Similar Documents

Publication Publication Date Title
KR100231951B1 (ko) 반도체 집적회로
US9225237B2 (en) Charge pump circuit comprising multiple—gate transistors and method of operating the same
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
US6208197B1 (en) Internal charge pump voltage limit control
US6198340B1 (en) High efficiency CMOS pump circuit
JP4223270B2 (ja) 昇圧回路およびそれを内蔵した不揮発性半導体記憶装置
US7123077B2 (en) Four-phase charge pump circuit with reduced body effect
KR100323323B1 (ko) 반도체 장치
KR19990030115A (ko) 3상태 논리 게이트 회로를 갖는 반도체 집적회로
US6518829B2 (en) Driver timing and circuit technique for a low noise charge pump circuit
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
US8421522B2 (en) High voltage generator and method of generating high voltage
KR19990050472A (ko) 승압전압 발생회로
JPH02246089A (ja) 半導体集積回路
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR100462863B1 (ko) 고전압 발생회로 및 방법
US20190273434A1 (en) Charge pumps and methods of operating charge pumps
KR100752656B1 (ko) 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
JP3857241B2 (ja) 昇圧電源の振幅を小さくしたチャージポンプ回路
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
US7928795B2 (en) Semiconductor device for charge pumping
US7576589B2 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
US5905400A (en) Circuit configuration for generating a boosted output voltage
JPH0799772A (ja) 昇圧回路および電位制御昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee