JP3857241B2 - 昇圧電源の振幅を小さくしたチャージポンプ回路 - Google Patents
昇圧電源の振幅を小さくしたチャージポンプ回路 Download PDFInfo
- Publication number
- JP3857241B2 JP3857241B2 JP2003038642A JP2003038642A JP3857241B2 JP 3857241 B2 JP3857241 B2 JP 3857241B2 JP 2003038642 A JP2003038642 A JP 2003038642A JP 2003038642 A JP2003038642 A JP 2003038642A JP 3857241 B2 JP3857241 B2 JP 3857241B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- voltage
- circuit
- target
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、チャージポンプ回路に関し、特に昇圧電圧（チャージポンプ電圧）の振幅を小さくして消費電力を抑えたチャージポンプ回路に関する。
【０００２】
【従来の技術】
チャージポンプ回路は、フラッシュメモリなどの半導体集積回路内に設けられ、外部から供給される電源電圧よりも高い内部昇圧電圧を生成する。従って、電源電圧が高い場合はチャージポンプ回路により生成される昇圧電圧は高くなり、電源電圧が低い場合は昇圧電圧は低くなる傾向にある。また、チャージポンプ回路により生成された昇圧電圧は、所定の内部回路に供給され消費される。従って、その内部回路の動作にも依存して、昇圧電圧が下降したり上昇したりする。一般にチャージポンプ回路が生成するチャージポンプ電圧は、電圧レギュレータ回路により一定電圧に変換され、内部回路に一定の昇圧電圧として供給される。そのため、チャージポンプ電圧は、内部回路に供給される昇圧電圧の最低レベルより一定のマージンを加えた高いレベルに維持することが要求される。
【０００３】
従来のチャージポンプ回路は、電源電圧や内部回路に依存してその要求されるチャージポンプ能力が変動する。そこで、複数のチャージポンプユニットを設けて、必要な数のチャージポンプユニットのみをイネーブルすることが提案されている。つまり、生成されるチャージポンプ電圧を監視し、その電圧レベルが上記最低レベルより高くなる範囲で且つ高くなりすぎないように、チャージポンプ電圧がある目標レベルを越えれば活性化状態のチャージポンプユニットの数を減らし、チャージポンプ電圧が目標レベルを下回れば活性化状態のチャージポンプユニットの数を増やすよう制御される。
【０００４】
図１は、上記した従来のチャージポンプ回路の回路図である。図２はその動作波形図である。このチャージポンプ回路は、特許文献などの技術文献には記載されていない。この従来例では、４つのチャージポンプユニットＰｎｍｐ０−３が並列に設けられ、チャージポンプ電圧ＶＰＵＭＰを生成し、コンパレータ１０が、そのチャージポンプ電圧ＶＰＵＭＰを監視し、その電圧が目標電圧に対応する定電圧ＶＲＥＦを越えるか否かにより、チャージポンプ活性化制御回路１１が、４ビットの活性化信号ＰＵＭＰ−ＥＮにより、チャージポンプユニットＰｕｍｐ０−３を順次活性化し、順次非活性化する。
【０００５】
具体的な動作は、図２に示されるとおりである。まず、チャージポンプ電圧ＶＰＵＭＰがキャパシタＣ３，Ｃ４により降圧され、その降圧されたノードＮ３がコンパレータ１０の負入力に供給される。時刻ｔ１のように、チャージポンプ電圧ＶＰＵＭＰが上昇して、ノードＮ３が目標電圧ＴＬに対応する定電圧ＶＦＥＲより高くなると、コンパレータ１０の出力ＣＯＵＮＴ−ＵＰがＬレベルになり、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮを順次非活性状態のＬレベルにする。これに伴い、チャージポンプユニットＰｕｍｐ３−０は、順次非活性状態に推移して、全体のチャージポンプ能力が低下する。逆に、時刻ｔ２のように、チャージポンプ電圧ＶＰＵＭＰが下降して、ノードＮ３が目標電圧ＴＬに対応する低電圧ＶＲＥＦより低くなると、コンパレータ１０の出力ＣＯＵＮＴ−ＵＰがＨレベルになり、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮを順次活性状態のＨレベルにする。これに伴い、チャージポンプユニットＰｕｍｐ０−３は、順次活性状態に推移して、全体のチャージポンプ能力が増加する。
【０００６】
チャージポンプ電圧ＶＰＵＭＰは、電圧レギュレータ１００により一定の昇圧電圧ＶＰＲＯＧに変換される。この例では、昇圧電圧は、フラッシュメモリのプログラム電圧ＶＰＲＯＧである。昇圧電圧ＶＰＲＯＧをキャパシタＣ１，Ｃ２で降圧したノードＮ１の電圧が差動アンプ１２の負入力に供給され、差動アンプ１２が定電圧ＶＲＥＦとノードＮ１との差がなくなるようにその出力Ｎ２のレベルを制御し、ＰチャネルトランジスタＰ１を制御し、昇圧電圧ＶＰＲＯＧを一定レベルに制御する。
【０００７】
このように、図１のチャージポンプ回路は、生成されるチャージポンプ電圧に応じてチャージポンプユニットの活性化と非活性化を制御し、活性化すべきチャージポンプユニットの数を最適化する。つまり、電源電圧が高くなったりして大きなチャージポンプ能力が要求されないときは、活性化状態のチャージポンプユニットの数を減らして、消費電力を節約する。
【０００８】
なお、以下に示した特許文献は、電源電圧の検知回路を開示する。この検知回路は、電源電圧が上昇するときの検知レベルと下降するときの検知レベルとを異ならせて、電源電圧の一時的変化に対して誤動作を防止する。従って、本願が主題とするチャージポンプ回路とは異なる。
【０００９】
【特許文献】
特開平２０００−５８７６１号公報
【００１０】
【発明が解決しようとする課題】
さて、図１に示したチャージポンプ回路は、生成されるチャージポンプ電圧ＶＰＵＭＰが単一の目標電圧レベルＴＬを越えるか下回るかにより、チャージポンプユニットの活性化と非活性化を制御する。そして、チャージポンプユニットは、活性化されてからその出力レベルが上昇するまでに所定の遅延時間を伴う。その結果、チャージポンプ電圧ＶＰＵＭＰは、図２に示されるとおり、大きな振幅を有する変動波形になる。このような動作では、要求される最低電圧レベルＶＭＩＮに比較して、十分高いレベルを目標電圧レベルＴＬに設定する必要があり、チャージポンプ回路全体の能力は過剰になる傾向にあり、消費電力が高くなりがちである。
【００１１】
そこで、本発明の目的は、生成されるチャージポンプ電圧の振幅を小さくしたチャージポンプ回路を提供することにある。
【００１２】
また、本発明の目的は、消費電力を低くしたチャージポンプ回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、電源電圧を昇圧するチャージポンプ回路において、複数のチャージポンプユニットと、前記チャージポンプユニットにより生成されるチャージポンプ電圧を、第１の目標電圧、および前記第１の目標電圧より低い第２の目標電圧に対して制御する制御回路とを有し、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が前記第２の目標電圧より高くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を減らすことを特徴とする。
【００１４】
上記第１の側面によれば、チャージポンプユニットにより生成されるチャージポンプ電圧が、第１の目標電圧、および第１の目標電圧より低い第２の目標電圧に対して制御される。チャージポンプ電圧が第１の目標電圧より低くなるよう変化する時には、チャージポンプユニットの活性化状態の数を増やし、チャージポンプ電圧が第２の目標電圧より高くなるよう変化する時には、チャージポンプユニットの活性化状態の数を減らして、複数のチャージポンプユニットの活性化状態が制御される。チャージポンプユニットの活性状態と非活性状態との切替制御を、チャージポンプ電圧の上昇時と下降時において早めに行なうことができるので、生成されるチャージポンプ電圧の振幅を低く抑えることができる。それに伴い、生成されるチャージポンプ電圧のレベルを最低要求レベルに近づけることができ、過剰な昇圧動作が回避され、消費電力を節約することができる。
【００１５】
上記第１の側面のより好ましい実施例では、前記チャージポンプ電圧が前記第１の目標電圧より高くなるように変化した時から前記第２の目標電圧より低くなるように変化するまでの第１のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御し、前記チャージポンプ電圧が前記第２の目標電圧より低くなるように変化した時から前記第１の目標電圧より高くなるように変化するまでの第２のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第２の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御する。
【００１６】
上記の好ましい実施例では、チャージポンプ電圧の振幅が小さく変動する時は、その変動領域に応じて、第１の目標電圧または第２の目標電圧を基準にしてチャージポンプユニットの活性化状態が制御される。これにより、チャージポンプ電圧が過剰な振幅で変動することが抑制され、消費電力が節約される。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１８】
図３は、本実施の形態のチャージポンプ回路を有するフラッシュメモリの回路図である。フラッシュメモリは、メモリセルアレイＭＣＡ内に、複数のワード線ＷＬ０，ＷＬ１と、複数のビット線ＢＬ０，ＢＬ１と、複数のソース線ＳＬ０，ＳＬ１とを有し、それらの交差位置にセルトランジスタＭＣ００〜ＭＣ１１が配置される。セルトランジスタは、コントロールゲートがワード線に、ドレインがビット線に、ソースがソース線にそれぞれ接続され、フローティングゲートに電荷を蓄積するか否かで、その閾値電圧が変化する。
【００１９】
このようなフラッシュメモリにおいて、プログラム動作時は、選択されたセルトランジスタのドレインに高いプログラム電圧が印加され、ソースがグランドに維持され、コントロールゲートが高い電圧にされる。これにより、フローティングゲートに電荷が注入され、電子が注入されれば閾値電圧が低下する。
【００２０】
このプログラム動作時の高いプログラム電圧ＶＰＲＯＧを生成するために、プログラム電圧生成回路２０が設けられ、プログラム電圧生成回路２０は、外部電源Ｖｃｃから昇圧したプログラム電圧ＶＰＲＯＧを生成するチャージポンプ回路である。生成されたプログラム電圧ＶＰＲＯＧは、プログラム制御信号ＰＧＭにより導通制御されるトランジスタＱｐを介してセルアレイＭＣＡに供給される。そして、コラム選択信号ＣＳ０，ＣＳ１により導通制御されるコラム選択トランジスタＱ０，Ｑ１を介して、そのプログラム電圧ＶＰＲＯＧがビット線及びメモリセルのドレインに供給される。プログラム動作時には、プログラム制御信号ＰＧＭとコラム選択信号ＣＳ０，ＣＳ１は、プログラム電圧ＶＰＲＯＧと各トランジスタの閾値電圧Ｖｔとの和よりも高い電圧になる。
【００２１】
図４は、本実施の形態におけるチャージポンプ回路の回路図である。図１と同じ構成要素には同じ引用番号を与えている。図１と同様に、４つのチャージポンプユニットＰｕｍｐ０−３が設けられ、並列に接続され、その一部または全部が活性化されて電源電圧を昇圧したチャージポンプ電圧ＶＰＵＭＰを生成する。生成されたチャージポンプ電圧ＶＰＵＭＰは、キャパシタＣ３，Ｃ４により降圧され、ノードＮ３が第１及び第２のコンパレータ１０１，１０２の負入力に供給される。また、第１及び第２のコンパレータ１０１，１０２には、それぞれ第１及び第２の基準電圧ＶＲＥＦ１，ＶＲＥＦ２が正入力に供給され、ノードＮ３のレベルがそれらの基準電圧と比較される。そして、コンパレータ１０１，１０２の出力ＯＵＴ１，ＯＵＴ２が、それぞれＡＮＤゲート２２，２４でモード信号ＥＮ１，ＥＮ２と論理積をとられ、ＯＲゲート２６によりカウントアップ信号ＣＯＵＮＴ−ＵＰが生成される。このカウントアップ信号の状態に応じて、チャージポンプ活性化制御回路１１が、４つのチャージポンプユニットの活性化状態を制御する。つまり、カウントアップ信号がＨレベルの時は、活性化信号ＰＵＭＰ−ＥＮを順次活性化状態に切り替え、Ｌレベルの時は順次非活性化状態に切り換える。
【００２２】
モード信号ＥＮ１，ＥＮ２は、モード信号生成回路３０により生成される。モード信号生成回路３０は、ＰチャネルトランジスタＰ２、ＮチャネルトランジスタＱ３、ラッチ回路を構成するインバータ３２，３４、インバータ３６を有する。
【００２３】
図４のチャージポンプ回路では、第１及び第２のコンパレータ１０１，１０２と、ＡＮＤゲート２２，２４及びＯＲゲート２６と、チャージポンプ活性化制御回路１１とにより、制御回路２００が構成される。この制御回路２００は、チャージポンプ電圧ＶＰＵＭＰが、第１の目標電圧ＶＲＥＦ１より低くなるよう変化する時にチャージポンプユニットの活性化状態の数を増やし、チャージポンプ電圧ＶＰＵＭＰが、第１の目標電圧ＶＲＥＦ１より低い第２の目標電圧ＶＲＥＦ２より高くなるよう変化する時にチャージポンプユニットの活性化状態の数を減らすように制御する。
【００２４】
更に、図４のチャージポンプ回路には、チャージポンプ電圧ＶＰＵＭＰをレギュレートする電圧レギュレータ１００が設けられる。この電圧レギュレータ１００は、差動アンプ１２と、ＰチャネルトランジスタＰ１と、キャパシタＣ１，Ｃ２とを有する。つまり、昇圧されたチャージポンプ電圧ＶＰＵＭＰがＰチャネルトランジスタＰ１を介して一定のプログラム電圧ＶＰＲＯＧに変換される。このプログラム電圧がチャージポンプ回路により生成される一定の昇圧電圧に該当する。チャージポンプ電圧ＶＰＵＭＰが高い方向に変化すると、容量分割されたノードＮ１の電圧レベルも上昇する。これに応答して、差動アンプ１２は、ノードＮ１からの負帰還により、その出力Ｎ２のレベルを上げるよう制御し、トランジスタＰ１をより浅く導通するよう制御する。これによりプログラム電圧ＶＰＲＯＧは低下する。逆に、チャージポンプ電圧が低い方向に変化すると、逆の動作により差動アンプ１２は、出力Ｎ２のレベルを下げるよう制御し、トランジスタＰ１をより深く導通するよう制御する。これにより、プログラム電圧ＶＰＲＯＧは上昇する。以上の動作により、プログラム電圧ＶＰＲＯＧは一定電圧に維持される。
【００２５】
上記のレギュレータ回路１００の動作から理解されるとおり、チャージポンプ電圧ＶＰＵＭＰは、プログラム電圧ＶＰＲＯＧとして必要な最低レベルより高いレベルに維持されることが要求される。
【００２６】
図５は、図４のチャージポンプ回路の動作波形図である。この動作例では、生成されるチャージポンプ電圧ＶＰＵＭＰの振幅が比較的大きく、第１及び第２の目標レベルＴＬ１，ＴＬ２（ＴＬ１＞ＴＬ２）の両方を越えて振幅するケースを示す。第１及び第２の基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、チャージポンプ電圧を降圧してノードＮ３を生成したことに伴って、第１及び第２の目標レベルＴＬ１，ＴＬ２より低い電圧レベルを有する。制御部２００は、前述のとおり、チャージポンプ電圧ＶＰＵＭＰが上昇するとき、時刻ｔ１０で第２の目標レベルＴＬ２を超える変化を検出すると、第２のコンパレータ１０２の出力ＯＵＴ２がＬレベルになり、ＡＮＤゲート２４及びＯＲゲート２６を介してカウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルになる。それに応答して、チャージポンプ活性化制御回路１１は、活性化状態のチャージポンプユニットＰｕｍｐ３−０の数を順次減らすために、活性化信号ＰＵＭＰ−ＥＮ３−０を順次Ｌレベルに変える。これにより、活性化状態のチャージポンプユニットの数が減少し、チャージポンプ能力が低くなる。
【００２７】
やがて、チャージポンプ電圧ＶＰＵＭＰが時刻ｔ１１で第１の目標レベルＴＬ１を越えると、第１のコンパレータ１０１の出力ＯＵＴ１がＬレベルになる。この時、モード信号生成回路３０のトランジスタＰ２が導通し、インバータ３２，３４からなるラッチ回路を反転し、第１のモード信号ＥＮ１はＨレベルに、第２のモード信号ＥＮ２はＬレベルになり、制御状態は第２のモードＭＯＤＥ２から第１のモードＭＯＤＥ１になる。
【００２８】
チャージポンプ回路の能力が低下したことにともない、チャージポンプ電圧は低下を開始し、時刻ｔ１２で第１の目標電圧ＴＬ１より低くなるように変化する。これに応答して、第１のコンパレータ１０１の出力ＯＵＴ１がＨレベルに反転し、ＡＮＤゲート２２、ＯＲゲート２６を介してカウントアップ信号ＣＯＵＮＴ−ＵＰもＨレベルに反転する。それに伴って、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮ０−３を順次Ｈレベルに制御し、チャージポンプユニットＰＵＭＰ０−３が順次活性化される。
【００２９】
時刻ｔ１３でチャージポンプ電圧が第２の目標レベルＴＬ２を下回ると、第２のコンパレータ１０２の出力ＯＵＴ２もＨレベルになり、モード信号生成回路３０のトランジスタＱ３が導通し、ラッチ回路を反転し、第１のモード信号ＥＮ１はＬレベルに、第２のモード信号ＥＮ２はＨレベルになり、制御状態は第２のモードＭＯＤＥ２になる。
【００３０】
チャージポンプ回路の能力が増加しているので、チャージポンプ電圧ＶＰＵＭＰは上昇に転じ、時刻ｔ１４で第２の目標電圧ＴＬ２より高くなるように変化する。これに応答して、第２のコンパレータ１０２の出力ＯＵＴ２がＬレベルに反転し、第２モード信号ＥＮ２のＨレベルにより、ＡＮＤゲート２４の出力もＬレベル、ＯＲゲート２６の出力もＬレベルになる。つまり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルに反転し、チャージポンプユニットが順次非活性状態になり、チャージポンプ能力が低下される。
【００３１】
モード信号生成回路３０は、チャージポンプ電圧ＶＰＵＭＰが第１の目標電圧ＴＬ１より高くなるように変化した時から第２の目標電圧ＴＬ２より低くなるように変化するまでの間、第１のモード信号ＥＮ１をＨレベル、第２のモード信号ＥＮ２をＬレベルにして、第１のモード状態にする。その状態では、制御回路２００は、チャージポンプ電圧が第１の目標電圧ＴＬ１より低いか高いかに応じて、つまり、第１のコンパレータ１０１の出力ＯＵＴ１に応じて、チャージポンプユニットの活性化状態を制御する。図５の例では、時刻ｔ１２の時に、カウントアップ信号ＣＯＵＴ−ＵＰがＬレベルからＨレベルに変わっている。
【００３２】
また、モード信号生成回路３０は、チャージポンプ電圧が第２の目標電圧ＴＬ２より低くなるように変化した時から第１の目標電圧ＴＬ１より高くなるように変化するまでの間、第１のモード信号ＥＮ１をＬレベル、第２のモード信号ＥＮ２をＨレベルにして、第２のモード状態にする。その状態では、制御回路２００は、チャージポンプ電圧が第２の目標電圧ＴＬ２より低いか高いかに応じて、つまり、第２のコンパレータ１０２の出力ＯＵＴ２に応じて、チャージポンプユニットの活性化状態を制御する。図５の例では、時刻ｔ１０、ｔ１４の時に、カウントアップ信号ＣＯＵＮＴ−ＵＰがＨレベルからＬレベルに変わっている。
【００３３】
以上のように、制御回路２００は、チャージポンプ電圧ＶＰＵＭＰが上昇しているときは、より低い第２の目標レベルＴＬ２を越えたら、チャージポンプユニットを順次非活性状態に制御し、チャージポンプ電圧ＶＰＵＭＰが下降しているときは、より高い第１の目標レベルＴＬ１を越えたら、チャージポンプユニットを順次活性状態に制御する。つまり、チャージポンプユニットの活性状態と非活性状態との切替制御を、チャージポンプ電圧上昇時と下降時とで基準レベルを異ならせて、ヒステリシス特性を持たせている。その結果、単一の目標レベルを基準にして制御する場合よりも、チャージポンプ電圧の上昇時と下降時において早めに切替制御を行うことができ、チャージポンプ電圧の振幅を小さく抑えることができる。チャージポンプ電圧の振幅を小さく抑えることができれば、チャージポンプ電圧の平均値をより最小レベルに近づけることができ、消費電力を節約することができる。
【００３４】
図１，２の従来例と比較すると、第１の目標レベルＴＬ１が従来の目標レベルＴＬに対応するものと考えられる。従って、図５に示したチャージポンプ電圧ＶＰＵＭＰの平均値は第１の目標レベルよりの低くなっている。
【００３５】
図６は、図４のチャージポンプ回路の別の動作波形図である。図５の動作波形図と異なる点を明記するために、各信号波形を破線で示した。図６の例は、時刻ｔ１１でチャージポンプ電圧ＶＰＵＭＰが第１の目標レベルＴＬ１を越えて第１のモードになった後、チャージポンプ電圧ＶＰＵＭＰが第２の目標レベルＴＬ２より低くならなかった場合の動作である。
【００３６】
つまり、第１のモードＭＯＤＥ１状態で、時刻ｔ１２にてチャージポンプ電圧が第１の目標レベルＴＬ１より低くなり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＨレベルになり、チャージポンプユニットの活性化が順次行われる。そして、その後チャージポンプ電圧は、破線で示されるとおり、第２の目標レベルＴＬ２に達することなく再度第１の目標レベルＴＬ１を超えている。つまり、第１のモード状態のままである。従って、時刻ｔ２０でチャージポンプ電圧が第１の目標レベルＴＬ１を越えると、それに応答して第１のコンパレータ１０１の出力ＯＵＴ１たＬレベルに変わり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルに変化し、チャージポンプユニットは順次非活性状態に制御される。図６の例では、チャージポンプユニットＰｕｍｐ３が活性状態になるまえに、他のチャージポンプユニットが非活性状態に制御されている。
【００３７】
図７は、図４のチャージポンプ回路の更に別の動作波形図である。ここでも、図５の動作波形図と異なる点を明記するために、各信号波形を破線で示した。図７の例は、チャージポンプ電圧ＶＰＵＭＰが第１の目標レベルＴＬ１より高くならない場合の動作である。
【００３８】
つまり、最初第２のモード状態であり、チャージポンプ電圧ＶＰＵＭＰが第２の目標レベルＴＬ２を越えても第１の目標レベルＴＬ１を越えないので、モード信号生成回路３０は、第２のモード状態を維持する。従って、時刻ｔ１３でチャージポンプ電圧が第２の目標レベルＴＬ２を下回った時に、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルからＨレベルに推移し、チャージポンプユニットが順次活性化される。更に、時刻ｔ１４で、チャージポンプ電圧が第２の目標レベルＴＬ２を越えたときに、カウントアップ信号が再度Ｌレベルに推移し、チャージポンプユニットが順次非活性化される。
【００３９】
図６，図７に示されるとおり、チャージポンプ電圧の振幅が小さく、第１の目標レベル近傍または第２の目標レベル近傍で上下するときは、制御回路２００は、制御モードを変更せず、それぞれの制御モードで、チャージポンプ電圧が第１の目標レベルを基準に、または第２の目標レベルを基準にして、チャージポンプユニットの活性化と非活性化の制御を行う。
【００４０】
以上のように、チャージポンプ回路は、複数のチャージポンプユニットの活性化状態を、チャージポンプ電圧レベルに応じて制御し、最適の数のチャージポンプユニットが活性化状態になって、チャージポンプ回路の能力が最適化された最低限必要な能力に制御される。
【００４１】
図８は、本実施の形態におけるチャージポンプユニットの一例を示す回路図である。また、図９は、図８のチャージポンプユニットの制御クロックの動作波形図である。
【００４２】
このチャージポンプユニットは、初段の昇圧ユニット５０と２段目の昇圧ユニット６０とからなる多段構成である。初段の昇圧ユニット５０は、トランジスタＱ１１，Ｑ１２とキャパシタＣ１１，Ｃ１２で構成され、２段目の昇圧ユニット６０も、トランジスタＱ１３，Ｑ１４とキャパシタＣ１３，Ｃ１４で構成される。２段目の昇圧ユニット６０はダイオード接続された出力トランジスタＱ１５を介して出力端子ＯＵＴに接続される。この出力端子ＯＵＴに、チャージポンプ電圧ＶＰＵＭＰが出力される。
【００４３】
また、各昇圧ユニットの出力ノードＰ１１，Ｐ１２は、ダイオード接続されたトランジスタＱ２０，Ｑ２１を介して電源電圧Ｖｃｃに接続される。また、カップリングキャパシタＣ１１，Ｃ１２，Ｃ１３，Ｃ１４には、それぞれクロックＡ，ＢＤ，Ｂ，ＡＤが印加される。図９に示されるとおり、クロックＡ，ＡＤは多少のタイミングのずれはあるが同相のクロックであり、クロックＢ、ＢＤも同様に同相のクロックである。図中のトランジスタは、例えば、通常のＮ型エンハンスメントトランジスタよりも閾値電圧が低い。
【００４４】
更に、クロック生成回路４０が設けられ、クロック生成回路４０は、活性化信号ＰＵＭＰ−ＥＮがＨレベルの間、グランド電圧と電源電圧Ｖｃｃレベルを有するクロックＡ．ＡＤ．Ｂ．ＢＤを生成して、昇圧ユニット５０，６０を駆動し、昇圧動作状態にする。また、活性化信号ＰＵＭＰ−ＥＮがＬレベルになると、クロック生成回路４０はクロックを生成せず、昇圧動作を停止させる。
【００４５】
チャージポンプユニットの動作は以下の通りである。最初の状態では、ノードＰ１１，Ｐ１２は共に、トランジスタＱ２０，Ｑ２１により電源電圧Ｖｃｃより閾値電圧Ｖｔｈ低いレベルになっている。そして、初段において、クロックＡの立ち上がりに応答して、キャパシタＣ１１を介してノードＰ１１の電位が上昇し、トランジスタＱ１１が導通して、ノードＧ１１が電源電圧レベルにされている。そこで、クロックＢＤの立ち上がりに応答して、キャパシタＣ１２を介してノードＧ１１が電源電圧以上のレベルに上昇し、トランジスタＱ１２が導通し、ノードＰ１１が電源電圧Ｖｃｃレベルになる。そして、更にクロックＡの上昇に応答して、ノードＰ１１が電源電圧Ｖｃｃより高いレベルに昇圧される。
【００４６】
２段目では、クロックＡの立ち上がり直後のクロックＡＤの立ち上がりに応答して、キャパシタＣ１４を介してノードＧ１２が昇圧され、トランジスタＱ１４が導通して、ノードＰ１１のレベルがノードＰ１２に伝達される。そして、その後のクロックＢの立ち上がりに応答して、キャパシタＣ１３を介してノードＰ１２が電源電圧Ｖｃｃよりも高いレベルに昇圧される。ノードＰ１２の昇圧電圧は、出力トランジスタＱ１５を介して出力端子ＯＵＴに接続される負荷容量Ｃｏｕｔに供給される。クロックＢの立ち上がり時にトランジスタＱ１３が導通し、ノードＧ１２がノードＰ１１のレベルまで昇圧される。
【００４７】
尚、クロックＡの立ち上がりで初段のノードＰ１１が電源電圧より高く昇圧されるときに、同相のクロックＡＤによりトランジスタＱ１４が導通し、ノードＰ１２にノードＰ１１の昇圧電圧が伝達される。
【００４８】
以上のとおり、チャージポンプユニットは、電源電圧レベルを有するクロックにより昇圧動作が行われるので、電源電圧が高ければその昇圧能力は高くなり、電源電圧が低ければその昇圧能力は低くなる。つまり、電源電圧Ｖｃｃのレベルに応じて、チャージポンプ回路が生成するチャージポンプ電圧レベルが異なることが理解される。また、活性化されてもチャージポンプ電圧が上昇するのに所定の遅延時間を要することも理解される。
【００４９】
以上、本実施の形態のチャージポンプ回路は、複数のチャージポンプユニットを並列に接続し、制御回路が、チャージポンプ電圧が上昇する時にチャージポンプユニットの活性化状態の数を減らし、チャージポンプ電圧が下降する時にチャージポンプユニットの活性化状態の数を増やすよう制御し、且つ、制御回路の活性化状態の数を増減する制御基準レベルが、チャージポンプ電圧の上昇時と下降時とで異なる。従って、チャージポンプ電圧の振幅を小さく抑えることができ、消費電力を抑えることができる。
【００５０】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５１】
（付記１）電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧が、第１の目標電圧より低くなるよう変化する時に前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が、前記第１の目標電圧より低い第２の目標電圧より高くなるよう変化する時に前記チャージポンプユニットの活性化状態の数を減らす制御回路と
を有することを特徴とするチャージポンプ回路。
【００５２】
（付記２）付記１において、
前記チャージポンプ電圧が前記第１の目標電圧より高くなるように変化した時から前記第２の目標電圧より低くなるように変化するまでの第１のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御し、
前記チャージポンプ電圧が前記第２の目標電圧より低くなるように変化した時から前記第１の目標電圧より高くなるように変化するまでの第２のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第２の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御することを特徴とするチャージポンプ回路。
【００５３】
（付記３）付記２において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路とを有し、
更に、前記第１及び第２の比較回路の出力により、前記第１のモードと第２のモードとを示すモード信号を生成するモード信号生成回路を有することを特徴とするチャージポンプ回路。
【００５４】
（付記４）付記１において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路と、
更に、前記第１の比較回路が前記チャージポンプ電圧が前記第１の目標電圧を超えて下降したことを検出した時に前記チャージポンプユニットを順次活性状態に制御し、前記第２の比較回路が前記チャージポンプ電圧が前記第２の目標を超えて上昇したことを検出した時に前記チャージポンプユニットを順次非活性状態に制御するチャージポンプ活性化制御回路と
を有することを特徴とするチャージポンプ回路。
【００５５】
（付記５）付記４において、
前記複数のチャージポンプユニットは並列に接続されて、前記チャージポンプ電圧が生成され、
更に、前記チャージポンプ電圧を降圧して降圧電圧を生成する降圧回路を有し、
前記第１及び第２の比較回路は、前記第１及び第２の目標電圧に対応する第１及び第２の基準電圧と、前記降圧電圧とを比較することを特徴とするチャージポンプ回路。
【００５６】
（付記６）付記１において、
更に、前記チャージポンプ電圧をレギュレートして一定の昇圧電圧を生成する電圧レギュレータを有することを特徴とするチャージポンプ回路。
【００５７】
（付記７）付記１において、
前記チャージポンプユニットは、活性化状態において、電源電圧レベルを有するクロックにより、電源電圧より高く昇圧された前記チャージポンプ電圧を生成することを特徴とするチャージポンプ回路。
【００５８】
（付記８）電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧が上昇する時に前記チャージポンプユニットの活性化状態の数を減らし、前記チャージポンプ電圧が下降する時に前記チャージポンプユニットの活性化状態の数を増やすよう制御する制御回路とを有し、
前記制御回路の前記活性化状態の数を増減する制御基準レベルが、前記チャージポンプ電圧の上昇時と下降時とで異なることを特徴とするチャージポンプ回路。
【００５９】
（付記９）付記８において、
前記制御回路が前記活性化状態の数を増加する前記制御基準レベルが、減少する前記制御基準レベルより低いことを特徴とするチャージポンプ回路。
【００６０】
（付記１０）電源電圧を昇圧してチャージポンプ電圧を生成するチャージポンプ回路において、
並列に接続された複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成される前記チャージポンプ電圧が上昇する時に第２の基準レベルを超える時に前記チャージポンプユニットの活性化状態の数を減らし、前記チャージポンプ電圧が下降する時に前記第２の基準レベルより高い第１の基準レベルを越える時に前記チャージポンプユニットの活性化状態の数を増やすよう制御する制御回路を有することを特徴とするチャージポンプ回路。
【００６１】
（付記１１）付記１０において、
前記制御回路は、前記チャージポンプ電圧が前記第２の基準レベルの上下で変化し前記第１の基準レベルより高くならない間は、前記チャージポンプ電圧が前記第２の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御し、前記チャージポンプ電圧が前記第１の基準レベルの上下で変化し前記第２の基準レベルより低くならない間は、前記チャージポンプ電圧が前記第１の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御することを特徴とするチャージポンプ回路。
【００６２】
【発明の効果】
以上、本発明によれば、消費電力の少ないチャージポンプ回路を提供することができる。
【図面の簡単な説明】
【図１】従来のチャージポンプ回路の回路図である。
【図２】図１の動作波形図である。
【図３】本実施の形態のチャージポンプ回路を有するフラッシュメモリの回路図である。
【図４】本実施の形態におけるチャージポンプ回路の回路図である。
【図５】図４のチャージポンプ回路の動作波形図である。
【図６】図４のチャージポンプ回路の別の動作波形図である。
【図７】図４のチャージポンプ回路の更に別の動作波形図である。
【図８】本実施の形態におけるチャージポンプユニットの一例を示す回路図である。
【図９】図８のチャージポンプユニットの制御クロックの動作波形図である。
【符号の説明】
Ｐｕｍｐ０−３：チャージポンプユニット
ＴＬ１，ＴＬ２：第１及び第２の目標レベル
１００：電圧レギュレータ回路
２００：制御回路
１０１：第１の比較回路
１０２：第２の比較回路
１１：チャージポンプ活性化制御回路
３０：制御モード信号生成回路
【発明の属する技術分野】
本発明は、チャージポンプ回路に関し、特に昇圧電圧（チャージポンプ電圧）の振幅を小さくして消費電力を抑えたチャージポンプ回路に関する。
【０００２】
【従来の技術】
チャージポンプ回路は、フラッシュメモリなどの半導体集積回路内に設けられ、外部から供給される電源電圧よりも高い内部昇圧電圧を生成する。従って、電源電圧が高い場合はチャージポンプ回路により生成される昇圧電圧は高くなり、電源電圧が低い場合は昇圧電圧は低くなる傾向にある。また、チャージポンプ回路により生成された昇圧電圧は、所定の内部回路に供給され消費される。従って、その内部回路の動作にも依存して、昇圧電圧が下降したり上昇したりする。一般にチャージポンプ回路が生成するチャージポンプ電圧は、電圧レギュレータ回路により一定電圧に変換され、内部回路に一定の昇圧電圧として供給される。そのため、チャージポンプ電圧は、内部回路に供給される昇圧電圧の最低レベルより一定のマージンを加えた高いレベルに維持することが要求される。
【０００３】
従来のチャージポンプ回路は、電源電圧や内部回路に依存してその要求されるチャージポンプ能力が変動する。そこで、複数のチャージポンプユニットを設けて、必要な数のチャージポンプユニットのみをイネーブルすることが提案されている。つまり、生成されるチャージポンプ電圧を監視し、その電圧レベルが上記最低レベルより高くなる範囲で且つ高くなりすぎないように、チャージポンプ電圧がある目標レベルを越えれば活性化状態のチャージポンプユニットの数を減らし、チャージポンプ電圧が目標レベルを下回れば活性化状態のチャージポンプユニットの数を増やすよう制御される。
【０００４】
図１は、上記した従来のチャージポンプ回路の回路図である。図２はその動作波形図である。このチャージポンプ回路は、特許文献などの技術文献には記載されていない。この従来例では、４つのチャージポンプユニットＰｎｍｐ０−３が並列に設けられ、チャージポンプ電圧ＶＰＵＭＰを生成し、コンパレータ１０が、そのチャージポンプ電圧ＶＰＵＭＰを監視し、その電圧が目標電圧に対応する定電圧ＶＲＥＦを越えるか否かにより、チャージポンプ活性化制御回路１１が、４ビットの活性化信号ＰＵＭＰ−ＥＮにより、チャージポンプユニットＰｕｍｐ０−３を順次活性化し、順次非活性化する。
【０００５】
具体的な動作は、図２に示されるとおりである。まず、チャージポンプ電圧ＶＰＵＭＰがキャパシタＣ３，Ｃ４により降圧され、その降圧されたノードＮ３がコンパレータ１０の負入力に供給される。時刻ｔ１のように、チャージポンプ電圧ＶＰＵＭＰが上昇して、ノードＮ３が目標電圧ＴＬに対応する定電圧ＶＦＥＲより高くなると、コンパレータ１０の出力ＣＯＵＮＴ−ＵＰがＬレベルになり、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮを順次非活性状態のＬレベルにする。これに伴い、チャージポンプユニットＰｕｍｐ３−０は、順次非活性状態に推移して、全体のチャージポンプ能力が低下する。逆に、時刻ｔ２のように、チャージポンプ電圧ＶＰＵＭＰが下降して、ノードＮ３が目標電圧ＴＬに対応する低電圧ＶＲＥＦより低くなると、コンパレータ１０の出力ＣＯＵＮＴ−ＵＰがＨレベルになり、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮを順次活性状態のＨレベルにする。これに伴い、チャージポンプユニットＰｕｍｐ０−３は、順次活性状態に推移して、全体のチャージポンプ能力が増加する。
【０００６】
チャージポンプ電圧ＶＰＵＭＰは、電圧レギュレータ１００により一定の昇圧電圧ＶＰＲＯＧに変換される。この例では、昇圧電圧は、フラッシュメモリのプログラム電圧ＶＰＲＯＧである。昇圧電圧ＶＰＲＯＧをキャパシタＣ１，Ｃ２で降圧したノードＮ１の電圧が差動アンプ１２の負入力に供給され、差動アンプ１２が定電圧ＶＲＥＦとノードＮ１との差がなくなるようにその出力Ｎ２のレベルを制御し、ＰチャネルトランジスタＰ１を制御し、昇圧電圧ＶＰＲＯＧを一定レベルに制御する。
【０００７】
このように、図１のチャージポンプ回路は、生成されるチャージポンプ電圧に応じてチャージポンプユニットの活性化と非活性化を制御し、活性化すべきチャージポンプユニットの数を最適化する。つまり、電源電圧が高くなったりして大きなチャージポンプ能力が要求されないときは、活性化状態のチャージポンプユニットの数を減らして、消費電力を節約する。
【０００８】
なお、以下に示した特許文献は、電源電圧の検知回路を開示する。この検知回路は、電源電圧が上昇するときの検知レベルと下降するときの検知レベルとを異ならせて、電源電圧の一時的変化に対して誤動作を防止する。従って、本願が主題とするチャージポンプ回路とは異なる。
【０００９】
【特許文献】
特開平２０００−５８７６１号公報
【００１０】
【発明が解決しようとする課題】
さて、図１に示したチャージポンプ回路は、生成されるチャージポンプ電圧ＶＰＵＭＰが単一の目標電圧レベルＴＬを越えるか下回るかにより、チャージポンプユニットの活性化と非活性化を制御する。そして、チャージポンプユニットは、活性化されてからその出力レベルが上昇するまでに所定の遅延時間を伴う。その結果、チャージポンプ電圧ＶＰＵＭＰは、図２に示されるとおり、大きな振幅を有する変動波形になる。このような動作では、要求される最低電圧レベルＶＭＩＮに比較して、十分高いレベルを目標電圧レベルＴＬに設定する必要があり、チャージポンプ回路全体の能力は過剰になる傾向にあり、消費電力が高くなりがちである。
【００１１】
そこで、本発明の目的は、生成されるチャージポンプ電圧の振幅を小さくしたチャージポンプ回路を提供することにある。
【００１２】
また、本発明の目的は、消費電力を低くしたチャージポンプ回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の側面は、電源電圧を昇圧するチャージポンプ回路において、複数のチャージポンプユニットと、前記チャージポンプユニットにより生成されるチャージポンプ電圧を、第１の目標電圧、および前記第１の目標電圧より低い第２の目標電圧に対して制御する制御回路とを有し、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が前記第２の目標電圧より高くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を減らすことを特徴とする。
【００１４】
上記第１の側面によれば、チャージポンプユニットにより生成されるチャージポンプ電圧が、第１の目標電圧、および第１の目標電圧より低い第２の目標電圧に対して制御される。チャージポンプ電圧が第１の目標電圧より低くなるよう変化する時には、チャージポンプユニットの活性化状態の数を増やし、チャージポンプ電圧が第２の目標電圧より高くなるよう変化する時には、チャージポンプユニットの活性化状態の数を減らして、複数のチャージポンプユニットの活性化状態が制御される。チャージポンプユニットの活性状態と非活性状態との切替制御を、チャージポンプ電圧の上昇時と下降時において早めに行なうことができるので、生成されるチャージポンプ電圧の振幅を低く抑えることができる。それに伴い、生成されるチャージポンプ電圧のレベルを最低要求レベルに近づけることができ、過剰な昇圧動作が回避され、消費電力を節約することができる。
【００１５】
上記第１の側面のより好ましい実施例では、前記チャージポンプ電圧が前記第１の目標電圧より高くなるように変化した時から前記第２の目標電圧より低くなるように変化するまでの第１のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御し、前記チャージポンプ電圧が前記第２の目標電圧より低くなるように変化した時から前記第１の目標電圧より高くなるように変化するまでの第２のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第２の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御する。
【００１６】
上記の好ましい実施例では、チャージポンプ電圧の振幅が小さく変動する時は、その変動領域に応じて、第１の目標電圧または第２の目標電圧を基準にしてチャージポンプユニットの活性化状態が制御される。これにより、チャージポンプ電圧が過剰な振幅で変動することが抑制され、消費電力が節約される。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１８】
図３は、本実施の形態のチャージポンプ回路を有するフラッシュメモリの回路図である。フラッシュメモリは、メモリセルアレイＭＣＡ内に、複数のワード線ＷＬ０，ＷＬ１と、複数のビット線ＢＬ０，ＢＬ１と、複数のソース線ＳＬ０，ＳＬ１とを有し、それらの交差位置にセルトランジスタＭＣ００〜ＭＣ１１が配置される。セルトランジスタは、コントロールゲートがワード線に、ドレインがビット線に、ソースがソース線にそれぞれ接続され、フローティングゲートに電荷を蓄積するか否かで、その閾値電圧が変化する。
【００１９】
このようなフラッシュメモリにおいて、プログラム動作時は、選択されたセルトランジスタのドレインに高いプログラム電圧が印加され、ソースがグランドに維持され、コントロールゲートが高い電圧にされる。これにより、フローティングゲートに電荷が注入され、電子が注入されれば閾値電圧が低下する。
【００２０】
このプログラム動作時の高いプログラム電圧ＶＰＲＯＧを生成するために、プログラム電圧生成回路２０が設けられ、プログラム電圧生成回路２０は、外部電源Ｖｃｃから昇圧したプログラム電圧ＶＰＲＯＧを生成するチャージポンプ回路である。生成されたプログラム電圧ＶＰＲＯＧは、プログラム制御信号ＰＧＭにより導通制御されるトランジスタＱｐを介してセルアレイＭＣＡに供給される。そして、コラム選択信号ＣＳ０，ＣＳ１により導通制御されるコラム選択トランジスタＱ０，Ｑ１を介して、そのプログラム電圧ＶＰＲＯＧがビット線及びメモリセルのドレインに供給される。プログラム動作時には、プログラム制御信号ＰＧＭとコラム選択信号ＣＳ０，ＣＳ１は、プログラム電圧ＶＰＲＯＧと各トランジスタの閾値電圧Ｖｔとの和よりも高い電圧になる。
【００２１】
図４は、本実施の形態におけるチャージポンプ回路の回路図である。図１と同じ構成要素には同じ引用番号を与えている。図１と同様に、４つのチャージポンプユニットＰｕｍｐ０−３が設けられ、並列に接続され、その一部または全部が活性化されて電源電圧を昇圧したチャージポンプ電圧ＶＰＵＭＰを生成する。生成されたチャージポンプ電圧ＶＰＵＭＰは、キャパシタＣ３，Ｃ４により降圧され、ノードＮ３が第１及び第２のコンパレータ１０１，１０２の負入力に供給される。また、第１及び第２のコンパレータ１０１，１０２には、それぞれ第１及び第２の基準電圧ＶＲＥＦ１，ＶＲＥＦ２が正入力に供給され、ノードＮ３のレベルがそれらの基準電圧と比較される。そして、コンパレータ１０１，１０２の出力ＯＵＴ１，ＯＵＴ２が、それぞれＡＮＤゲート２２，２４でモード信号ＥＮ１，ＥＮ２と論理積をとられ、ＯＲゲート２６によりカウントアップ信号ＣＯＵＮＴ−ＵＰが生成される。このカウントアップ信号の状態に応じて、チャージポンプ活性化制御回路１１が、４つのチャージポンプユニットの活性化状態を制御する。つまり、カウントアップ信号がＨレベルの時は、活性化信号ＰＵＭＰ−ＥＮを順次活性化状態に切り替え、Ｌレベルの時は順次非活性化状態に切り換える。
【００２２】
モード信号ＥＮ１，ＥＮ２は、モード信号生成回路３０により生成される。モード信号生成回路３０は、ＰチャネルトランジスタＰ２、ＮチャネルトランジスタＱ３、ラッチ回路を構成するインバータ３２，３４、インバータ３６を有する。
【００２３】
図４のチャージポンプ回路では、第１及び第２のコンパレータ１０１，１０２と、ＡＮＤゲート２２，２４及びＯＲゲート２６と、チャージポンプ活性化制御回路１１とにより、制御回路２００が構成される。この制御回路２００は、チャージポンプ電圧ＶＰＵＭＰが、第１の目標電圧ＶＲＥＦ１より低くなるよう変化する時にチャージポンプユニットの活性化状態の数を増やし、チャージポンプ電圧ＶＰＵＭＰが、第１の目標電圧ＶＲＥＦ１より低い第２の目標電圧ＶＲＥＦ２より高くなるよう変化する時にチャージポンプユニットの活性化状態の数を減らすように制御する。
【００２４】
更に、図４のチャージポンプ回路には、チャージポンプ電圧ＶＰＵＭＰをレギュレートする電圧レギュレータ１００が設けられる。この電圧レギュレータ１００は、差動アンプ１２と、ＰチャネルトランジスタＰ１と、キャパシタＣ１，Ｃ２とを有する。つまり、昇圧されたチャージポンプ電圧ＶＰＵＭＰがＰチャネルトランジスタＰ１を介して一定のプログラム電圧ＶＰＲＯＧに変換される。このプログラム電圧がチャージポンプ回路により生成される一定の昇圧電圧に該当する。チャージポンプ電圧ＶＰＵＭＰが高い方向に変化すると、容量分割されたノードＮ１の電圧レベルも上昇する。これに応答して、差動アンプ１２は、ノードＮ１からの負帰還により、その出力Ｎ２のレベルを上げるよう制御し、トランジスタＰ１をより浅く導通するよう制御する。これによりプログラム電圧ＶＰＲＯＧは低下する。逆に、チャージポンプ電圧が低い方向に変化すると、逆の動作により差動アンプ１２は、出力Ｎ２のレベルを下げるよう制御し、トランジスタＰ１をより深く導通するよう制御する。これにより、プログラム電圧ＶＰＲＯＧは上昇する。以上の動作により、プログラム電圧ＶＰＲＯＧは一定電圧に維持される。
【００２５】
上記のレギュレータ回路１００の動作から理解されるとおり、チャージポンプ電圧ＶＰＵＭＰは、プログラム電圧ＶＰＲＯＧとして必要な最低レベルより高いレベルに維持されることが要求される。
【００２６】
図５は、図４のチャージポンプ回路の動作波形図である。この動作例では、生成されるチャージポンプ電圧ＶＰＵＭＰの振幅が比較的大きく、第１及び第２の目標レベルＴＬ１，ＴＬ２（ＴＬ１＞ＴＬ２）の両方を越えて振幅するケースを示す。第１及び第２の基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、チャージポンプ電圧を降圧してノードＮ３を生成したことに伴って、第１及び第２の目標レベルＴＬ１，ＴＬ２より低い電圧レベルを有する。制御部２００は、前述のとおり、チャージポンプ電圧ＶＰＵＭＰが上昇するとき、時刻ｔ１０で第２の目標レベルＴＬ２を超える変化を検出すると、第２のコンパレータ１０２の出力ＯＵＴ２がＬレベルになり、ＡＮＤゲート２４及びＯＲゲート２６を介してカウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルになる。それに応答して、チャージポンプ活性化制御回路１１は、活性化状態のチャージポンプユニットＰｕｍｐ３−０の数を順次減らすために、活性化信号ＰＵＭＰ−ＥＮ３−０を順次Ｌレベルに変える。これにより、活性化状態のチャージポンプユニットの数が減少し、チャージポンプ能力が低くなる。
【００２７】
やがて、チャージポンプ電圧ＶＰＵＭＰが時刻ｔ１１で第１の目標レベルＴＬ１を越えると、第１のコンパレータ１０１の出力ＯＵＴ１がＬレベルになる。この時、モード信号生成回路３０のトランジスタＰ２が導通し、インバータ３２，３４からなるラッチ回路を反転し、第１のモード信号ＥＮ１はＨレベルに、第２のモード信号ＥＮ２はＬレベルになり、制御状態は第２のモードＭＯＤＥ２から第１のモードＭＯＤＥ１になる。
【００２８】
チャージポンプ回路の能力が低下したことにともない、チャージポンプ電圧は低下を開始し、時刻ｔ１２で第１の目標電圧ＴＬ１より低くなるように変化する。これに応答して、第１のコンパレータ１０１の出力ＯＵＴ１がＨレベルに反転し、ＡＮＤゲート２２、ＯＲゲート２６を介してカウントアップ信号ＣＯＵＮＴ−ＵＰもＨレベルに反転する。それに伴って、チャージポンプ活性化制御回路１１が、活性化信号ＰＵＭＰ−ＥＮ０−３を順次Ｈレベルに制御し、チャージポンプユニットＰＵＭＰ０−３が順次活性化される。
【００２９】
時刻ｔ１３でチャージポンプ電圧が第２の目標レベルＴＬ２を下回ると、第２のコンパレータ１０２の出力ＯＵＴ２もＨレベルになり、モード信号生成回路３０のトランジスタＱ３が導通し、ラッチ回路を反転し、第１のモード信号ＥＮ１はＬレベルに、第２のモード信号ＥＮ２はＨレベルになり、制御状態は第２のモードＭＯＤＥ２になる。
【００３０】
チャージポンプ回路の能力が増加しているので、チャージポンプ電圧ＶＰＵＭＰは上昇に転じ、時刻ｔ１４で第２の目標電圧ＴＬ２より高くなるように変化する。これに応答して、第２のコンパレータ１０２の出力ＯＵＴ２がＬレベルに反転し、第２モード信号ＥＮ２のＨレベルにより、ＡＮＤゲート２４の出力もＬレベル、ＯＲゲート２６の出力もＬレベルになる。つまり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルに反転し、チャージポンプユニットが順次非活性状態になり、チャージポンプ能力が低下される。
【００３１】
モード信号生成回路３０は、チャージポンプ電圧ＶＰＵＭＰが第１の目標電圧ＴＬ１より高くなるように変化した時から第２の目標電圧ＴＬ２より低くなるように変化するまでの間、第１のモード信号ＥＮ１をＨレベル、第２のモード信号ＥＮ２をＬレベルにして、第１のモード状態にする。その状態では、制御回路２００は、チャージポンプ電圧が第１の目標電圧ＴＬ１より低いか高いかに応じて、つまり、第１のコンパレータ１０１の出力ＯＵＴ１に応じて、チャージポンプユニットの活性化状態を制御する。図５の例では、時刻ｔ１２の時に、カウントアップ信号ＣＯＵＴ−ＵＰがＬレベルからＨレベルに変わっている。
【００３２】
また、モード信号生成回路３０は、チャージポンプ電圧が第２の目標電圧ＴＬ２より低くなるように変化した時から第１の目標電圧ＴＬ１より高くなるように変化するまでの間、第１のモード信号ＥＮ１をＬレベル、第２のモード信号ＥＮ２をＨレベルにして、第２のモード状態にする。その状態では、制御回路２００は、チャージポンプ電圧が第２の目標電圧ＴＬ２より低いか高いかに応じて、つまり、第２のコンパレータ１０２の出力ＯＵＴ２に応じて、チャージポンプユニットの活性化状態を制御する。図５の例では、時刻ｔ１０、ｔ１４の時に、カウントアップ信号ＣＯＵＮＴ−ＵＰがＨレベルからＬレベルに変わっている。
【００３３】
以上のように、制御回路２００は、チャージポンプ電圧ＶＰＵＭＰが上昇しているときは、より低い第２の目標レベルＴＬ２を越えたら、チャージポンプユニットを順次非活性状態に制御し、チャージポンプ電圧ＶＰＵＭＰが下降しているときは、より高い第１の目標レベルＴＬ１を越えたら、チャージポンプユニットを順次活性状態に制御する。つまり、チャージポンプユニットの活性状態と非活性状態との切替制御を、チャージポンプ電圧上昇時と下降時とで基準レベルを異ならせて、ヒステリシス特性を持たせている。その結果、単一の目標レベルを基準にして制御する場合よりも、チャージポンプ電圧の上昇時と下降時において早めに切替制御を行うことができ、チャージポンプ電圧の振幅を小さく抑えることができる。チャージポンプ電圧の振幅を小さく抑えることができれば、チャージポンプ電圧の平均値をより最小レベルに近づけることができ、消費電力を節約することができる。
【００３４】
図１，２の従来例と比較すると、第１の目標レベルＴＬ１が従来の目標レベルＴＬに対応するものと考えられる。従って、図５に示したチャージポンプ電圧ＶＰＵＭＰの平均値は第１の目標レベルよりの低くなっている。
【００３５】
図６は、図４のチャージポンプ回路の別の動作波形図である。図５の動作波形図と異なる点を明記するために、各信号波形を破線で示した。図６の例は、時刻ｔ１１でチャージポンプ電圧ＶＰＵＭＰが第１の目標レベルＴＬ１を越えて第１のモードになった後、チャージポンプ電圧ＶＰＵＭＰが第２の目標レベルＴＬ２より低くならなかった場合の動作である。
【００３６】
つまり、第１のモードＭＯＤＥ１状態で、時刻ｔ１２にてチャージポンプ電圧が第１の目標レベルＴＬ１より低くなり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＨレベルになり、チャージポンプユニットの活性化が順次行われる。そして、その後チャージポンプ電圧は、破線で示されるとおり、第２の目標レベルＴＬ２に達することなく再度第１の目標レベルＴＬ１を超えている。つまり、第１のモード状態のままである。従って、時刻ｔ２０でチャージポンプ電圧が第１の目標レベルＴＬ１を越えると、それに応答して第１のコンパレータ１０１の出力ＯＵＴ１たＬレベルに変わり、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルに変化し、チャージポンプユニットは順次非活性状態に制御される。図６の例では、チャージポンプユニットＰｕｍｐ３が活性状態になるまえに、他のチャージポンプユニットが非活性状態に制御されている。
【００３７】
図７は、図４のチャージポンプ回路の更に別の動作波形図である。ここでも、図５の動作波形図と異なる点を明記するために、各信号波形を破線で示した。図７の例は、チャージポンプ電圧ＶＰＵＭＰが第１の目標レベルＴＬ１より高くならない場合の動作である。
【００３８】
つまり、最初第２のモード状態であり、チャージポンプ電圧ＶＰＵＭＰが第２の目標レベルＴＬ２を越えても第１の目標レベルＴＬ１を越えないので、モード信号生成回路３０は、第２のモード状態を維持する。従って、時刻ｔ１３でチャージポンプ電圧が第２の目標レベルＴＬ２を下回った時に、カウントアップ信号ＣＯＵＮＴ−ＵＰがＬレベルからＨレベルに推移し、チャージポンプユニットが順次活性化される。更に、時刻ｔ１４で、チャージポンプ電圧が第２の目標レベルＴＬ２を越えたときに、カウントアップ信号が再度Ｌレベルに推移し、チャージポンプユニットが順次非活性化される。
【００３９】
図６，図７に示されるとおり、チャージポンプ電圧の振幅が小さく、第１の目標レベル近傍または第２の目標レベル近傍で上下するときは、制御回路２００は、制御モードを変更せず、それぞれの制御モードで、チャージポンプ電圧が第１の目標レベルを基準に、または第２の目標レベルを基準にして、チャージポンプユニットの活性化と非活性化の制御を行う。
【００４０】
以上のように、チャージポンプ回路は、複数のチャージポンプユニットの活性化状態を、チャージポンプ電圧レベルに応じて制御し、最適の数のチャージポンプユニットが活性化状態になって、チャージポンプ回路の能力が最適化された最低限必要な能力に制御される。
【００４１】
図８は、本実施の形態におけるチャージポンプユニットの一例を示す回路図である。また、図９は、図８のチャージポンプユニットの制御クロックの動作波形図である。
【００４２】
このチャージポンプユニットは、初段の昇圧ユニット５０と２段目の昇圧ユニット６０とからなる多段構成である。初段の昇圧ユニット５０は、トランジスタＱ１１，Ｑ１２とキャパシタＣ１１，Ｃ１２で構成され、２段目の昇圧ユニット６０も、トランジスタＱ１３，Ｑ１４とキャパシタＣ１３，Ｃ１４で構成される。２段目の昇圧ユニット６０はダイオード接続された出力トランジスタＱ１５を介して出力端子ＯＵＴに接続される。この出力端子ＯＵＴに、チャージポンプ電圧ＶＰＵＭＰが出力される。
【００４３】
また、各昇圧ユニットの出力ノードＰ１１，Ｐ１２は、ダイオード接続されたトランジスタＱ２０，Ｑ２１を介して電源電圧Ｖｃｃに接続される。また、カップリングキャパシタＣ１１，Ｃ１２，Ｃ１３，Ｃ１４には、それぞれクロックＡ，ＢＤ，Ｂ，ＡＤが印加される。図９に示されるとおり、クロックＡ，ＡＤは多少のタイミングのずれはあるが同相のクロックであり、クロックＢ、ＢＤも同様に同相のクロックである。図中のトランジスタは、例えば、通常のＮ型エンハンスメントトランジスタよりも閾値電圧が低い。
【００４４】
更に、クロック生成回路４０が設けられ、クロック生成回路４０は、活性化信号ＰＵＭＰ−ＥＮがＨレベルの間、グランド電圧と電源電圧Ｖｃｃレベルを有するクロックＡ．ＡＤ．Ｂ．ＢＤを生成して、昇圧ユニット５０，６０を駆動し、昇圧動作状態にする。また、活性化信号ＰＵＭＰ−ＥＮがＬレベルになると、クロック生成回路４０はクロックを生成せず、昇圧動作を停止させる。
【００４５】
チャージポンプユニットの動作は以下の通りである。最初の状態では、ノードＰ１１，Ｐ１２は共に、トランジスタＱ２０，Ｑ２１により電源電圧Ｖｃｃより閾値電圧Ｖｔｈ低いレベルになっている。そして、初段において、クロックＡの立ち上がりに応答して、キャパシタＣ１１を介してノードＰ１１の電位が上昇し、トランジスタＱ１１が導通して、ノードＧ１１が電源電圧レベルにされている。そこで、クロックＢＤの立ち上がりに応答して、キャパシタＣ１２を介してノードＧ１１が電源電圧以上のレベルに上昇し、トランジスタＱ１２が導通し、ノードＰ１１が電源電圧Ｖｃｃレベルになる。そして、更にクロックＡの上昇に応答して、ノードＰ１１が電源電圧Ｖｃｃより高いレベルに昇圧される。
【００４６】
２段目では、クロックＡの立ち上がり直後のクロックＡＤの立ち上がりに応答して、キャパシタＣ１４を介してノードＧ１２が昇圧され、トランジスタＱ１４が導通して、ノードＰ１１のレベルがノードＰ１２に伝達される。そして、その後のクロックＢの立ち上がりに応答して、キャパシタＣ１３を介してノードＰ１２が電源電圧Ｖｃｃよりも高いレベルに昇圧される。ノードＰ１２の昇圧電圧は、出力トランジスタＱ１５を介して出力端子ＯＵＴに接続される負荷容量Ｃｏｕｔに供給される。クロックＢの立ち上がり時にトランジスタＱ１３が導通し、ノードＧ１２がノードＰ１１のレベルまで昇圧される。
【００４７】
尚、クロックＡの立ち上がりで初段のノードＰ１１が電源電圧より高く昇圧されるときに、同相のクロックＡＤによりトランジスタＱ１４が導通し、ノードＰ１２にノードＰ１１の昇圧電圧が伝達される。
【００４８】
以上のとおり、チャージポンプユニットは、電源電圧レベルを有するクロックにより昇圧動作が行われるので、電源電圧が高ければその昇圧能力は高くなり、電源電圧が低ければその昇圧能力は低くなる。つまり、電源電圧Ｖｃｃのレベルに応じて、チャージポンプ回路が生成するチャージポンプ電圧レベルが異なることが理解される。また、活性化されてもチャージポンプ電圧が上昇するのに所定の遅延時間を要することも理解される。
【００４９】
以上、本実施の形態のチャージポンプ回路は、複数のチャージポンプユニットを並列に接続し、制御回路が、チャージポンプ電圧が上昇する時にチャージポンプユニットの活性化状態の数を減らし、チャージポンプ電圧が下降する時にチャージポンプユニットの活性化状態の数を増やすよう制御し、且つ、制御回路の活性化状態の数を増減する制御基準レベルが、チャージポンプ電圧の上昇時と下降時とで異なる。従って、チャージポンプ電圧の振幅を小さく抑えることができ、消費電力を抑えることができる。
【００５０】
以上、実施の形態例をまとめると以下の付記の通りである。
【００５１】
（付記１）電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧が、第１の目標電圧より低くなるよう変化する時に前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が、前記第１の目標電圧より低い第２の目標電圧より高くなるよう変化する時に前記チャージポンプユニットの活性化状態の数を減らす制御回路と
を有することを特徴とするチャージポンプ回路。
【００５２】
（付記２）付記１において、
前記チャージポンプ電圧が前記第１の目標電圧より高くなるように変化した時から前記第２の目標電圧より低くなるように変化するまでの第１のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御し、
前記チャージポンプ電圧が前記第２の目標電圧より低くなるように変化した時から前記第１の目標電圧より高くなるように変化するまでの第２のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第２の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御することを特徴とするチャージポンプ回路。
【００５３】
（付記３）付記２において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路とを有し、
更に、前記第１及び第２の比較回路の出力により、前記第１のモードと第２のモードとを示すモード信号を生成するモード信号生成回路を有することを特徴とするチャージポンプ回路。
【００５４】
（付記４）付記１において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路と、
更に、前記第１の比較回路が前記チャージポンプ電圧が前記第１の目標電圧を超えて下降したことを検出した時に前記チャージポンプユニットを順次活性状態に制御し、前記第２の比較回路が前記チャージポンプ電圧が前記第２の目標を超えて上昇したことを検出した時に前記チャージポンプユニットを順次非活性状態に制御するチャージポンプ活性化制御回路と
を有することを特徴とするチャージポンプ回路。
【００５５】
（付記５）付記４において、
前記複数のチャージポンプユニットは並列に接続されて、前記チャージポンプ電圧が生成され、
更に、前記チャージポンプ電圧を降圧して降圧電圧を生成する降圧回路を有し、
前記第１及び第２の比較回路は、前記第１及び第２の目標電圧に対応する第１及び第２の基準電圧と、前記降圧電圧とを比較することを特徴とするチャージポンプ回路。
【００５６】
（付記６）付記１において、
更に、前記チャージポンプ電圧をレギュレートして一定の昇圧電圧を生成する電圧レギュレータを有することを特徴とするチャージポンプ回路。
【００５７】
（付記７）付記１において、
前記チャージポンプユニットは、活性化状態において、電源電圧レベルを有するクロックにより、電源電圧より高く昇圧された前記チャージポンプ電圧を生成することを特徴とするチャージポンプ回路。
【００５８】
（付記８）電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧が上昇する時に前記チャージポンプユニットの活性化状態の数を減らし、前記チャージポンプ電圧が下降する時に前記チャージポンプユニットの活性化状態の数を増やすよう制御する制御回路とを有し、
前記制御回路の前記活性化状態の数を増減する制御基準レベルが、前記チャージポンプ電圧の上昇時と下降時とで異なることを特徴とするチャージポンプ回路。
【００５９】
（付記９）付記８において、
前記制御回路が前記活性化状態の数を増加する前記制御基準レベルが、減少する前記制御基準レベルより低いことを特徴とするチャージポンプ回路。
【００６０】
（付記１０）電源電圧を昇圧してチャージポンプ電圧を生成するチャージポンプ回路において、
並列に接続された複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成される前記チャージポンプ電圧が上昇する時に第２の基準レベルを超える時に前記チャージポンプユニットの活性化状態の数を減らし、前記チャージポンプ電圧が下降する時に前記第２の基準レベルより高い第１の基準レベルを越える時に前記チャージポンプユニットの活性化状態の数を増やすよう制御する制御回路を有することを特徴とするチャージポンプ回路。
【００６１】
（付記１１）付記１０において、
前記制御回路は、前記チャージポンプ電圧が前記第２の基準レベルの上下で変化し前記第１の基準レベルより高くならない間は、前記チャージポンプ電圧が前記第２の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御し、前記チャージポンプ電圧が前記第１の基準レベルの上下で変化し前記第２の基準レベルより低くならない間は、前記チャージポンプ電圧が前記第１の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御することを特徴とするチャージポンプ回路。
【００６２】
【発明の効果】
以上、本発明によれば、消費電力の少ないチャージポンプ回路を提供することができる。
【図面の簡単な説明】
【図１】従来のチャージポンプ回路の回路図である。
【図２】図１の動作波形図である。
【図３】本実施の形態のチャージポンプ回路を有するフラッシュメモリの回路図である。
【図４】本実施の形態におけるチャージポンプ回路の回路図である。
【図５】図４のチャージポンプ回路の動作波形図である。
【図６】図４のチャージポンプ回路の別の動作波形図である。
【図７】図４のチャージポンプ回路の更に別の動作波形図である。
【図８】本実施の形態におけるチャージポンプユニットの一例を示す回路図である。
【図９】図８のチャージポンプユニットの制御クロックの動作波形図である。
【符号の説明】
Ｐｕｍｐ０−３：チャージポンプユニット
ＴＬ１，ＴＬ２：第１及び第２の目標レベル
１００：電圧レギュレータ回路
２００：制御回路
１０１：第１の比較回路
１０２：第２の比較回路
１１：チャージポンプ活性化制御回路
３０：制御モード信号生成回路
Claims (8)
- 電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧を、第１の目標電圧、および前記第１の目標電圧より低い第２の目標電圧に対して制御する制御回路と
を有し、
前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が前記第２の目標電圧より高くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を減らすことを特徴とするチャージポンプ回路。 - 請求項１において、
前記チャージポンプ電圧が前記第１の目標電圧より高くなるように変化した時から前記第２の目標電圧より低くなるように変化するまでの第１のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第１の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御し、
前記チャージポンプ電圧が前記第２の目標電圧より低くなるように変化した時から前記第１の目標電圧より高くなるように変化するまでの第２のモード時において、前記制御回路は、前記チャージポンプ電圧が前記第２の目標電圧より低いか高いかに応じて、前記チャージポンプユニットの活性化状態を制御することを特徴とするチャージポンプ回路。 - 請求項２において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路とを有し、
更に、前記第１及び第２の比較回路の出力により、前記第１のモードと第２のモードとを示すモード信号を生成するモード信号生成回路を有することを特徴とするチャージポンプ回路。 - 請求項１において、
前記制御回路は、
前記チャージポンプ電圧が前記第１の目標電圧より高いか低いかを検出する第１の比較回路と、
前記チャージポンプ電圧が前記第２の目標電圧より高いか低いかを検出する第２の比較回路と、
更に、前記第１の比較回路が前記チャージポンプ電圧が前記第１の目標電圧を超えて下降したことを検出した時に前記チャージポンプユニットを順次活性状態に制御し、前記第２の比較回路が前記チャージポンプ電圧が前記第２の目標を超えて上昇したことを検出した時に前記チャージポンプユニットを順次非活性状態に制御するチャージポンプ活性化制御回路と
を有することを特徴とするチャージポンプ回路。 - 請求項４において、
前記複数のチャージポンプユニットは並列に接続されて、前記チャージポンプ電圧が生成され、
更に、前記チャージポンプ電圧を降圧して降圧電圧を生成する降圧回路を有し、
前記第１及び第２の比較回路は、前記第１及び第２の目標電圧に対応する第１及び第２の基準電圧と、前記降圧電圧とを比較することを特徴とするチャージポンプ回路。 - 電源電圧を昇圧するチャージポンプ回路において、
複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成されるチャージポンプ電圧が上昇する時に前記チャージポンプユニットの活性化状態の数を減らし、前記チャージポンプ電圧が下降する時に前記チャージポンプユニットの活性化状態の数を増やすよう制御する制御回路とを有し、
前記制御回路の前記活性化状態の数を増減する制御基準レベルが、減少する前記制御基準レベルより低いことを特徴とするチャージポンプ回路。 - 電源電圧を昇圧してチャージポンプ電圧を生成するチャージポンプ回路において、
並列に接続された複数のチャージポンプユニットと、
前記チャージポンプユニットにより生成される前記チャージポンプ電圧を、第１の基準レベル、および前記第１の基準レベルより低い第２の基準レベルに対して制御する制御回路を有し、
前記制御回路は、前記チャージポンプ電圧が前記第１の基準レベルより低くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を増やし、前記チャージポンプ電圧が前記第２の基準レベルより高くなるよう変化する時に、前記チャージポンプユニットの活性化状態の数を減らすことを特徴とするチャージポンプ回路。 - 請求項７において、
前記制御回路は、前記チャージポンプ電圧が前記第２の基準レベルの上下で変化し前記第１の基準レベルより高くならない間は、前記チャージポンプ電圧が前記第２の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御し、前記チャージポンプ電圧が前記第１の基準レベルの上下で変化し前記第２の基準レベルより低くならない間は、前記チャージポンプ電圧が前記第１の基準レベルを越えるか下回るかに応じて、前記活性化状態の数を制御することを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038642A JP3857241B2 (ja) | 2003-02-17 | 2003-02-17 | 昇圧電源の振幅を小さくしたチャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038642A JP3857241B2 (ja) | 2003-02-17 | 2003-02-17 | 昇圧電源の振幅を小さくしたチャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004248475A JP2004248475A (ja) | 2004-09-02 |
| JP3857241B2 true JP3857241B2 (ja) | 2006-12-13 |
Family
ID=33023111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038642A Expired - Fee Related JP3857241B2 (ja) | 2003-02-17 | 2003-02-17 | 昇圧電源の振幅を小さくしたチャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3857241B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104467405A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 电荷泵电路和存储器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6115801B2 (ja) * | 2007-03-27 | 2017-04-19 | イミュノヴィア・アーベー | 腺癌の検出のための蛋白質シグネチャー／マーカー |
| CN102938610A (zh) * | 2012-11-20 | 2013-02-20 | 上海宏力半导体制造有限公司 | 电荷泵电路及存储器 |
| US11073570B1 (en) | 2020-05-28 | 2021-07-27 | Western Digital Technologies, Inc. | Detecting problematic voltage signals from charge pumps |
| US11659297B2 (en) * | 2020-10-27 | 2023-05-23 | Shenzhen GOODIX Technology Co., Ltd. | Image sensor with charge pump cell quantity control |
-
2003
- 2003-02-17 JP JP2003038642A patent/JP3857241B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104467405A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 电荷泵电路和存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004248475A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304469B1 (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
| KR100285184B1 (ko) | 승압 회로 및 반도체 기억 장치 | |
| US6549474B2 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US6091282A (en) | High voltage generating circuit for a semiconductor memory circuit | |
| JP4908161B2 (ja) | 電源回路および半導体記憶装置 | |
| US7312649B2 (en) | Voltage booster power supply circuit | |
| US20080143401A1 (en) | Charge pump circuit | |
| JPH06236686A (ja) | 半導体装置 | |
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| JP4728777B2 (ja) | 電源回路 | |
| JP2011193579A (ja) | 半導体装置 | |
| JP5711116B2 (ja) | 半導体集積回路およびそれを備えた昇圧回路 | |
| JP3293577B2 (ja) | チャージポンプ回路、昇圧回路及び半導体記憶装置 | |
| US20070090871A1 (en) | High voltage generation circuit and semiconductor device having the same | |
| US20140307499A1 (en) | Booster circuit | |
| US9209797B2 (en) | Semiconductor device | |
| KR100510535B1 (ko) | 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터 | |
| US6414862B1 (en) | Boosting circuit having a detecting portion for detecting the value of a power supply voltage | |
| JP3857241B2 (ja) | 昇圧電源の振幅を小さくしたチャージポンプ回路 | |
| JP2008004204A (ja) | 負電位放電回路 | |
| KR19990050472A (ko) | 승압전압 발생회로 | |
| WO1996008070A1 (fr) | Circuit de preamplification | |
| JP5045294B2 (ja) | カスコードカレントミラー回路を有する内部電源回路 | |
| US20050275450A1 (en) | Booster circuit | |
| JP2912498B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |