KR100510552B1 - 향상된 전하전달 효율을 갖는 전하펌프 회로 - Google Patents

향상된 전하전달 효율을 갖는 전하펌프 회로 Download PDF

Info

Publication number
KR100510552B1
KR100510552B1 KR10-2003-0075225A KR20030075225A KR100510552B1 KR 100510552 B1 KR100510552 B1 KR 100510552B1 KR 20030075225 A KR20030075225 A KR 20030075225A KR 100510552 B1 KR100510552 B1 KR 100510552B1
Authority
KR
South Korea
Prior art keywords
charge transfer
transfer transistor
charge
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0075225A
Other languages
English (en)
Other versions
KR20050040072A (ko
Inventor
한욱기
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0075225A priority Critical patent/KR100510552B1/ko
Priority to US10/925,781 priority patent/US20050088220A1/en
Priority to DE102004052200A priority patent/DE102004052200A1/de
Priority to JP2004311302A priority patent/JP2005130697A/ja
Publication of KR20050040072A publication Critical patent/KR20050040072A/ko
Application granted granted Critical
Publication of KR100510552B1 publication Critical patent/KR100510552B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Abstract

전하전달 트랜지스터의 바디효과를 감소시켜 전하전달 트랜지스터의 전하전달 효율을 향상시키고 결과적으로 펌핑효율이 향상되는 전하펌프 회로가 개시된다. 상기 전하펌프 회로는 각각 입력노드 및 출력노드를 갖고 서로 직렬연결되는 복수개의 승압단(boosting stage)들을 구비한다. 상기 승압단 각각은, 상기 입력노드에 일단이 연결되고 상기 승압노드에 다른 일단이 연결되는 전하전달 트랜지스터, 및 상기 전하전달 트랜지스터를 통해 전하가 전달되는 동안 상기 전하전달 트랜지스터의 벌크의 레벨을 상기 전하전달 트랜지스터의 상기 일단의 레벨과 같게 만들기 위한 제1스위치 트랜지스터를 구비하며, 상기 제1스위치 트랜지스터의 게이트는 상기 전하전달 트랜지스터의 게이트에 연결되는 것을 특징으로 한다.

Description

향상된 전하전달 효율을 갖는 전하펌프 회로{Charge pump circuit having improved charge transfer effiency}
본 발명은 반도체 집적회로에 관한 것으로, 특히 전하펌프(charge pump) 회로에 관한 것이다.
일반적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치의 경우 F-N 터널링(Fowler-Nordheim Tunneling)이나 채널 핫 일렉트론 인젝션(Channel Hot Electron Injection) 특성을 이용하여 메모리셀의 소거 및 프로그램 동작이 수행된다. 이를 위해서는 통상 외부에서 공급되는 전원전압보다 높은 고전압이 요구된다. 이러한 고전압은 외부 핀을 통해 인가될 수도 있고 칩(chip) 내부에서 발생하여 사용될 수도 있다. 칩 내부에서 고전압을 발생하기 위해서는 고전압 발생회로가 필요하며 통상 이 고전압 발생회로를 전하펌프(charge pump)라 한다.
최근에 칩에 인가되는 전원전압의 계속적인 감소추세는 칩 내부에서의 고전압 발생을 더욱 어렵게 하고 있으며 이에 따라 저전압에서 고효율로 동작하는 전하펌프 회로가 절실히 요구되고 있다.
도 1은 종래의 전하펌프 회로의 일예를 나타내는 회로도이다. 도 1을 참조하면, 종래의 전하펌프 회로는 전하 공급부(10) 및 서로 직렬연결되는 복수개의 승압단(boosting stage)들(20,30,40,50)을 구비한다.
승압단들(20,30,40,50) 각각은, 전하전달(charge transfer) 트랜지스터(P21,P31,P41,P51), 제1스위치 트랜지스터(P22,P32,P42,P52), 제2스위치 트랜지스터(P23,P33,P43,P53), 제3스위치 트랜지스터(P24,P34,P44,P54), 제1커패시터(C21, C31,C41,C51), 제2커패시터(C22,C32,C42,C52), 제3커패시터(C23,C33,C43,C53), 제1다이오드(D21,D31,D41,D51), 및 제2다이오드(D22,D32,D42,D52)를 포함한다.
전하전달 트랜지스터(P21,P31,P41,P51)는 입력노드(I2,I3,I4,I5)의 전하, 다시말해 전단의 승압단에 의해 부스팅된 전하를 승압노드(O2,O3,O4,O5)로 전달하는 역할을 한다. 제1스위치 트랜지스터(P22,P32,P42,P52) 및 제2스위치 트랜지스터(P23,P33,P43,P53)는 전하전달 트랜지스터(P21,P31,P41,P51)의 벌크(B2,B3,B4,B5)의 전압이 입력노드(I2,I3,I4,I5)의 전압이나 승압노드(O2,O3,O4,O5)의 전압중 높은 전압으로 유지되도록 하기 위한 것이다.
제3스위치 트랜지스터(P24,P34,P44,P54), 제1커패시터(C21, C31,C41,C51), 제2커패시터(C22,C32,C42,C52), 제3커패시터(C23,C33,C43,C53), 제1다이오드(D21,D31,D41,D51), 및 제2다이오드(D22,D32,D42,D52)는 전하 승압(charge boosting)에 관련된 것들이다. 신호(PUMPEN)는 전하 공급부(10)를 인에이블시키기 위한 신호이고 신호들(PS1,PS2)는 승압을 제어하기 위한 신호이다. 신호(VPP)는 최종적으로 승압된 전압을 나타낸다.
전하펌프 회로에서는 입력노드(I2,I3,I4,I5)의 전하, 즉 전단의 승압단에 의해 부스팅된 전하가 전하전달 트랜지스터(P21,P31,P41,P51)를 통해 다음단의 승압단으로 전달될 때 전하전달 트랜지스터(P21,P31,P41,P51)에서의 제한(limit)이 없어야 한다. 다시말해 전하전달 트랜지스터(P21,P31,P41,P51)의 전하전달 효율이 높아야 한다.
그런데 상술한 종래의 전하펌프 회로에서는 전하전달 트랜지스터(P21,P31,P41,P51)를 통해 전하가 전달되는 동안 제1스위치 트랜지스터(P22,P32,P42,P52)의 게이트에 연결된 승압노드(O2,O3,O4,O5)의 전압레벨이 상승한다. 그 결과 제1스위치 트랜지스터(P22,P32,P42,P52)가 턴오프되어 전하전달 트랜지스터(P21,P31,P41,P51)의 벌크(B2,B3,B4,B5)의 전압은 방전되지 못하고 입력노드(I2,I3,I4,I5)의 전압이 높을 때의 바로 그 높은 전압이 그대로 유지된다.
이로 인하여 전하전달 트랜지스터(P21,P31,P41,P51)가 바디효과(body effect)의 영향을 받게 되어 전하전달 트랜지스터(P21,P31,P41,P51)의 문턱전압이 상승하게 되고 결국 전하전달 트랜지스터(P21,P31,P41,P51)의 전하전달 효율이 떨어지게 된다. 이러한 현상은 전하펌프 회로의 펌핑 효율을 떨어뜨린다.
따라서 본 발명이 이루고자하는 기술적 과제는, 전하전달 트랜지스터의 바디효과를 감소시켜 전하전달 트랜지스터의 전하전달 효율을 향상시키고 결과적으로 펌핑효율이 향상되는 전하펌프 회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면(Aspect)에 따른 전하펌프 회로는 각각이 입력노드 및 승압노드를 갖고 서로 직렬연결되는 복수개의 승압단(boosting stage)들을 구비한다. 상기 승압단 각각은, 상기 입력노드에 일단이 연결되고 상기 승압노드에 다른 일단이 연결되는 전하전달 트랜지스터, 및 상기 전하전달 트랜지스터를 통해 전하가 전달되는 동안 상기 전하전달 트랜지스터의 벌크의 레벨을 상기 전하전달 트랜지스터의 상기 일단의 레벨과 같게 만들기 위한 제1스위치 트랜지스터를 구비하며, 상기 제1스위치 트랜지스터의 게이트는 상기 전하전달 트랜지스터의 게이트에 연결되는 것을 특징으로 한다.
상기 승압단 각각은, 상기 전하전달 트랜지스터의 벌크의 레벨을 상기 전하전달 트랜지스터의 상기 다른 일단의 레벨과 같게 만들기 위한 제2스위치 트랜지스터를 더 구비하고, 상기 제2스위치 트랜지스터의 게이트는 상기 전하전달 트랜지스터의 상기 일단에 연결된다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면(Aspect)에 따른 전하펌프 회로는 각각이 입력노드 및 승압노드를 갖고 서로 직렬연결되는 복수개의 승압단(boosting stage)을 구비한다. 상기 승압단 각각은, 일단이 상기 입력노드에 연결되고 다른 일단이 상기 승압노드에 연결되는 전하전달 트랜지스터, 일단이 상기 전하전달 트랜지스터의 상기 일단에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 벌크에 연결되고 게이트가 상기 전하전달 트랜지스터의 게이트에 연결되는 제1스위치 트랜지스터, 및 일단이 상기 전하전달 트랜지스터의 상기 다른 일단에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 벌크에 연결되고 게이트가 상기 전하전달 트랜지스터의 상기 일단에 연결되는 제2스위치 트랜지스터를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 전하펌프 회로를 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 전하펌프 회로는 전하 공급부(100) 및 서로 직렬연결되는 복수개의 승압단들(60,70,80,90)을 구비한다.
전하 공급부(100)는 인에이블 신호(PUMPEN)에 응답하여 복수개의 승압단들중 첫번째 단(60)의 입력노드(I6)에 전하를 공급한다. 전하 공급부(100)는 소오스에 전원전압(VDD)이 인가되고 게이트에 인에이블 신호(PUMP)가 인가되며 드레인이 첫 번째 승압단(60)의 입력노드(I6)에 연결되는 피모스 트랜지스터(P101)을 포함하여 구성된다.
승압단들(60,70,80,90) 각각은, 전하전달 트랜지스터(P61,P71,P81,P91), 제1스위치 트랜지스터(P62,P72,P82,P92), 제2스위치 트랜지스터(P63,P73,P83,P93), 제3스위치 트랜지스터(P64,P74,P84,P94), 제1커패시터(C61,C71,C81,C91), 제2커패시터(C62,C72,C82,C92), 제3커패시터(C63,C73,C83,C93), 제1다이오드(D61,D71,D81,D91), 및 제2다이오드(D62,D72,D82,D92)를 포함한다.
전하전달 트랜지스터(P61,P71,P81,P91)는 입력노드(I6,I7,I8,I9)의 전하, 다시말해 전단의 승압단에 의해 부스팅된 전하를 승압노드(O6,O7,O8,O9)로 전달하는 역할을 한다. 전하전달 트랜지스터(P61,P71,P81,P91)는 입력노드(I6,I7,I8,I9)에 일단, 즉 소오스 및 드레인중 하나가 연결되고 승압노드(O6,O7,O8,O9)에 다른 일단, 즉 소오스 및 드레인중 다른 하나가 연결되는 피모스 트랜지스터로 구성된다. 전하전달 트랜지스터(P61,P71,P81,P91)는 각각 반도체 기판에 형성되고 플로팅되는 n형 웰(well)들 내에 각각 형성된다.
제1스위치 트랜지스터(P62,P72,P82,P92)는 전하전달 트랜지스터(P61,P71,P81,P91)를 통해 전하가 전달되는 동안 전하전달 트랜지스터(P61,P71,P81,P91)의 벌크(B6,B7,B8,B9)의 전압레벨을 입력노드(I6,I7,I8,I9)의 전압레벨과 같게 만드는 역할을 한다. 제2스위치 트랜지스터(P63,P73,P83,P93)는 전하전달 트랜지스터(P61,P71,P81,P91)의 벌크(B6,B7,B8,B9)의 전압레벨을 승압노드(O6,O7,O8,09)의 전압레벨과 같게 만드는 역할을 한다.
제1스위치 트랜지스터(P62,P72,P82,P92)는 일단이 전하전달 트랜지스터(P61,P71,P81,P91)의 일단, 즉 입력노드(I6,I7,I8,I9)에 연결되고 다른 일단이 전하전달 트랜지스터(P61,P71,P81,P91)의 벌크(B6,B7,B8,B9)에 연결되고 특히 게이트가 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결된다. 제2스위치 트랜지스터(P63,P73,P83,P93)는 일단이 전하전달 트랜지스터(P61,P71,P81,P91)의 다른 일단, 즉 승압노드(O6,O7,O8,O9)에 연결되고 다른 일단이 전하전달 트랜지스터(P61,P71,P81,P91)의 벌크(B6,B7,B8,B9)에 연결되고 게이트가 전하전달 트랜지스터(P61,P71,P81,P91)의 일단, 즉 입력노드(I6,I7,I8,I9)에 연결된다.
제3스위치 트랜지스터(P64,P74,P84,P94), 제1커패시터(C61,C71,C81,C91), 제2커패시터(C62,C72,C82,C92), 제3커패시터(C63,C73,C83,C93), 제1다이오드(D61,D71,D81,D91), 및 제2다이오드(D62,D72,D82,D92)는 전하 승압(charge boosting)에 관련된 것들이다. 제어신호들(PS1,PS2)는 승압을 제어하기 위한 신호들이고 제어신호(PS1)와 제어신호(PS2)는 서로 반대의 위상을 갖는다.
제3스위치 트랜지스터(P64,P74,P84,P94)는 일단이 제2다이오드(D62,D72,D82,D92)의 네거티브 단자에 연결되고 다른 일단이 승압노드(O6,O7,O8,O9)에 연결되며 게이트가 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결된다.
제1커패시터(C61,C71,C81,C91)는 일단이 제어신호(PS1, PS2, PS1, PS2)에 연결되고 다른 일단이 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결된다. 제2커패시터(C62,C72,C82,C92)는 일단이 제어신호(PS2, PS1, PS2, PS1)에 연결되고 다른 일단이 제2다이오드(D62,D72,D82,D92)의 네거티브 단자에 연결된다. 제3커패시터(C63,C73,C83,C93)는 일단이 승압노드(O6,O7,O8,O9)에 연결되고 다른 일단이 제어신호(PS1,PS2,PS1,PS2)에 연결된다.
제1다이오드(D61,D71,D81,D91)는 포지티브 단자가 승압노드(O6,O7,O8,O9)에 연결되고 네거티브 단자가 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결된다. 제2다이오드(D62,D72,D82,D92)의 포지티브 단자는 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결된다. 여기에서 제1스위치 트랜지스터(P62,P72,P82,P92), 제2스위치 트랜지스터(P63,P73,P83,P93), 및 제3스위치 트랜지스터(P64,P74,P84,P94)는 피모스 트랜지스터로 구성된다.
상술한 바와 같이 본 발명에 따른 전하펌프 회로에서는 제1스위치 트랜지스터(P62,P72,P82,P92)의 게이트가 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트에 연결되어 있으며 전하전달 트랜지스터(P61,P71,P81,P91)의 게이트는 제1커패시터(61,C71,C81,C91)를 경유하여 제어신호(PS1, PS2, PS1, PS2)에 연결되어 있다.
따라서 전하전달 트랜지스터(P61,P71,P81,P91)를 통해 전하가 전달되는 동안에는 즉 제어신호(PS1, PS2, PS1, PS2)가 논리로우인 동안에는, 제1스위치 트랜지스터(P62,P72,P82,P92)가 계속 턴온 상태를 유지하므로 결국 전하전달 트랜지스터(P61,P71,P81,P91)의 벌크(B6,B7,B8,B9)의 전압레벨은 입력노드(I6,I7,I8,I9)의 전압레벨과 거의 같아진다. 다시말해 전하 전달과정 초기에 높았던 벌크(B6,B7,B8,B9)의 전압레벨이, 전하전달에 의해 입력노드(I6,I7,I8,I9)의 전압레벨이 낮아짐에 따라 낮아지게 된다.
이에 따라 전하전달 트랜지스터(P61,P71,P81,P91)의 바디효과(body effect)가 감소되어 전하전달 트랜지스터(P61,P71,P81,P91)의 문턱전압이 상승되지 않는다. 그 결과 전하전달 트랜지스터(P61,P71,P81,P91)의 전하전달 효율이 향상되고 결과적으로 펌핑 효율이 향상된다.
도 3A는 도 1에 도시된 종래의 전하펌프 회로에 대한 모의실험(simulation) 결과를 나타내는 도면이고 도 3B는 도 2에 도시된 본 발명에 따른 전하펌프 회로에 대한 모의실험(simulation) 결과를 나타내는 도면이다.
도 3A에서 Ii, Oi, Bi는 각각 도 1에 도시된 종래의 전하펌프 회로에서 전하전달 트랜지스터(P21,P31,P41,P51)중 어느 하나의 입력노드의 전압, 승압노드의 전압, 및 벌크의 전압을 나타낸다. 도 3B에서 Ij, Oj, Bj는 각각 도 2에 도시된 본 발명에 따른 전하펌프 회로에서 전하전달 트랜지스터(P61,P71,P81,P91)중 어느 하나의 입력노드의 전압, 승압노드의 전압, 및 벌크의 전압을 나타낸다. PS1는 전하전달 트랜지스터에 인가되는 제어신호를 나타낸다.
도 3A를 참조하면, 종래의 전하펌프 회로에서는 전하전달 트랜지스터를 통해 전하가 전달되는 동안에 즉 제어신호(PS1)가 논리로우인 동안에 전하전달 트랜지스터의 벌크(Bi)의 전압은 방전되지 못하고 입력노드(Ii)의 전압이 높을 때의 바로 그 높은 전압이 거의 그대로 유지됨을 볼수 있다. 반면에 도 3B를 참조하면, 본 발명에 따른 전하펌프 회로에서는 제어신호(PS1)가 논리로우인 동안에 전하전달 트랜지스터의 벌크(Bj)의 전압이 초기에 높았던 전압레벨로부터 입력노드(Ij)의 전압레벨에 근접하게 낮아짐을 볼 수 있다.
이하 본 발명에 따른 전하펌프 회로의 동작이 좀 더 설명된다. 인에이블 신호(PUMPEN)가 로우(low)로 활성화되고 제1제어신호(PS1)와 제2제어신호(PS2)가 배타적으로 펄스동작을 시작하면, 첫 번째 승압단(60)의 입력노드(I6)는 전원전압(VDD)에 연결되고 승압단들(60,70,80,90)의 전하펌핑 동작이 시작된다. 이때, 제1제어신호(PS1)가 로우이고 제2제어신호(PS2)가 하이(high)이면 전하전달 트랜지스터(P61)의 게이트의 전압이 소오스, 즉 입력노드(I6)의 전압보다 문턱전압이상 낮아져 전하전달 트랜지스터(P61)가 턴온되고 이에 따라 전원전압(VDD)으로부터 입력노드(I6)로 유입된 전하가 승압노드(O6)로 전달된다.
이후, 제1제어신호(PS1)가 하이가 되고 제2제어신호(PS2)가 로우가 되면 이번에는 전하전달 트랜지스터(P71)의 게이트 전압이 소오스, 즉 입력노드(I7)의 전압보다 문턱전압이상 낮아져 전하전달 트랜지스터(P71)가 턴온되고 이에 따라 승압노드(O6), 즉 입력노드(I7)의 전하가 승압노드(O7)로 전달된다. 이때, 전하전달 트랜지스터(P61)의 게이트 전압은 승압노드(O6)의 전하가 다이오드(D61)를 통해 전하전달 트랜지스터(P61)의 게이트로 이동함으로써 높아지게 되며, 따라서 승압노드(O6)의 전하는 입력노드(I6)로 역류되지는 않는다.
이와 같은 동작이 직렬로 연결된 승압단들에서 연속적으로 일어나 전하가 전원(VDD)으로부터 마지막 승압단(90)까지 전달되며 일부의 전하는 승압노드(O6,O7,O8,O9)의 전압을 높이는 데 사용되게 된다. 마지막 승압단(90)으로 전달된 전하는 제1제어신호(PS1)가 로우가 될 때 출력(VPP)로 전달된다. 이와 같은 과정을 통해 승압노드(O6,O7,O8,O9)의 전압 및 출력(VPP)의 전압은 점차로 상승하게 된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전하펌프 회로는 전하전달 트랜지스터의 바디효과를 감소시켜 전하전달 트랜지스터의 전하전달 효율을 향상시키고 결과적으로 펌핑효율을 향상시키는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 전하펌프 회로의 일예를 나타내는 회로도이다.
도 2는 본 발명의 일실시예에 따른 전하펌프 회로를 나타내는 회로도이다.
도 3A는 도 1에 도시된 종래의 전하펌프 회로에 대한 모의실험(simulation) 결과를 나타내는 도면이다.
도 3B는 도 2에 도시된 본 발명에 따른 전하펌프 회로에 대한 모의실험(simulation) 결과를 나타내는 도면이다.

Claims (9)

  1. 각각이 입력노드 및 승압노드를 갖고 서로 직렬연결되는 복수개의 승압단(boosting stage)들을 구비하고,
    상기 승압단 각각은,
    상기 입력노드에 일단이 연결되고 상기 승압노드에 다른 일단이 연결되는 전하전달 트랜지스터; 및
    상기 전하전달 트랜지스터를 통해 전하가 전달되는 동안 상기 전하전달 트랜지스터의 벌크의 레벨을 상기 전하전달 트랜지스터의 상기 일단의 레벨과 같게 만들기 위한 제1스위치 트랜지스터를 구비하며,
    상기 제1스위치 트랜지스터의 게이트는 상기 전하전달 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 전하펌프 회로.
  2. 제1항에 있어서, 상기 승압단 각각은,
    상기 전하전달 트랜지스터의 벌크의 레벨을 상기 전하전달 트랜지스터의 상기 다른 일단의 레벨과 같게 만들기 위한 제2스위치 트랜지스터를 더 구비하고,
    상기 제2스위치 트랜지스터의 게이트는 상기 전하전달 트랜지스터의 상기 일단에 연결되는 것을 특징으로 하는 전하펌프 회로.
  3. 제2항에 있어서, 상기 승압단 각각은,
    일단이 제1제어신호 및 제2제어신호중 하나에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 게이트에 연결되는 제1커패시터;
    일단이 상기 제1제어신호 및 제2제어신호중 다른 하나에 연결되는 제2커패시터;
    일단이 상기 승압노드에 연결되고 다른 일단이 상기 제1제어신호 및 제2제어신호중 어느 하나에 연결되는 제3커패시터;
    포지티브 단자가 상기 승압노드에 연결되고 네거티브 단자가 상기 전하전달 트랜지스터의 게이트에 연결되는 제1다이오드;
    포지티브 단자는 상기 전하전달 트랜지스터의 게이트에 연결되고 네거티브 단자는 상기 제2커패시터의 다른 일단에 연결되는 제2다이오드; 및
    일단이 상기 제2다이오드의 네거티브 단자에 연결되고 다른 일단이 상기 승압노드에 연결되며 게이트가 상기 전하전달 트랜지스터의 게이트에 연결되는 제3스위치 트랜지스터를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
  4. 제3항에 있어서, 상기 전하전달 트랜지스터 및 상기 제1 내지 제3스위치 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 전하펌프 회로.
  5. 제1항에 있어서,
    인에이블 신호에 응답하여, 상기 직렬연결되는 복수개의 승압단들중 첫단의 입력노드에 전하를 공급하는 전하 공급부를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
  6. 각각이 입력노드 및 승압노드를 갖고 서로 직렬연결되는 복수개의 승압단(boosting stage)을 구비하고,
    상기 승압단 각각은,
    일단이 상기 입력노드에 연결되고 다른 일단이 상기 승압노드에 연결되는 전하전달 트랜지스터;
    일단이 상기 전하전달 트랜지스터의 상기 일단에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 벌크에 연결되고 게이트가 상기 전하전달 트랜지스터의 게이트에 연결되는 제1스위치 트랜지스터; 및
    일단이 상기 전하전달 트랜지스터의 상기 다른 일단에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 벌크에 연결되고 게이트가 상기 전하전달 트랜지스터의 상기 일단에 연결되는 제2스위치 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
  7. 제6항에 있어서, 상기 승압단 각각은,
    일단이 제1제어신호 및 제2제어신호중 하나에 연결되고 다른 일단이 상기 전하전달 트랜지스터의 게이트에 연결되는 제1커패시터;
    일단이 상기 제1제어신호 및 제2제어신호중 다른 하나에 연결되는 제2커패시터;
    일단이 상기 승압노드에 연결되고 다른 일단이 상기 제1제어신호 및 제2제어신호중 어느 하나에 연결되는 제3커패시터;
    포지티브 단자가 상기 승압노드에 연결되고 네거티브 단자가 상기 전하전달 트랜지스터의 게이트에 연결되는 제1다이오드;
    포지티브 단자는 상기 전하전달 트랜지스터의 게이트에 연결되고 네거티브 단자는 상기 제2커패시터의 다른 일단에 연결되는 제2다이오드; 및
    일단이 상기 제2다이오드의 네거티브 단자에 연결되고 다른 일단이 상기 승압노드에 연결되며 게이트가 상기 전하전달 트랜지스터의 게이트에 연결되는 제3스위치 트랜지스터를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
  8. 제7항에 있어서, 상기 전하전달 트랜지스터 및 상기 제1 내지 제3스위치 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 전하펌프 회로.
  9. 제6항에 있어서,
    인에이블 신호에 응답하여, 상기 직렬연결되는 복수개의 승압단들중 첫단의 입력노드에 전하를 공급하는 전하 공급부를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
KR10-2003-0075225A 2003-10-27 2003-10-27 향상된 전하전달 효율을 갖는 전하펌프 회로 Expired - Fee Related KR100510552B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0075225A KR100510552B1 (ko) 2003-10-27 2003-10-27 향상된 전하전달 효율을 갖는 전하펌프 회로
US10/925,781 US20050088220A1 (en) 2003-10-27 2004-08-24 Charge pump circuit having high charge transfer efficiency
DE102004052200A DE102004052200A1 (de) 2003-10-27 2004-10-20 Mehrstufige Ladungspumpenschaltung
JP2004311302A JP2005130697A (ja) 2003-10-27 2004-10-26 向上された電荷伝達効率を有する電荷ポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0075225A KR100510552B1 (ko) 2003-10-27 2003-10-27 향상된 전하전달 효율을 갖는 전하펌프 회로

Publications (2)

Publication Number Publication Date
KR20050040072A KR20050040072A (ko) 2005-05-03
KR100510552B1 true KR100510552B1 (ko) 2005-08-26

Family

ID=34511116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0075225A Expired - Fee Related KR100510552B1 (ko) 2003-10-27 2003-10-27 향상된 전하전달 효율을 갖는 전하펌프 회로

Country Status (4)

Country Link
US (1) US20050088220A1 (ko)
JP (1) JP2005130697A (ko)
KR (1) KR100510552B1 (ko)
DE (1) DE102004052200A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752656B1 (ko) 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084697B2 (en) * 2003-07-23 2006-08-01 Nec Electronics Corporation Charge pump circuit capable of completely cutting off parasitic transistors
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
US7561866B2 (en) * 2005-02-22 2009-07-14 Impinj, Inc. RFID tags with power rectifiers that have bias
KR100674961B1 (ko) * 2005-02-26 2007-01-26 삼성전자주식회사 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법
KR101295777B1 (ko) * 2007-10-12 2013-08-13 삼성전자주식회사 차지 펌핑 회로
EP2178197B1 (en) * 2008-10-20 2017-07-05 Dialog Semiconductor GmbH HVPMOS switched capacitor charage pump having ideal charge transfer
KR101610825B1 (ko) 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
KR101145315B1 (ko) * 2009-12-29 2012-05-16 에스케이하이닉스 주식회사 내부전압발생회로
EP2424092B1 (en) * 2010-08-27 2016-10-12 Nxp B.V. High efficiency charge pump
EP2860865A1 (en) * 2013-10-11 2015-04-15 Dialog Semiconductor GmbH High efficiency charge pump circuit
TW202025635A (zh) * 2018-12-26 2020-07-01 新唐科技股份有限公司 電晶體開關電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772282B1 (en) * 1995-10-31 2000-03-15 STMicroelectronics S.r.l. Negative charge pump circuit for electrically erasable semiconductor memory devices
US6130574A (en) * 1997-01-24 2000-10-10 Siemens Aktiengesellschaft Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump
DE19953882C2 (de) * 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752656B1 (ko) 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로

Also Published As

Publication number Publication date
DE102004052200A1 (de) 2005-06-09
KR20050040072A (ko) 2005-05-03
US20050088220A1 (en) 2005-04-28
JP2005130697A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US5422590A (en) High voltage negative charge pump with low voltage CMOS transistors
US7683698B2 (en) Apparatus and method for increasing charge pump efficiency
KR100510552B1 (ko) 향상된 전하전달 효율을 갖는 전하펌프 회로
US8030988B2 (en) Method for generating multiple incremental output voltages using a single charge pump chain
CN101563845A (zh) 用于产生多个输出电压电平的电荷泵
CN101460903B (zh) 用于提供用于非常低电压应用的电荷泵的方法和系统
US6097161A (en) Charge pump type booster circuit
US20110032773A1 (en) Power supplies in flash memory devices and systems
US6518829B2 (en) Driver timing and circuit technique for a low noise charge pump circuit
CN110022059B (zh) 电子装置及其操作方法
US20090134936A1 (en) Charge pump circuit and cell thereof
JP6588116B2 (ja) レベルシフタ
US20190273432A1 (en) Electronic device with a charge recycling mechanism
CN101340144A (zh) 升压电路和升压方法
CN1695291A (zh) 半导体集成电路装置
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
US6191642B1 (en) Charge pump circuit
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
US7742346B2 (en) Voltage booster and memory structure using the same
US5977816A (en) Positive charge pumping circuit
US11380370B2 (en) Semiconductor device having a charge pump
CN111934543A (zh) 电荷泵电路、电荷泵电路的控制方法、芯片及电子装置
CN101283506A (zh) 单阈值和单传导类型放大器/缓存器
KR100594286B1 (ko) 승압회로 및 이를 이용하는 다단 승압회로
KR102291175B1 (ko) 차지 펌프 회로, 반도체 장치 및 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100820

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100820

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000