ITTO980077A1 - Architettura di pompe ad alta tensione per dispositivi elettronici integrati - Google Patents

Architettura di pompe ad alta tensione per dispositivi elettronici integrati

Info

Publication number
ITTO980077A1
ITTO980077A1 IT98TO000077A ITTO980077A ITTO980077A1 IT TO980077 A1 ITTO980077 A1 IT TO980077A1 IT 98TO000077 A IT98TO000077 A IT 98TO000077A IT TO980077 A ITTO980077 A IT TO980077A IT TO980077 A1 ITTO980077 A1 IT TO980077A1
Authority
IT
Italy
Prior art keywords
output
pump
mos transistor
terminal
enabling
Prior art date
Application number
IT98TO000077A
Other languages
English (en)
Inventor
Andrea Ghilardelli
Original Assignee
Sgs Thomson Microelectronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs Thomson Microelectronics filed Critical Sgs Thomson Microelectronics
Priority to IT98TO000077A priority Critical patent/ITTO980077A1/it
Priority to US09/239,908 priority patent/US6275099B1/en
Publication of ITTO980077A1 publication Critical patent/ITTO980077A1/it

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Description

D E SCR I ZION E
La presente invenzione è relativa ad una architettura di pompe ad alta tensione per dispositivi elettronici integrati.
Come è noto, nei dispositivi in cui è richiesto di generare internamente parecchie alte tensioni mediante pompe di carica, come ad esempio nelle memorie flash, attualmente ciascuna pompa è un'entità a sé stante, praticamente indipendente dalle altre. Ciò non consente l'ottimizzazione efficace delle risorse del dispositivo.
In particolare, dato che le dimensioni delle pompe di carica dipendono fra l'altro dalla capacità di corrente che esse devono erogare, attualmente viene realizzata solo una pompa ad elevata capacità di corrente, che tuttavia lavora saltuariamente, e le pompe che devono fornire elevate tensioni di uscita a nodi con elevato carico capacitivo vengono sottodimensionate, di modo che la carica dei rispettivi nodi risulta lenta.
Inoltre, i circuiti di generazione dei segnali di fase necessari al funzionamento delle diverse pompe sono replicati per ciascuna pompa, determinando un elevato consumo di spazio e di corrente ed un elevato rumore.
Scopo della presente invenzione è quello di realizzare un'architettura che consenta di ottimizzare la gestione delle pompe di carica in dispositivi elettronici dotati di più pompe per migliorare l'efficienza, il consumo, l'area occupata e la velocità di assestamento delle alte tensioni.
Secondo la presente invenzione vengono realizzati un dispositivo elettronico integrato, come definito nelle rivendicazioni allegate.
L'invenzione verrà ora descritta con riferimento ai disegni annessi, che ne illustrano esempi di realizzazione non limitativi, in cui:
la fig. 1 mostra uno schema a blocchi di una forma di realizzazione della presente invenzione;
la fig. 2 presenta la relazione fra capacità di corrente erogata e tensione di uscita di una pompa di carica;
la fig. 3 illustra lo schema elettrico di implementazione di un particolare di fig. 1;
la fig. 4 presenta la realizzazione fisica di un componente del particolare di fig. 3; e
la fig. 5 illustra lo schema elettrico di una differente forma di realizzazione dello stesso particolare di fig. 1 mostrato in fig. 3.
In fig. 1, è mostrata esemplificativamente una possibile implementazione della presente invenzione nel caso di un dispositivo elettronico 1 (ad esempio una memoria flash) in cui devono essere generate quattro diverse tensioni: una tensione VPCX, fornita su una linea 5, per la polarizzazione delle linee di parola della matrice di memoria (non mostrata); una tensione VPCY, fornita su.una linea 6, per la polarizzazione delle linee di bit; una tensione VPD, fornita su una linea 7, per la polarizzazione di componenti (non mostrati) che richiedono almeno saltuariamente una elevata corrente; e una tensione VNEG, fornita su una linea 8, per la generazione di una tensione negativa (potenziale negativo rispetto massa, ad esempio per la cancellazione delle celle, da fornire alle linee di parola).
Nell'esempio illustrato, in cui del dispositivo 1 sono mostrate solo le parti relative alla presente invenzione, sono previste tre pompe di carica, e precisamente una pompa VPC 10 con limitata capacità di corrente e quindi con dimensioni, consumo e rumore ridotto, una pompa VPD 11 ad elevata capacità di corrente (e quindi di dimensioni, consumo e rumore maggiori di quelli della pompa VPD 11) e una pompa VNEG 12, che fornisce una tensione negativa.
La pompa 10 presenta un ingresso 18 collegato ad un bus 19 formato da quattro linee, come sotto spiegato più in dettaglio, ed un'uscita 20 fornente una tensione VPCO e collegata alle linee 5 e 6 attraverso rispettivi regolatori 21 e 22; la pompa 11 presenta a sua volta un ingresso 24 collegato ad un bus 25 formato da quattro linee ed un'uscita 26 fornente una tensione VPDO e collegata alla linea 7 attraverso un regolatore 27; infine la pompa 12 presenta un ingresso 29 collegato ad un bus 30 formato da quattro linee ed un'uscita 31 fornente una tensione VNEGO e collegata alla linea 8 attraverso un regolatore 32. Le linee 5 e 6 sono linee ad elevata capacità (collegate a nodi con elevata capacità di carico), come rappresentato in figura da rispettivi condensatori 35 e 36.
Un interruttore comandato 38 avente un terminale di comando 39 ricevente un segnale di comando S collega le uscite 20 e 26 delle pompe VPC 10 e VPD 11, secondo quanto descritto in dettaglio in seguito.
Il dispositivo 1 comprende inoltre un generatore di fasi 40, avente un ingresso 41 su cui riceve un segnale di orologio CK ed un'uscita 42 collegata ad un bus 43 formato da quattro linee alimentanti ciascuna un rispettivo segnale di fase di ingresso A, B, C, e D. Il dispositivo 1 comprende inoltre una pluralità di porte NAND, e precisamente 45.0-45.3, 46.0-46.3 e 47.0-47.3. In dettaglio, ciascuna porta 45.0-45.3 presenta un primo ingresso collegato ad un nodo di ingresso.48 ricevente un segnale di abilitazione ENXY ed un secondo ingresso collegato ad una rispettiva linea 43.0-43.3 appartenente al bus 43. Ogni porta NAND 45.0-45.3 riceve quindi un rispettivo segnale di fase di ingresso A-D e il primo segnale di abilitazione ENXY ed è collegata in uscita con un rispettivo invertitore 51.0-51.3 all'uscita del quale è presente un rispettivo primo segnale di fase di pompa Al, Bl, Cl, DI fornito sulle linee 19.0-19.3 formanti il bus 19.
Analogamente, come rappresentato solo schematicamente in fig. 1, le porte 46.0-46.3 presentano due ingressi: un primo ingresso collegato ad un nodo di ingresso 49 e ricevente un secondo segnale di abilitazione ENVPD e un secondo ingresso collegato ad una rispettiva linea del bus 43 e ricevente un rispettivo segnale di fase di ingresso A-D. Le porte 46.0-46.3 sono collegate in uscita con rispettivi invertitori 54.0-54.3 che generano in uscita rispettivi secondi segnali di fase di pompa, A2, B2, C2, D2 alimentati sul bus 25. Nello stesso modo, le porte 47.0-47.3 hanno due ingressi: un primo ingresso collegato ad un nodo di ingresso 50 e ricevente un terzo segnale di abilitazione ENVNEG ed un secondo ingresso collegato ad una rispettiva linea del bus 43 e ricevente un rispettivo segnale di fase di ingresso A-D. Anche le porte NAND 47.0-47.3 sono collegate in uscita con rispettivi invertitori 55.0-55.3 che generano in uscita terzi rispettivi segnali di fase di pompa A3, B3, C3, 03 sul bus 30.
Il dispositivo 1 comprende infine una unità di comando 60 che fornisce i segnali S, ENXY, ENVPD, ENVNEG, secondo quanto descritto qui di seguito. L'unità comando 60 presenta un ingresso 61 ricevente ulteriori segnali forniti dal dispositivo 1 e necessari per l'attivazione e la disattivazione delle pompe 10-12.
Il dispositivo 1 sfrutta la elevata capacità di corrente della pompa VPD 11 per caricare le linee 5 e 6 ad elevata capacità di carico, mettendo in comunicazione le uscite 20 e 26 delle pompe VPC 10 e VPD 11. In particolare, all'accensione del dispositivo 1 e quando devono ancora essere caricate le linee 5 e 6 e la linea 7 non richiede corrente o ne richiede in quantità limitata, l'unità di comando 60 chiude l'interruttore 38 in modo da porre in collegamento l'uscita 26 della pompa VPD 11 con l'uscita 20 della pompa VPC e quindi con l'ingresso dei regolatori 21 e 22. In tal modo la pompa VPD 11 fornisce un'elevata corrente all'uscita 26, consentendo una carica rapida delle linee 5, 6, molto più veloce di quella ottenibile solo attraverso la pompa VPC 10 (che, come si è detto, presenta dimensioni molto più piccole della pompa VPD 11).
Nel momento in cui, per il funzionamento del dispositivo 1 è necessario che alla linea 7 venga erogata un'elevata corrente, il collegamento fra le uscite 26 e 20 viene interrotto, aprendo l'interruttore 38. Infatti, come è noto, nelle pompe di carica positive si ha una curva corrente erogata-tensione di uscita lineare con coefficiente negativo, del tipo mostrato in fig. 2. Come si nota, all'alimentare della corrente erogata dalla pompa di carica, diminuisce la tensione di uscita della pompa stessa. Di conseguenza, nei periodi di tempo in cui la linea 7 richiede l'erogazione di una elevata corrente, si ha un corrispondente abbassamento della tensione VPDO sull'uscita 26 della pompa 11. Quando il dispositivo 1 si trova in tale condizione, prima che la tensione VPDO scenda al di sotto del valore a di VPCX e VPCY, l'unità di comando 60 provvede ad aprire l'interruttore 38, generando un opportuno livello del segnale S. In questo modo, la pompa VPC 10 vede le linee 5 e 6 già portate al valore desiderato, e quindi non deve fornire loro una grande corrente, ma solo la corrente necessaria per mantenere il valore VPCX e VPCY desiderato; tale corrente è in generale bassa ed è pari alla sola corrente di perdita ("leakage") nel caso che sulle linee 5 e 6 non vi siano carichi che consumano. In tale condizione, la pompa VPD Il può fornire sulla linea 7 la corrente elevata richiesta.
In tal modo, la pompa VPC 10 può essere dimensionata in modo da garantire solo la carica richiesta per mantenere il livello desiderato, dopo che tale livello sia stato raggiunto, e ciò consente di realizzare la pompa VPC 10 molto piccola
Le fig. 3-5 mostrano due possibili implementazioni dell'interruttore 38.
Secondo la fig. 3, l'interruttore 38 comprende un invertitore 65 formato da una coppia di transistori di pilotaggio 66, 67, rispettivamente di tipo PMOS e NMOS, ed un transistore di conduzione 68 di tipo PMOS. In dettaglio, il transistore di pilotaggio 66 presenta terminale di sorgente collegato al nodo 20, terminale di porta collegato al terminale di porta del transistore di pilotaggio 67 e al nodo 39 e terminale di pozzo (definente un nodo 69) collegato al terminale di pozzo del transistore di pilotaggio 67. Quest'ultimo ha terminale di sorgente collegato a massa. Il transistore di conduzione 68 ha terminale di sorgente S collegato al nodo 20, terminale di porta G collegato al nodo 69, terminale di pozzo D collegato al nodo 26 e regione di well collegata al terminale di sorgente S.
L'interruttore 38 di fig. 3 è chiuso (transistore di conduzione 68 acceso) quando il segnale S è alto e viceversa; esso può essere utilizzato quando la tensione VPCO sul nodo 20 sia sempre maggiore o uguale alla tensione VPDO sul nodo 26; tale condizione rappresenta la condizione usuale di lavoro del dispositivo 1 dato che l'uscita 26 della pompa VPD 11 segue la legge mostrata in fig. 2. Quando ciò non avviene, l'interruttore 38 non può essere utilizzato, in quanto da un lato non potrebbe essere garantito lo spegnimento del transistore di conduzione 68 (il cui terminale di porta G sarebbe mantenuto dal transistore di pilotaggio 66 allo stesso potenziale del nodo 20, minore di quello del nodo 26) e dall^altro la regione di well del transistore di conduzione 68 (indicata con 70 nella sezione trasversale schematica di fig. 4, mostrante 1'implementazione fisica del transistore 68 di conduzione) si troverebbe a potenziale inferiore a quello della regione di pozzo 71, polarizzando direttamente il diodo pozzowell.
Tale condizione può verificarsi ad esempio nel caso che, dopo l'apertura dell'interruttore 38, la linea 7 non richieda corrente e invece almeno una delle linee 5 o 6 richieda corrente alla pompa VPC 10.
In tale condizione, è opportuno utilizzare la forma di realizzazione mostrata in fig. 5, nella quale l'interruttore 38 è formato da due transistori di conduzione 75, 76, di tipo PMOS, collegati in serie fra i nodi 20 e 26 e comandati da rispettivi invertitori 77, 78. In dettaglio, il transistore di conduzione 75 presenta terminale di sorgente e regione di well collegati al nodo 20, terminale di porta collegato all'uscita dell'invertitore 77 e terminale di pozzo collegato al terminale di sorgente del transistore di conduzione 76; quest'ultimo ha terminale di porta collegato all'uscita dell'invertitore 78, terminale di pozzo e regione di well collegati al nodo 26. Gli invertitori 77, 78 hanno la stessa struttura dell'invertitore 65 di fig. 3, in cui il transistore di pilotaggio superiore dell'invertitore 77 (corrispondente al transistore di pilotaggio 66 di fig. 3) è collegato al nodo 20 e il transistore di pilotaggio superiore dell'invertitore 78 è collegato al nodo 26.
In tal modo, quando il segnale S di ingresso è basso, e l'uscita degli invertitori 77, 78 è alta, sia quando il nodo 20 è a potenziale maggiore del nodo 26 sia in caso contrario, i transistori di conduzione 75 e 76 sono sicuramente spenti, e non vi sono diodi parassiti polarizzati direttamente, garantendo affidabilmente la condizione di apertura dell'interruttore 38.
Secondo un aspetto della presente invenzione, il generatore di fasi 40 è condiviso da tutte le pompe 10, 11, 12. E' noto infatti che ogni pompa di carica ha bisogno di alcuni segnali temporizzati (segnali di fase), solitamente due o quattro. Nei circuiti noti, sono quindi previsti circuiti separati per la generazione dei segnali di fase per ciascuna pompa; l'insieme di tali circuiti quindi richiede elevato spazio e presenta elevato consumo di corrente. D'altra parte, solitamente le diverse pompe in un dispositivo hanno la stessa struttura e quindi necessitano degli stessi segnali di fase, temporizzati nello stesso modo. In alcuni casi, in base alla struttura delle pompe, gli stessi segnali di fase possono addirittura essere utilizzati sia per le pompe positive sia per quelle negative.
In questo ultimo caso, considerato nello schema di fig. 1, secondo quanto illustrato è previsto un singolo generatore di fasi 40 che genera i quattro segnali di fase di ingresso A, B, C, D a partire da un unico orologio CK. Secondo quanto illustrato in dettaglio per la pompa VPC 10, inoltre, ciascun segnale di fase ha un proprio invertitore 51.0-51.3 operante come circuito di pilotaggio in grado di fornire elevate correnti. Infatti, ciascun segnale di fase deve pilotare grosse capacità (che costituiscono la pompa di carica) e la separazione dei circuiti di pilotaggio per ogni segnale di fase pompa A1-A3, B1-B3, C1-C3, D1-D3 fornito alle pompe 10-12 garantisce che questi siano ben bufferati.
Dato che anche gli invertitori 51.0-51.3, 54.0-54.3, 55.0-55.3 consumano parecchia corrente (devono pilotare grossi carichi capacitivi), essi vengono disattivati attraverso i segnali di abilitazione ENXY, ENVPD, ENVNEG nel caso che la pompa cui sono collegati non debba essere messa in funzione. Di conseguenza, in base alle necessità del dispositivo 1 comunicate all'unità di comando 60 attraverso l'ingresso 64, questa genera opportuni livelli per i segnali di abilitazione ENXY, ENVPD, ENVNEG, ponendoli a VI" solo nel caso che la relativa pómpa 10-12 debba essere attivata.
Il dispositivo descritto presenta i seguenti vantaggi. In primo luogo esso presenta dimensioni ridotte rispetto a dispositivi utilizzanti pompe indipendenti e garantisce tempi di risposta più rapidi. Infatti, come indicato, la possibilità di caricare inizialmente nodi a tensione elevata tramite la pompa a massima capacità di corrente prevista consente da un lato di rendere più rapida la carica iniziale dei nodi a tensione elevata senza sovradimensionare la relativa pompa e dall'altro di ridurre addirittura le dimensioni della pompa specifica per i nodi ad elevata tensione al valore necessario solo per il mantenimento della carica già raggiunta. Un'ulteriore riduzione di dimensioni viene ottenuta dalla condivisione del generatore delle fasi da parte delle diverse pompe, risparmiando quindi lo spazio in precedenza necessario per la duplicazione di tale stadio.
L'ottimizzazione legata alla riduzione dei componenti e delle loro dimensioni consente di ridurre anche il consumo di corrente associato e il rumore da essi prodotto che, per i componenti considerati, non è trascurabile. Un'ulteriore riduzione nel consumo e nel rumore viene ottenuta grazie alla possibilità di disattivare gli invertitori di pilotaggio delle diverse fasi alimentate allò pompe, in caso di inattività della pompa stessa.
Risulta infine chiaro che all'architettura qui descritta ed illustrata possono essere apportate modifiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione, come definita nelle rivendicazioni allegate. Ad esempio, l'unità di comando 60 può essere un elemento separato, ad esempio un'unità logica dedicata per la gestione delle pompe, o far parte dell'unità di controllo centrale del dispositivo 1; essa può essere implementata tramite programma oppure ancora essere realizzata mediante una macchina a stati. Anche la logica di comando dell'interruttore 38 può variare rispetto a quanto descritto; ad esempio può essere previsto che, dopo l'apertura dell'interruttore dovuta alla condizione di erogazione di corrente da parte della pompa VPD il, in caso che la linea 7 non richieda più corrente e che la tensione VPDO cresca nuovamente, l'unità 60 provveda a chiudere nuovamente l'interruttore 38. Inoltre, gli invertitori 65, 77 e 78 possono essere realizzati in qualunque modo, ad esempio attraverso un traslatore di livello alimentato attraverso il nodo 20, rispettivamente 26, e ricevente il segnale di comando S.

Claims (11)

  1. R IV E N D I C A Z I O N I 1. Dispositivo elettronico integrato (1) comprendente almeno una prima pompa di carica (10) avente una prima uscita (20) collegata ad un primo nodo (5, 6) ed una seconda pompa di carica (11) avente una seconda uscita (26) collegata ad un secondo nodo (7), detta prima pompa di carica (10) avendo una prima capacità di corrente e detta seconda pompa di carica (11) avendo una seconda capacità di corrente maggiore di detta prima capacità di corrente, caratterizzato dal fatto di comprendere un interruttore controllato (38) interposto fra detta prima e detta seconda uscita (20, 26).
  2. 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detto interruttore controllato (38) comprende un terminale di controllo (39), e dal fatto di comprendere un'unità di comando (60) avente un'uscita collegata a detto terminale di controllo e generante un primo livello di un segnale di comando (S) comandante la chiusura di detto interruttore controllato (38) per la carica di detto primo nodo (5, 6) mediante detta seconda pompa di carica (11).
  3. 3. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detta unità di comando (60) genera un secondo livello di detto segnale di comando comandante l'apertura di detto interruttore controllato (38) qualora tensione (VPDO) presente su detta seconda uscita (26) debba diventare minore della tensione (VPCX, VPCY) presente su detto primo nodo (5, 6).
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto interruttore (38) comprende un primo transistore MOS (68) ed un primo elemento di pilotaggio (65), detto primo transistore MOS (68) avendo un primo terminale collegato a detta prima uscita (20) di detta prima pompa (10), un secondo terminale collegato a detta seconda uscita (26) di detta seconda pompa (11) ed un terminale di controllo, detto primo elemento di pilotaggio (65) avendo un ingresso (39) ricevente un segnale di comando (S), un'uscita (69) collegata a detto terminale di controllo di detto primo transistore MOS (68) ed un ingresso di alimentazione collegato a detta prima uscita (20) di detta prima pompa.
  5. 5. Dispositivo secondo la rivendicazione 4, caratterizzato dal' fatto che detto primo transistore MOS (68) comprende una regione di well collegata a detta prima uscita (20) di detta prima pompa (10).
  6. 6. Dispositivo secondo una qualsiasi delle rivendicazioni 1-3, caratterizzato dal fatto che detto interruttore (38) comprende un secondo ed un terzo transistore MOS (75, 76) ed un secondo ed un terzo elemento di pilotaggio (77, 78); detto secondò transistore MOS (75) avendo un primo terminale e una regione di well collegati a detta prima uscita (20) di detta prima pompa (10), un secondo terminale collegato ad un primo terminale di detto terzo transistore MOS (76) ed un terminale di controllo; detto terzo transistore MOS avendo un secondo terminale ed una regione di well collegati a detta seconda uscita (26) di detta seconda pompa (11) ed un terminale di controllo; detto secondo elemento di pilotaggio (77) avendo un ingresso (39) ricevente un segnale di comando (S), un'uscita collegata a detto terminale di controllo di detto secondo transistore MOS (75) ed un ingresso di alimentazione collegato a detto primo terminale di detto secondo transistore MOS; detto terzo elemento di pilotaggio (78) avendo un ingresso collegato a detto ingresso di detto secondo elemento di pilotaggio (77), un'uscita collegata a detto terminale di controllo di detto terzo transistore MOS (76) ed uh ingresso di alimentazione collegato a detto secondo terminale di detto terzo transistore MOS (76) .
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere un generatore di fasi comune (40) collegato a dette prima e seconda pompa di carica (10, 11).
  8. 8. Dispositivo sècondo la rivendicazione 7, caratterizzato dal fatto che detto generatore di fasi comune (40) comprende una pluralità di uscite (42) fornenti rispettivi segnali di fase (A-D), e dal fatto di comprendere almeno una prima pluralità di circuiti di pilotaggio (51.0-51.3) collegati a detta prima pompa di carica (10) ed una seconda pluralità di circuiti di pilotaggio (54.0-54.3) collegati a detta seconda pompa di carica (il), ciascuna uscita (42) di detto generatore di fasi comune (40) essendo collegata ad un rispettivo circuito di pilotaggio (51.0-51.3) di detta prima pluralità di circuiti di pilotaggio ad un rispettivo circuito di pilotaggio (54.0-54.3) di detta seconda pluralità di circuiti di pilotaggio.
  9. 9. Dispositivo secondo la rivendicazione 8, caratterizzato dal fatto di comprendere una prima ed una seconda pluralità di porte di abilitazione (45.0-45.3, 46.0-46.3), le porte di abilitazione (45.0-45.3) di debba prima pluralibà di porte di abilibazione avendo un ingresso di abilitazione ricevente un primo segnale di abilitazione comune (ENXY) ed essendo interposte ciascuna fra una rispettiva uscita di detto generatore di fasi comune (40) e un rispettivo circuito di pilotaggio (51.0-51.3) di detta prima pluralità di circuiti di pilotaggio, le porte di abilitazione (46.0-46.3) di detta seconda pluralità di porte di abilitazione avendo un ingresso di abilitazione ricevente un secondo segnale di abilitazione comune (ENVPD) ed essendo interposte ciascuna fra una rispettiva uscita di detto generatore di fasi comune (40) e un rispettivo circuito di pilotaggio (54.0-54.3) di detta seconda pluralità di circuiti di pilotaggio.
  10. 10. Dispositivo secondo una qualsiasi delle rivendicazioni 7-9, caratterizzato dal fatto di comprendere una terza pompa di carica (12) collegata a detto generatore di fasi comune (40) attraverso una terza pluralità di porte di abilitazione (47.0-47.3) riceventi un terzo segnale di abilitazione (ENVNEG) ed una terza pluralità di circuiti di pilotaggio (55.0-55.3).
  11. 11. Dispositivo elettronico integrato, sostanzialmente come descritto con riferimento alle figure annesse.
IT98TO000077A 1998-01-30 1998-01-30 Architettura di pompe ad alta tensione per dispositivi elettronici integrati ITTO980077A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT98TO000077A ITTO980077A1 (it) 1998-01-30 1998-01-30 Architettura di pompe ad alta tensione per dispositivi elettronici integrati
US09/239,908 US6275099B1 (en) 1998-01-30 1999-01-29 High-voltage pump architecture for integrated electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT98TO000077A ITTO980077A1 (it) 1998-01-30 1998-01-30 Architettura di pompe ad alta tensione per dispositivi elettronici integrati

Publications (1)

Publication Number Publication Date
ITTO980077A1 true ITTO980077A1 (it) 1999-07-30

Family

ID=11416365

Family Applications (1)

Application Number Title Priority Date Filing Date
IT98TO000077A ITTO980077A1 (it) 1998-01-30 1998-01-30 Architettura di pompe ad alta tensione per dispositivi elettronici integrati

Country Status (2)

Country Link
US (1) US6275099B1 (it)
IT (1) ITTO980077A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332114B1 (ko) * 1999-12-27 2002-04-10 박종섭 플래쉬 메모리 소자의 바이어스 레벨 생성회로
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077691A (en) 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
EP0716368B1 (en) * 1994-12-05 2002-06-12 STMicroelectronics S.r.l. Charge pump voltage multiplier circuit with control feedback and corresponding method
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
JP3561060B2 (ja) * 1995-12-08 2004-09-02 三菱電機株式会社 負電圧発生回路
KR19990050472A (ko) * 1997-12-17 1999-07-05 구본준 승압전압 발생회로

Also Published As

Publication number Publication date
US6275099B1 (en) 2001-08-14

Similar Documents

Publication Publication Date Title
US7098725B2 (en) Multi stage voltage pump circuit
US6323721B1 (en) Substrate voltage detector
US6154088A (en) Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US8030988B2 (en) Method for generating multiple incremental output voltages using a single charge pump chain
JP4865317B2 (ja) 電荷ポンプ回路及び電荷ポンプ方法
KR20140008324A (ko) 커패시턴스들 사이의 충전 공유로 인해 비효율성이 감소된 충전 펌프 시스템
CN101569101B (zh) Cmos电路和半导体器件
CN207200575U (zh) 电荷泵电路
US10164532B2 (en) Switched power converter with multiple outputs
ITTO950736A1 (it) Circuito elevatore di tensione del tipo a pompa di carica
ITTO20000146A1 (it) Dispositivo survoltore bidirezionale ad elevata efficienza.
US10547238B2 (en) Electronic device with a charging mechanism
JP2012095358A (ja) パワーゲーティングcmos回路及びスーパーカットオフcmos回路におけるチャージリサイクリング
KR100894490B1 (ko) 반도체 메모리장치의 내부전압 생성회로
ITTO980077A1 (it) Architettura di pompe ad alta tensione per dispositivi elettronici integrati
KR19990050472A (ko) 승압전압 발생회로
JP2008259420A (ja) 半導体基板用のチャージポンプ
KR19990063435A (ko) 스태틱래치회로 및 스태틱논리회로
KR100824762B1 (ko) 용량성 커플링 어시스트 전압 스위칭
JPH11317648A (ja) リングオシレータ
JP2009303460A (ja) 昇圧回路
IT9022569A1 (it) Circuito di pilotaggio veloce di un carico capacitivo per circuiti integrari, particolarmente memorie.
Mohammadi et al. Ultra low energy and area efficient charge pump with automatic clock controller in 65 nm CMOS
KR100734315B1 (ko) 전압발생기
KR20060135366A (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치