Patents

Search tools Text Classification Chemistry Measure Numbers Full documents Title Abstract Claims All Any Exact Not Add AND condition These CPCs and their children These exact CPCs Add AND condition
Exact Exact Batch Similar Substructure Substructure (SMARTS) Full documents Claims only Add AND condition Add AND condition
Application Numbers Publication Numbers Either Add AND condition

Circuito elevatore di tensione del tipo a pompa di carica

Abstract

Un circuito elevatore di tensione del tipo a pompa di carica ha un primo condensatore (3), un'unità di applicazione dell'alimentazione (6), una porta di trasferimento (4), un secondo condensatore (8), un'unità di commutazione (10), ed un circuito di precarica (11). Il primo condensatore (3) è utilizzato per elevare la tensione di uscita, l'unità di applicazione dell'alimentazione è utilizzata per applicare una prima tensione di alimentazione (Vcc) al terminale di uscita del primo condensatore (3). La porta di trasferimento (4) è utilizzata per trasferire la tensione di uscita elevata (Vpp), ed il secondo condensatore (8) è utilizzato per elevare la tensione di porta della porta di trasferimento (4). L'unità di commutazione (10) è utilizzata per controllare la tensione di ingresso del secondo condensatore (8), ed il circuito di precarica (11) è utilizzato per applicare una tensione specifica alta (Vcc, Vdd) ad un terminale di controllo della porta di trasferimento (4). Pertanto, si può generare sicuramente una tensione di uscita alta sufficiente (tensione di alimentazione iper-elevata Vpp) utilizzando una tensione bassa (tensione di alimentazione alta generale Vcc).(Fig. 3)

Classifications

H03K5/00 Manipulating of pulses not covered by one of the other main groups of this subclass
View 1 more classifications

Landscapes

Engineering & Computer Science Power Engineering
Show more

ITTO950736A1

Italy

Download PDF Find Prior Art Similar
Other languages
English
Inventor
Mitsuhiro Higashiho
Worldwide applications
1994 JP 1995 US IT KR
Application IT95TO000736A events
1995-09-15
Application filed by Fujitsu Ltd
1995-09-15
Publication of ITTO950736A0
1997-03-15
Publication of ITTO950736A1
1998-02-18
Application granted
1998-02-18
Publication of IT1281345B1
Info
Patent citations (8)
Cited by (33)
Legal events
Similar documents
Priority and Related Applications
External links
Espacenet
Global Dossier
Discuss

Description

Descrizione dell'Invenzione Industriale avente per titolo:
"Circuito elevatore di tensione del tipo a pompa di carica"
DESCRIZIONE
La presente Invenzione è relativa ad un circuito integrato a semiconduttori, e più 1n particolare, ad un circuito elevatore d1 tensione del tipo a pompa di carica per generare una tensione d1 alimentazione 1per-elevata (Vpp) utilizzando una tensione d1 alimentazione alta generale (Vcc).
Di recente, 1 personal computer e gli elaboratori di testi si sono ampiamente diffusi. In particolare, sono state richieste e commercializzate apparecchiature portatili azionate a batterla (ad esempio, calcolatori portatili di tipo "note-book").
Occorre notare che una tensione di alimentazione (la tensione di alimentazione alta generale Vcc) dell'apparecchiatura portatile azionata a batteria è, per esempio, 3 volt ma la memoria dinamica ad accesso casuale (DRAM) compresa nell'apparecchiatura portatile azionata a batteria deve essere pilotata da una tensione di alimentazione ipei— elevata (Vpp: ad esempio, 5 volt o 6 volt) allo scopo d1 ottenere un funzionamento a velocità elevata. Di fatto, nell'apparecchiatura portatile azionata a batteria, si deve prevedere un circuito elevatore di tensione per aumentare il potenziale della tensione di alimentazione alta generale Vcc fino a quello della tensione di alimentazione ipei— elevata Vpp.
Negli anni recenti, si è utilizzato un circuito elevatore di tensione del tipo a pompa di carica in vari dispositivi a semiconduttori (ad esempio, DRAM, EPROM, e simili), che sono previsti, per esempio. nelle apparecchiature portatili azionate a batteria. Tuttavia, nel circuito elevatore di tensione del tipo a pompa di carica convenzionale, una porta di trasferimento per inviare in uscita una tensione elevata (tensione di uscita Vpp) è costituita da un transistore MOS del tipo a canale N, ed 11 potenziale di porta della porta di trasferimento deve essere maggiore della somma della tensione di uscita (Vpp) e della tensione d1 soglia (Vth) della porta d1 trasferImento (transistore d1 porta). Tuttavia, la tensione d1 soglia Vth del transistore d1 porta aumenta 1n risposta ad un aumento della tensione d1 uscita del circuito elevatore d1 tensione, cioè la tensione d1 soglia Vth è modificata da un effetto di retro-porta del transistore d1 porta.
01 conseguenza, la tensione d1 uscita Vpp del circuito elevatore d1 tensione del tipo a pompa d1 carica, che è modificata 1n risposta alla tensione di soglia Vth del transistore, può non essere elevata in modo sufficiente alla tensione richiesta (tensione di alimentazione 1pei— elevata Vpp).
Nella tecnica anteriore, un circuito elevatore d1 tensione del tipo a pompa d1 carica è descritto, per esemplo, in "Tecniche di circuiti a velocità elevata per DRAM CMOS da 16 Mbit azionate a batteria", T. Suzuki, ed altri, IEICE TRANS. ELECTRiN., Voi. E77-C, No. 8, agosto 1994. In questo documento, sono descritte tecniche circuitali per realizzare un tempo di ciclo rapido delle DRAM. Inoltre, un circuito elevatore d1 tensione descritto nel suddetto documento ha condensatori ed una porta di trasferimento per fornire una maggior tensione di Vpp (ad esempio 2Vcc) secondo una tensione di ingresso (tensione di alimentazione alta generale) Vcc.
I problemi del circuito elevatore d1 tensione della tecnica anteriore (circuito elevatore di tensione del tipo a pompa di carica ) verranno Illustrati 1n dettaglio con riferimento al disegni allegati.
Uno scopo della presente Invenzione è quello di iornire un circuito elevatore d1 tensione del tipo a pompa d1 carica in grado di fornire una sufficiente uscita ad alta tensione (tensione d1 alimentazione 1per-elevata Vpp) con l'utilizzo d1 una tensione bassa (tensione d1 alimentazione alta generale Vcc). Inoltre, un altro scopo della presente Invenzione è quello d1 fornire un circuito elevatore d1 tensione del tipo a pompa d1 carica per impedire una corrente indesiderata.
Secondo la presente invenzione, è previsto un circuito elevatore di tensione del tipo a pompa di carica caratterizzato dal fatto di comprendere un primo condensatore per elevare la tensione d1 uscita, un'unità di applicazione dell'alimentazione per applicare una prima tensione di alimentazione ad un terminale di uscita del primo condensatore, una porta di trasferimento per trasferire la tensione di uscita elevata, un secondo condensatore per elevare una tensione di porta della porta di trasferimento. un'unità di commutazione per controllare la tensione di ingresso del secondo condensatore, ed un circuito di precarlca per applicare una tensione specifica alta ad un terminale di controllo della porta di trasferimento .
Inoltre, secondo la presente Invenzione, è previsto un circuito elevatore di tensione del tipo a pompa di carica caratterizzato dal fatto d1 comprendere un terminale di ingresso per ricevere un primo segnale; un terminale di iscita per Inviare 1n uscita una tensione di iscita elevata; un primo condensatore avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione di uscita, il primo terminale del primo condensatore essendo collegato al terminale di Ingresso; una porta di trasferImento avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione di uscita elevata sul terminale di uscita, il primo terminale della porta di trasferimento essendo collegato al secondo terminale del primo condensatore, ed il secondo terminale della porta di trasferimento essendo collegato al terminale di uscita; un'unità d1 applicazione dell'al1mentaz1one collegata tra una prima linea di alimentazione ed Π primo terminale della porta di trasferimento, per applicare una prima tensione di ilimentazione al primo terminale della porta d1 trasferimento; un secondo condensatore avente un primo terminale ed un secondo terminale,per Immagazzinare cariche ed elevare la tensione di porta della porta d1 trasferImento, 11 primo terminale del secondo condensatore essendo collegato al secondo terminale del primo condensatore ed il secondo terminale del secondo condensatore essendo collegato al terminale di controllo della porta d1 trasferimento; un'unità d1 commutazione avente un primo terminale, un secondo terminale,ed un terminale d1 controllo, 11 primo terminale dell’unità di commutazione essendo collegato al primo terminale del secondo condensatore, i secondo terminale dell'unità di commutazione essendo collegato ad una seconda linea d1 alimentazione, ed al terminale di controllo dell'unità di commutazione essendo fornito un secondo segnale; ed un circuito di precarlca, collegato al terminale di iontrollo della porta di trasferImento, per applicare una tensione specifica alta al terminale di controllo della porta d1 trasferimento quando la porta di trasferiiento viene spenta (OFF).
Il circuito d1 precarlca può comprendere un transistore di precarlca avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale del transistore di precarlca essendo collegato ad una linea di tensione specifica alta, il secondo terminale del transistore di precarlca essendo collegato al terminale di controllo della porta di trasferimento; ed un'unità d1 controllo di precarlca, collegata al terminale d1 controllo del transistore di precarica, per controllare l’operazione di commutazione del transistore di precarica. L'unità di controllo d1 precarica può comprendere un convertitore di livello.
Il circuito elevatore di tensione può comprendere inoltre un'unità di controllo collegata tra il secondo terminale del primo condensatore ed il primo terminale del secondo condensatore. L'unità di controllo può comprendere un transistore MOS del tipo a canale P avente un primo terminale, un secondo terminale, ed un terminale d1 controllo, il primo terminale del transistore essendo collegato al secondo terminale del primo condensatore, il secondo terminale del transistore essendo collegato alla seconda linea di alimentazione, ed il terminale d1 controllo del transistore essendo collegato alla prima linea d1 alimentazione .
La tensione specifica alta applicata al terminale di controllo della porta di trasferimento può essere la tensione della prima linea di alimentazione oppure la tensione di alimentazione interna più alta. Ciascuno tra 11 primo ed 11 secondo condensatore può comprendere un transistore MOS del tipo a canale N, 11 primo terminale del primo condensatore può essere costituito da un elettrodo d1 sorgente e da un elettrodo di pozzo del transistore MOS, ed il secondo terminale del primo condensatore può essere costituito da un elettrodo di porta del transistore MOS. Il primo segnale Inviato al terminale di ingresso può essere un segnale di orologio, ed il secondo segnale Inviato al terminale di controllo dell'unità di commutazione può essere un segnale Invertito del segnale di orologio.
Il circuito elevatore d1 tensione può comprendere inoltre un'unità d1 prevenzione di fluttuazionl per mantenere le cariche ed Impedire uno stato fluttuante sul terminale di controllo della porta di trasferimento . L'unità di prevenzione di fluttuazioni può comprendere un transistore MOS del tipo a canale N avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale ed il terminale di controllo dell'unità di iievenzione di fluttuazioni essendo collegati ad una linea di alimentazione alta, ed il secondo terminale dell'unità d1 prevenzione di fluttuazioni essendo collegato al terminale di controllo della porta d1 trasferimento .
Inoltre, secondo la presente Invenzione, è previsto anche un circuito elevatore di tensione del tipo a pompa d1 carica caratterizzato dal fatto di avere una prima ed una seconda unità elevatrlce d1 tensione, ciascuna tra la prima e la seconda unità elevatrlce di tensione comprendendo un terminale d1 Ingresso per ricevere un primo segnale; un terminale d1 uscita per Inviare in uscita una tensione di uscita elevata; un primo condensatore avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione d1 uscita, il primo terminale del primo condensatore essendo collegato al terminale d1 Ingresso; una porta di trasferimento avente un primo terminale, un secondo terminale, ed un terminale d1 controllo, per trasferire la tensione d1 uscita elevata al terminale di uscita, il primo terminale della porta di ilasferimento essendo collegato al secondo terminale del primo condensatore, ed 11 secondo terminale della porta di trasferlmento essendo collegato al terminale di uscita; un'unità di applicazione dell 'alimentazione, collegata tra una prima linea di alimentazione ed il primo terminale della porta di trasferimento, per applicare una prima tensione d1 alimentazione al primo terminale della porta di trasferimento; un secondo condensatore avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare la tensione di porta della porta di trasferimento, il primo terminale del secondo condensatore essendo collegato al secondo terminale del primo condensatore ed il secondo terminale del secondo condensatore essendo collegato al terminale di controllo della porta di trasferimento; un'unità di commutazione avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale dell’unità di commutazione essendo collegato al primo terminale del secondo condensatore, il secondo terminale dell'unità di commutazione essendo collegato ad una seconda linea di alimentazione, ed al terminale di controllo dell'unità di commutazione essendo fornito un secondo segnale; ed un circuito di precarlca. collegato al terminale di controllo della porta di trasferimento , per applicare una tensione specifica alta al terminale di controllo della porta di trasferimento quando la porta di trasferimento viene spenta (OFF), in cui il circuito di precarlca della prima unità elevatrlce di tensione è controllato dalla tensione del primo terminale della porta di trasferimento della seconda unità elevatrlce di tensione, il circuito di precarlca della seconda unità elevatrice di tensione è controllato da una tensione del primo terminale della porta di trasferimento della prima unità elevatrice di tensione.
In aggiunta, secondo la presente Invenzione, è prevista una memoria a semiconduttori avente un decodificatore di indirizzo, un decodificatore di riga, un decodificatore di colonna, una matrice di celle di memoria, ed un circuito elevatore di tensione per generare una tensione di uscita elevata, caratterizzata dal fatto che il circuito elevatore di tensione comprende un terminale di Ingresso per ricevere un primo segnale; un terminale di uscita per Inviare in uscita una tensione di uscita elevata; un primo condensatore avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione di uscita, il primo terminale del primo condensatore essendo collegato al terminale di Ingresso; una porta di trasferimento avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione di uscita elevata sul terminale di uscita, il primo terminale della porta di trasferimento essendo collegato al secondo terminale del primo condensatore, ed il secondo terminale della porta di trasferimento essendo collegato al terminale di uscita; un'unità di applicazione dell'alimentazione, collegata tra una prima linea di alimentazione ed il primo terminale della porta di trasferimento, per applicare una prima tensione di alimentazione al primo terminale della porta di trasferimento; un secondo condensatore avente un primo terminale ed un secondo terminale. per Immagazzinare cariche ed elevare una tensione di porta della porta di trasfer imento, il primo terminale del secondo condensatore essendo collegato al secondo terminale del primo condensatore ed il secondo terminale del secondo condensatore essendo collegato al terminale di iontrollo della porta di trasferimento; un'unità di commutazione avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale dell'unità di commutazione essendo collegato al primo terminale del secondo condensatore, il secondo terminale dell'unità di commutazione essendo collegato ad una seconda linea di alimentazione, ed al terminale di controllo dell'unità di commutazione essendo fornito un secondo segnale; ed un circuito di precarica, collegato al terminale di controllo della porta di trasferimento, per applicare una tensione specifica alta al terminale d1 controllo della porta di trasferimento quando la porta di trasferimento viene spenta (OFF).
Inoltre, secondo la presente invenzione, è prevista anche una memoria a semiconduttori avente un decodificatore di Indirizzo, un decodificatore di riga, un decodificatore di colonna, una matrice di celle di memoria, ed un circuito elevatore di tensione per generare una tensione di uscita elevata, caratterIzzata dal fatto che il circuito elevatore di tensione comprende una prima ed una seconda unità elevatrice di tensione,, ciascuna tra la prima e la seconda unità elevatrice di tensione comprendendo un terminale di ingresso per ricevere un primo segnale; un terminale di uscita per Inviare in uscita una tensione di uscita elevata; un primo condensatore avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione di uscita, il primo terminale del primo condensatore essendo collegato al terminale di ingresso;, una porta di trasferimento avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione di uscita elevata al terminale di uscita. il primo terminale della porta di trasferimento essendo collegato al secondo terminale del primo condensatore , ed il secondo terminale della porta di trasferimento essendo collegato al terminale di uscita; un'unità di applicazione dell’alimentazione, collegata tra una prima linea di alimentazione ed il primo terminale della porta di trasferimento, per applicare una prima tensione di alimentazione al primo terminale della porta di trasferimento; un secondo condensatore avente un primo terminale ed un secondo terminale, per Immagazzinare cariche ed elevare la tensione di porta della porta di trasferimento, il primo terminale del secondo condensatore essendo collegato al secondo terminale del primo condensatore ed il secondo terminale del secondo condensatore essendo collegato al terminale d1 controllo della porta di trasferimento; un'unità d1 commutazione avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale dell'unità di commutazione essendo collegato al primo terminale del secondo condensatore, il secondo terminale dell'unità di commutazione essendo collegato ad una seconda linea di alimentazione, ed al terminale di controllo dell’unità d1 commutazione essendo fornito un secondo segnale; ed un circuito di precarica, collegato al terminale di controllo della porta d1 trasferlmento , per applicare una tensione specifica alta al terminale di controllo della porta d1 trasferimento quando la porta d1 trasferimento viene spenta (OFF), in cui il circuito di precarlca della prima unità elevatrice d1 tensione è controllato dalla tensione del primo terminale della porta di trasferimento della seconda unità elevatrice di tensione ed il circuito di precarlca della seconda unità elevatrlce di tensione è controllato dalla tensione del primo terminale della porta di irasferimento della prima unità elevatrice d1 tensione.
La memoria a semiconduttori può essere una memoria dinamica ad accesso casuale (DRAM) oppure una memoria di sola lettura programmabile cancellabile (EPROM).
S1 potrà comprendere più chiaramente la presente Invenzione dalla descrizione delle reailzzazioni preferite evidenziate qui di seguito con riferimento al disegni allegati. 1n cui:
la F1g. 1 è un diagramma circuitale che illustra un esempio di un circuito elevatore di tensione del tipo a pompa di carica secondo la tecnica anteriore;
la Fig. 2 è un diagramma che Illustra forme d'onda d1 tensione d1 varie porzioni nel circuito elevatore di tensione d1 F1g. 1;
la Fig. 3 è un diagramma circuitale che Illustra una configurazione di principio del circuito elevatore d1 tensione del tipo a pompa di carica secondo la presente invenzione;
la Fig. 4 è un diagramma circuitale che illustra una realizzazione di un circuito elevatore d1 tensione del tipo a pompa di carica secondo la presente invenzione;
la F1g. 5 è un diagramma circuitale che Illustra un'altra realizzazione di un circuito elevatore di tensione del tipo a pompa di carica secondo la presente Invenzione;
la F1g. 6 è un diagramma a blocchi che Illustra una memoria dinamica ad accesso casuale (DRAM) che impiega il circuito elevatore di tensione della presente Invenzione; e
la F1g. 7 è un diagramma a blocchi che Illustra una memoria di sola lettura programmablle cancellabile (EPROM) che impiega 11 circuito elevatore di tensione della presente invenzione.
Per una migliore comprensione della presente Invenzione, verranno illustrati 1 problemi della tecnica anteriore con riferimento alle F1g. 1 e 2.
La Figura 1 illustra un esemplo d1 un circuito elevatore di tensione del tipo a pompa di carica secondo la tecnica anteriore. In F1g. 1, 11 numero d1 riferimento 1 denota un circuito elevatore di tensione del tipo a pompa di carica, il 2 denota un terminale di ingresso (terminale di ingresso), 113 denota un primo condensatore, il 4 denota una porta di trasferimento, ed il 5 denota un terminale di uscita (terminale di uscita). Inoltre, il numero di riferimento 6 denota un'unità di applicazione dell'alimentazione, il 7 denota un'unità di controllo, l'8 denota un secondo condensatore, il 9 denota un’unità di reslstore, ed il 10 denota un'unità di commutatore.
Come illustrato in Fig. 1, il circuito elevatore di tensione del tipo a pompa di carica 1 comprende una pluralità di transistori MOS del tipo a canale N (3, 4, 6, 8, 9, 10) ed un transistore MOS del tipo a canale P (7). Cioè, ciascuno tra il primo condensatore 3, la porta di trasferimento 4, l'unità di applicazione dell'alimentazione 6, il secondo condensatore 8. l'unità di reslstore 9, e l'unità di commutatore 10 è costituito da un transistore MOS del tipo a canale N, e l'unità di controllo 7 è costituita da un transistore MOS del tipo a canale P.
Un'estremità del primo condensatore 3 (elettrodi di sorgente e di pozzo del transistore 3) è collegata al terminale di ingresso 2, e l'altra estremità (elettrodo di porta del transistore 3: nodo NO del primo condensatore 3 è collegata al terminale di uscita 5 tramite la porta di trasferimento 4. L'unità di applicazione dell 'alimentazlone 6 è collegata tra una linea di alimentazione alta (prima linea di alimentazione) Vcc ed 11 nodo Ν1 (l'altra estremità del primo condensatore 3). Un'estremità del secondo condensatore 8 (elettrodi di sorgente e pozzo del transistore 8: nodo N3) è collegata al nodo N1 tramite l'unità di controllo 7, e l'altra estremità (elettrodo di porta del transistore 8) del secondo condensatore 8 è collegata direttamente all'elettrodo di porta della porta di trasferimento 4 ed è collegata al nodo N-, tramite l'unità di resistore 9.
Occorre notare che al terminale di ingresso 2 viene fornito un segnale di orologio CLK. Inoltre, l'unità di commutatore 10 è collegata tra il nodo N3 ed una linea di alimentazione bassa (seconda linea di alimentazione) Vss, e ad un elettrodo d1 porta dell'unità di commutatore 10 è fornito un segnale Invertito (/CLK) del segnale di orologio CLK. Cioè, l'unità di commutatore 10 è comandata in risposta al segnale d1 orologio CLK (segnale di orologio invertito /CLK) fornito al terminale di Ingresso 2.
La Figura 2 illustra forme d'onda di tensione di varie porzioni nel circuito elevatore d1 tensione di Fig. 1. Cioè, in Fig. 2, il riferimento (A) denota una forma d'onda di tensione del segnale di orologio CLK. (B) denota una forma d'onda di tensione del nodo Ni, (C) denota una forma d'onda di tensione del nodo N2, e (D) denota una forma d'onda d1 tensione del nodo N2.
Come illustrato in Fig. 2(A), Π livello d1 tensione del segnale di orologio CLK fornito al terminale di ingresso 2 viene stabilito in modo da variare tra la tensione di alimentazione alta (tensione d1 alimentazione alta generale: per esempio, 3 volt) Vcc e la tensione di alimentazione bassa GND (Vss: per esempio, 0 volt). In questo caso, il potenziale del nodo N-, cambia tra una tensione di alimentazione doppia (due volte la tensione d1 alimentazione alta generale: per esempio, 6 volt) 2Vcc e la tensione di alimentazione alta generale Vcc (con riferimento alla F1g. 2(B)), ed Π potenziale del nodo N3 cambia tra la tensione di alimentazione doppia 2Vcc e la tensione di alimentazione bassa GND (con riferimento alla Fig. 2(C)). Inoltre, il potenziale del nodo Na cambia tra tre volte la tensione di alimentazione alta generale 3Vcc e la tensione di alimentazione alta Vcc (con riferimento alla Fig. 2(D)).
Nel circuito elevatore d1 tensione del tfpo a pompa di carica convenzionale Illustrato In F1g. 1, la porta di trasferlmento 4 è costituita da un transistore MOS del tipo a canale N, e quando l'uscita del circuito elevatore di tensione (terminale di uscita 5) deve fornire una tensione di alimentazione 1per-elevata Vpp (per esemplo, 6 volt (2Vcc). o 5 volt), la tensione d1 porta (nodo Na) della porta di trasferImento 4 deve essere maggiore della somma (Vpp Vth) della tensione di alimentazione 1per-elevata (tensione di uscita) Vpp e di una tensione di soglia Vth del transistore (porta di trasferimento) 4. Tuttavia, la tensione di porta della porta di trasferimento 4 non può essere portata alla tensione richiesta. Cioè, quando la porta di trasferimento 4 viene spenta (OFF), la tensione di porta della porta di trasferimento 4 non può essere portata alla tensione di alimentazione alta generale Vcc. Pertanto, quando la carica del secondo condensatore 8 viene applicata alla tensione di porta della porta di trasferimento 4, oppure quando la porta di trasferimento 4 viene attivata (ON), la tensione di porta della porta di trasferimento 4 non può essere aumentata in modo sufficiente.
Occorre notare che la tensione di soglia Vth del transistore (porta di trasferimento) 4 viene aumentata in risposta ad un aumento della tensione di uscita Vpp del circuito elevatore di tensione 1, che è generata da un effetto di retro-porta del transistore MOS (porta di trasferimento 4). Di conseguenza. la tensione di uscita (Vpp) del circuito elevatore di tensione 1, che è variata in risposta alla tensione di soglia Vth del transistore 4. non può essere portata ad una tensione iper-elevata (Vpp) sufficiente.
Inoltre, nel suddetto circuito elevatore di tensione della tecnica anteriore, la temporizzazione di attivazione del primo condensatore 3 deve essere uguale alla temporizzazione di attivazione del secondo condensatore 8 collegato alla porta di trasfer imento 4. Se l'uscita del secondo condensatore 8 viene attivata (ON) (stato di carica) quando l'uscita del primo condensatore 3 è OFF (stato fluttuante), la porta di trasferimento 4 verrà attivata (ON) per farvi passare attraverso una corrente Indesiderata.
Qui di seguito verranno spiegate In dettaglio realizzazioni preferite d1 un circuito elevatore di tensione del tipo a pompa d1 carica secondo la presente Invenzione, con riferimento al disegni allegati .
La Figura 3 Illustra una configurazione d1 principio di un circuito elevatore di tensione del tipo a pompa di carica secondo la presente invenzione. In Fig. 3, il numero di riferimento 1 denota un circuito elevatore di tensione del tipo a pompa di carica, il 2 denota un terminale di ingresso (terminale d1 Ingresso), 11 3 denota un primo condensatore, il 4 denota una porta di trasferimento , ed il 5 denota un terminale di uscita (terminale di uscita). Inoltre, il numero di riferimento 6 denota un'unità di applicazione dell'alimentazione, il 7 denota un'unità di controllo, l'8 denota un secondo condensatore, ed il 10 denota un'unità di commutatore. In aggiunta, il numero di riferimento 11 denota un circuito di precarlca, il 12 denota un transistore di precarlca, ed 1113 denota un'unità di controllo di precar1ca.
Confrontando ii circuito elevatore di tensione di Fig. 1 con quello di F1g. 3, nel circuito elevatore di tensione della presente Invenzione, l'unità di resistore 9 è stata cancellata dal circuito elevatore di tensione convenzionale di Fig. 1, ed è stato aggiunto ad esso un circuito d1 precarica 11.
Cioè, il circuito elevatore di tensione del tipo a pompa di carica 1 dell’invenzione comprende un terminale di uscita 2, un primo condensatore 3, una porta di trasferImento 4, un terminale di uscita 5, un'unità di applicazione dell 'alimentazione 6, un'unità d1 controllo 7. un secondo condensatore 8, un'unità di commutatore 10, ed il circuito di precarica 11 avente un transistore di precarica 12 ed un'unità di controllo di precarica 13. Occorre notare che ciascuno tra il primo condensatore 3, la porta di trasferimento 4, l’unità d1 applicazione dell'alimentazione 6, il secondo condensatore 8, l'unità di commutatore 10 ed 11 transistore di precarica 12 è costituito da un transistore MOS del tipo a canale N, e l'unità di controllo 7 è costituita da un transistore MOS del tipo a canale P.
Il terminale di ingresso 2 riceve un primo segnale (segnale di orologio CLK), ed il terminale di uscita 5 viene utilizzato per inviare in uscita una tensione di uscita elevata (Vpp). Il primo condensatore 3 ha un primo terminale (elettrodi di sorgente e pozzo del transistore MOS) ed un secondo terminale (elettrodo di porta del transistore MOS), e questo primo condensatore 3 viene utilizzato per immagazzinare cariche ed elevare la tensione di uscita.
La porta di trasferimento 4, che è costituita da un transistore MOS del tipo a canale N avente un primo terminale, un secondo terminale, ed un terminale di controllo, viene utilizzata per trasferire la tensione di uscita elevata (Vpp) al terminale di uscita 5. Il primo terminale (elettrodo di sorgente) della porta di trasfer imento 4 è collegato al secondo terminale del primo condensatore 3, ed il secondo terminale (elettrodo di pozzo) della porta di trasferimento 4 è collegato al terminale di uscita 5.
L'unità di applicazione dell'alimentazione 6, che è collegata tra una prima linea di alimentazione (linea d1 alimentazione alta generale Vcc) ed il primo terminale (nodo Ni) della porta di trasferimento 4, viene utilizzata per applicare una prima tensione di alimentazione (tensione d1 alimentazione alta generale Vcc) al primo terminale della porta d1 trasferImento 4.
Il secondo condensatore 8. che è costituito da un transistore MOS del tipo a canale N avente un primo terminale (elettrodi d1 sorgente e pozzo del transistore MOS) ed un secondo terminale (elettrodo d1 porta del transistore MOS), e questo primo condensatore 3 vengono utilizzati per immagazzinare cariche ed elevare la tensione di porta della porta d1 trasferImento 4. Il primo terminale del secondo condensatore 8 è collegato al secondo terminale del primo condensatore 3 ed il secondo terminale del secondo condensatore 8 è collegato al terminale d1 controllo (nodo N3) della porta di trasferimento 4.
L'unità di commutazione 10 è costituita da un transistore MOS del tipo a canale N avente un primo terminale (elettrodo di pozzo), un secondo terminale (elettrodo di sorgente), ed un terminale di controllo (elettrodo d1 porta). Il primo terminale dell'unità d1 commutazione 10 è collegato al primo terminale del secondo condensatore 8, il secondo terminale dell'unità di commutazione 10 è collegato ad una seconda linea di alimentazione (Vss, GNE), ed al terminale di controllo dell'unità di commutazione 10 viene fornito un secondo segnale (segnale di orologio invertito /CLK). Il circuito di precarica 11 viene utilizzato per applicare una tensione specifica alta (Vcc, Vdd) al terminale di controllo della porta di trasferimento 4 quando la porta di trasferimento 4 viene spenta (OFF).
Cioè, un’estremità del primo condensatore 3 (elettrodi di sorgente e di pozzo del transistore 3) è collegata al terminale di ingresso 2, e l'altra estremità (elettrodo di porta del transistore 3: nodo N1) del primo condensatore 3 è collegata al terminale di uscita 5 tramite la porta di trasferimento 4. L’unità di applicazione dell’alimentazione 6 è collegata tra una linea di alimentazione alta (prima linea di alimentazione) Vcc ed il nodo Ni (l'altra estremità del primo condensatore 3). Un'estremità del secondo condensatore 8 (elettrodi di sorgente e pozzo del transistore 8: nodo N3) è collegata al nodo N1 tramite l’unità di controllo 7, e l'altra estremità (elettrodo di porta del transistore 8) del secondo condensatore 8 è collegata direttamente all'elettrodo di porta della porta di trasferimento 4 ed è collegata alla linea di alimentazione alta Vcc tramite il transistore d1 precarlca 12 (Tr-1)· Ad un elettrodo di porta del transistore di precarlca 12 viene fornito un segnale di uscita dell'unità di controllo di precarica 13.
Occorre notare che al terminale di ingresso 2 viene fornito un segnale di orologio CLK. Inoltre, l’unità di commutatore 10 è collegata tra il nodo N3 ed una linea di alimentazione bassa (seconda linea di alimentazione) Vss, e ad un elettrodo di porta dell'unità di commutatore 10 è fornito un segnale Invertito (/CLK) del segnale di orologio CLK. Cioè, l’unità di commutatore 10 è comandata In risposta al segnale di orologio CLfC (segnale di orologio invertito /CLK) fornito al terminale di ingresso 2.
Come Illustrato in F1g. 3, nel circuito elevatore di tensione del tipo a pompa di carica 1 della presente invenzione, un elettrodo di porta della porta di trasferimento 4 è collegato ad un circuito di precarica 11 (elettrodo di pozzo del transistore di precarica 12), che fissa la tensione applicata all’elettrodo di porta della porta di trasferimento 4 ad un potenziale di una sorgente di alimentazione esterna (tensione di alimentazione alta generale Vcc) oppure ad un potenziale di una sorgente di alimentazione interna appropriata (per esemplo, la tensione d1 alimentazione interna più alta Vdd).
Occorre notare che 1 condensatori 2 e 8 non sono limitati 1n modo particolare, ed essi sono, per esemplo, condensatori MOS fatti da transistori MOS del tipo a canale N. L'unità di controllo, per esempio, è un transistore MOS del tipo a canale P il cui terminale di controllo (elettrodo d1 porta) è collegato alla linea di alimentazione alta generale (linea d1 sorgente di alimentazione esterna) Vcc.
Come sopra descritto, secondo il circuito elevatore di iensione del tipo a pompa di carica, la sorgente d1 alimentazione esterna è posta ad una tensione di alimentazione alta generale Vcc, ed il segnale di orologio CLK applicato al circuito elevatore di tensione 1 viene impostato in modo da variare tra la tensione di alimentazione alta (tensione di alimentazione alta generale: per esemplo, 3 volt) Vcc e la tensione di alimentazione bassa GND (Vss: per esemplo, 0 volt), con riferimento alla Fig. 2(A).
Il circuito di precarica 11 fissa la tensione di porta della porta di trasferimento 4 (nodo N2) ad una predeterminata tensione mentre la porta di trasferimento è spenta (OFF). L'unità d1 commutatore 10 è comandata 1n risposta al segnale d1 orologio di Ingresso CLK (segnale di orologio Invertito /CLK).
L'unità d1 controllo di precarlca 13 viene utilizzata per controllare la tensione del terminale d1 controllo (tensione di porta) del transistore d1 precarica 12. Un'estremità (elettrodo di sorgente) del transistore 12 è collegata alla sorgente d1 alimentazione esterna (linea di alimentazione alta generale) Vcc oppure ad una tensione di alimentazione Interna specifica. L'altra estremità del transistore 12 è collegata all'elettrodo d1 porta della porta d1 trasferImento 4 (nodo Na). L’unità di controllo 13 pilota 11 transistore di precarica 12 in modo da fissare la tensione di porta della porta d1 trasferimento 4 alla tensione d1 alimentazione alta generale (tensione di alimentazione esterna) Vcc oppure alla tensione di alimentazione interna specifica. Occorre notare che la tensione d1 alimentazione interna specifica è una tensione utilizzata per un altro scopo in un circuito (per esempio un circuito di memoria) che Impiega il circuito elevatore d1 tensione 1 e la tensione di alimentazione interna specifica è. per esempio, la tensione di alimentazione Interna più elevata Vdd. -In questo modo, il circuito elevatore di tensione del tipo a pompa di carica T della presente invenzione attiva/disattiva (ON/OFF) la porta d1 trasferimento 4, che è sistemata all'estremità del circuito elevatore di tensione 1, tramite un'operazione di pompaggio. Quando la porta di trasferimento 4 è OFF, il suo elettrodo di porta è precaricato alla tensione di alimentazione esterna Vcc (per esemplo, 3 volt) oppure alla tensione di alimentazione interna più alta Vdd (per esempio, 2 voit).
Nel circuito elevatore di tensione 1 della presente invenzione illustrato in Fig. 3, quando la porta di trasferimento 4 viene disattivata (OFF) 11 transistore di precarica 12 del circuito di precarica 11 viene attivato (ON) per precaricare la tensione di porta della porta di trasferimento 4 alla tensione di alimentazione alta generale Vcc Cioè, nel circuito elevatore di tensione 1 di Fig 3, la tensione di porta della porta di trasfer imento 4 viene aumentata in modo sufficiente, e la porta di trasferimento 4 viene attivata con sicurezza . Pertanto, il circuito elevatore di tensione di F1g. 3 può generare un'uscita ad alta tensione sufficiente (tensione d1 alimentazione iier-elevata Vpp) utilizzando una tensione bassa (tensione di alimentazione alta generale Vcc).
Occorre notare che il suddetto circuito elevatore di tensione della presente invenzione può Impedire anche una corrente passante o una controcorrente mentre la porta di trasferimento 4 è OFF. Cioè, la tempor1zzaz1one dell'attivazione (ON) del primo condensatore 3 può essere spostata rispetto alla temporizzazioie d1 attivazione del secondo condensatore 8 per applicare potenziale alla porta d1 trasferImento. D1 conseguenza, il nodo (nodo elevatore di tensione) N1 non sarà mal conduttivo verso 11 terminale d1 uscita 5, nè la porta di trasferimento 4 manterrà lo stato ON se la porta di trasfer imento 4 viene disattivata (OFF).
La Figura 4 Illustra una realizzazione di un circuito elevatore di tensione del tipo a pompa di carica secondo la presente invenzione. In F1g. 4, è descritto in dettaglio un esempio dell'unità d1 controllo di precarica 13 nel circuito di precarica il secondo la presente invenzione.
L’unità di controllo di precarlca 13 Impiega un convertitore di livello noto per controllare la tensione di porta del transistore di precarlca 12 del circuito di precarlca 11.
Tra una sorgente di alimentazione (tensione di alimentazione iper— elevata, o tensione elevata) Vpp e la terra GND (linea di alimentazione bassa Vss), esistono un primo ed un secondo percorso di corrente II ed 12 sistemati in parallelo uno all'altro. Il primo percorso di corrente 11 richiede un transistore MOS Tra del tipo a canale P, un transistore MOS Tr3 del tipo a canale N. ed un transistore MOS Tr-, del tipo a canale N collegati in serie. Analogamente, 11 secondo percorso di corrente 12 richiede un transistore MOS Tra del tipo a canale P, un transistore MOS Tr4 del tipo a canale N, ed un transistore MOS Tr2 del tipo a canale N collegati in serie.
Un segnale di orologio d1 ingresso CLK sul terminale di ingresso 2 viene fornito all'elettrodo di porta del transistore Tr1, cosi come all'elettrodo di porta del transistore Tr2 attraverso un Invertitore INV·,. Gli elettrodi d1 porta del transistori Tr3 e Tr4 sono collegati comunemente alla linea d1 alimentazione alta generale (tensione di alimentazione esterna) Vcc. L'elettrodo d1 sorgente del transistore Tr3 è collegato all'elettrodo di porta del transistore Tr6. L'elettrodo di sorgente del transistore Tr4 è collegato all'elettrodo di porta del transistore Tr8 cosi come all'elettrodo di porta del transistore di precarica 12.
Un Invertitore INV2 è sistemato tra e collegato al terminale di ingresso 2 ed al primo condensatore 3. Il potenziale della sorgente di alimentazione esterna (tensione di alimentazione 1per-elevata) Vpp è stabilito in modo da risultare più elevato del potenziale della tensione di alimentazione esterna (tensione d1 alimentazione alta generale) Vcc. Il potenziale dell'ingresso sul convertitore di livello viene modificato tra la tensione di alimentazione bassa (Vss: 0 volt) e la tensione di alimentazione alta generale (Vcc: 3 volt), ed il potenziale della sua uscita viene modificato tra la tensione di alimentazione bassa Vss (0 volt) e la tensione di alimentazione iperelevata Vpp (6 volt).
Come sopra spiegato, la tensione di porta del transistore di precarica 12 è stabilita sempre sulla tensione di alimentazione iper— elevata (Vpp) quando s1 dlsattIva la porta d1 trasferimento 4. Di conseguenza, la tensione d1 porta della porta di trasferimento 4 viene precarlcata alla tensione di alimentazione alta generale (Vcc) a causa dell 'operazione di ON del transistore di precarlca 12 .
La Figura 5 illustra un'altra realizzazione del circuito elevatore d1 tensione del tipo a pompa di carica secondo la presente Invenzione.
Come Illustrato in F1g. 5, un'altra realizzazione del circuito elevatore d1 tensione del tipo a pompa di carica comprende due (C1 e C2) del circuiti illustrati 1n Fig. 3. Un transistore di precarlca 12 di uno dei circuiti è controllato dalla tensione di un nodo elevatore d1 tensione (nodo N4 o Ns) dell’altro circuito. I segnali di orologio Inviati al due circuiti devono avere fasi opposte. Cioè, il segnale di orologio CLK viene inviato al terminale di Ingresso 2 del circuito C·,. ed il segnale di orologio Invertito /CLK viene inviato al terminale di ingresso 2 del circuito C2.
Un elettrodo di porta del transistore di precarlca 12 d1 uno del circuiti è collegato al nodo elevatore di tensione (nodo N4 o N5) dell'altro circuito che opera con un segnale di orologio di fase opposta.
Come Illustrato 1n F1g. 5, 11 circuito elevatore di tensione comprende il primo ed 11 secondo circuito C1 e C2 sistemati lato contro lato ed aventi struttura identica. Ciascuno tra 11 primo ed Π secondo circuito C-2 e C2 comprende un terminale di ingresso 2. un primo condensatore 3 collegato al terminale di ingresso 2, una porta di trasferImento 4 collegata al primo condensatore 3, un terminale di uscita collegato alla porta di trasferimento 4. una sorgente di alimentazione esterna 6 sistemata tra e collegata alla porta di trasferimento 4 ed al primo condensatore 3, un secondo condensatore 8 avente un terminale collegato ad un elettrodo di porta della porta di trasferimento 4 ed un altro terminale collegato al primo condensatore 3 tramite un controllore 7 appropriato. ed un circuito di precarlca 11 collegato all'elettrodo di porta della porta di trasferimento 4. per precaricare una tensione applicata alla porta al potenziale della sorgente di alimentazione esterna oppure di una sorgente di alimentazione interna appropriata (per esempio, la sorgente di alimentazione Interna più elevata).
Il terminale d1 uscita S è condiviso dalle porte d1 trasferimento 4 del primo e del secondo circuito C 1 e C2. Π terminale di controllo del circuito di precarlca 11 del primo circuito C-, è collegato ad un terminale della porta di trasferlmento 4 del secondo circuito C2 opposto al suo terminale collegato al terminale di uscita 5. Il terminale d1 controllo del circuito di precarlca 11 del secondo circuito C2 è collegato ad un terminale della porta di trasferlmento 4 del primo circuito Ci opposto al suo terminale collegato al terminale d1 uscita 5.
Un nodo tra la porta di trasferiuento 4 e la sorgente di alimentazione esterna 6 del primo circuito Ci è collegato ad un terminale di un transistore Π cui secondo terminale è collegato ad una sorgente di alimentazione esterna 66 ed 11 cui terminale di controllo è collegato ad un nodo tra la porta d1 trasferimento 4 e la sorgente di alimentazione esterna 6 del secondo circuito C2 . Il nodo tra la porta di trasferimento 4 e la sorgente di alimentazione esterna 6 del secondo circuito C2 è collegato ad un terminale di un transistore il cui secondo terminale è collegato alla sorgente di alimentazione esterna 66 ed il cui terminale di controllo è collegato al nodo tra la porta d1 trasferimento 4 e la porta esterna 6 del primo circuito C-1. Il terminale di ingresso 2 d1 ciascuno tra 11 primo ed 11 secondo circuito C·, e C2 è collegato ad un Invertitore INV. I terminali di Ingresso 2 del primo e del secondo circuito Ci e C2 ricevono rIspettivamente segnali di orologio aventi fasi diverse.
Il funzionamento d1 ciascuno del circuiti Ci e C2 è fondamentalmente identico a quello del circuito integrato a semiconduttori d1 F1g. 3. Quello che è diverso è che 11 terminale d1 porta d1 controllo del transistore d1 precarlca 12 del circuito d1 precarica 11 del circuito Ci è controllato dal potenziale del nodo N4 dell'altro circuito C2. Analogamente, il terminale di porta d1 controllo del transistore d1 precarlca 12 del circuito di precarica 11 del circuito C2 è controllato dal potenziale del nodo Ns del circuito C,.
Quando il segnale di orologio CLK fornito al terminale di ingresso 2 del primo circuito Ci è ad un livello alto "H" (tensione di alimentazione alta generale Vcc), la tensione d1 porta (nodo N2) della porta d1 trasferimento 4 del primo circuito Ci si trova a Vcc. In questo momento, 11 potenziale del nodo N4 del secondo circuito C2 si trova a 2Vcc, per attivare il transistore d1 precarlca 12 del circuito di precarlca 11 nel primo circuito C·,, per precarlcare 1n tal modo il nodo N2 per la porta d1 trasferImento 4 del primo circuito C1 2n modo che sia a Vcc.
Quando 11 segnale d1 orologio CLK fornito al terminale di ingresso 2 del primo circuito è a livello basso "L" (tensione di alimentazione bassa Vss o GND), il potenziale d1 porta N2 della porta di trasferimento 4 nel primo circuito C·, è a 2Vcc, per effettuare un funzionamento normale. In questo momento. il potenziale del nodo N* del secondo circuito Ca è precarlcato a Vcc. D1 conseguenza, 11 transistore di precarlca 12 del circuito di precarlca 11 nel primo circuito C1 viene disattivato (OFF).
D'altra parte, il potenziale del nodo Ns del primo circuito C1 viene posto a 2Vcc, che s1 applica all'elettrodo di porta del transistore di precarlca 12 del circuito di precarlca 11 nel secondo circuito C2. Di conseguenza, 11 circuito di precarlca 11 del secondo circuito C2 viene attivato, ed il potenziale di porta N2 della porta d1 trasferimento 4 del secondo circuito C2 viene precariato a Vcc.
In questo modo, la presente realizzazione comanda il controllore del transistore di precarica di F1g. 3 secondo 11 potenziale del nodo elevatore d1 tensione (nodo N4 o NB).
Nella prima realizzazione Illustrata 1n F1g, 4, 11 transistore di precari a 12 collegato all'elettrodo di porta della porta d1 trasferimento 4 viene attivato con l utilizzo della tensione di alimentaz1one elevata Vpp. D'altra parte, la seconda realizzazione illustrata 1n F1g. 5 utilizza il nodo elevatore di tensione (nodo N4 o N5) dell'altro circuito (C2 o C1) come ingresso sul circuito d1 controllo d1 precaria 11, per impedire efficacemente una corrente passante.
La suddetta realizzazione può avere un'unità d1 prevenzione di fluttuazione 16. In ciascuno tra 11 primo ed 11 secondo circuito C, e C2 , l'unità d1 prevenzione di fluttuazione 16 è collegata al nodo N2 tra il secondo condensatore 8 ed 11 circuito di precaria 11. Questa unità 16 può essere un transistore. Quando il circuito Integrato a semiconduttori (circuito elevatore di tensione) non viene utilizzato per un lungo tempo, il nodo N2 di ciascuno dei circuiti C1 e C2 si scaricherà.
L'unità cH prevenzione d1 fluttuazioni 16 mantiene le cariche nel circuito, per prepararsi al rlavvlamento del circuito.
La Figura 6 Illustra una memoria dinamica ad accesso casuale (DRAM) che impiega il circuito elevatore di tensione della presente Invenzione.
Il circuito elevatore di tensione del tipo a pompa di carica della presente invenzione è Impiegato, per esemplo, come circuito elevatore d1 tensione 609 in una DRAM illustrata in F1g. 6 per generare una tensione d1 alimentazione iper-elevata Vpp da applicare alle sue linee d1 parola.
Come illustrato 1n F1g. 6, una DRAM 600 comprende un decodificatore d1 indirizzo 601, un decodificatore d1 riga 602, un decodificatore d1 colonna 603, un amplificatore d1 rilevamento (porta d1 I/O) 604, una matrice di celle di memoria 605, circuiti di controllo 661 e 662, una memoria tampone di ingresso dati 671, una memoria tampone di uscita dati 672, un circuito di riduzione 608. ed un circuito elevatore di tensione 609 corrispondente al circuito elevatore di tensione del tipo a pompa di carica della nostra Invenzione.
Il decodificatore di indirizzo 601 riceve e decodifica un segnale di indirizzo, ed accede ad una cella di memoria specifica nella matrice di celle di memoria 605 corrispondente al segnale di indirizzo utilizzando il decodificatore di riga 602 ed il decodificatore di colonna 603. Cioè, il decodificatore di riga 602 seleziona una specifica linea di parola secondo un segnale di indirizzo di riga fornito dal decodificatore di Indirizzo 601, ed il decodificatore di colonna 603 seleziona una specifica linea di bit tramite l'amplificatore di rilevamento (porta di I/O) 604 in risposta ad un segnale di indirizzo di colonna fornito dal decodificatore di Indirizzo 601. Occorre notare che, nella matrice di celle di memoria 605, sono previste una pluralità di linee di parola ed una pluralità di linee di bit, ed inoltre una pluralità di celle di memoria sono posizionate ciascuna nella porzione di intersezione di ciascuna tra le linee di' parola e le linee di bit.
Il circuito di controllo 661 riceve un segnale di riferimento di indirizzo di riga (/RAS) ed il circuito di controllo 662 riceve un segnale di riferimento di indirizzo di colonna (/CAS), e questi circuiti di controllo 661 e 662 controllano il funzionamento della DRAM. La memoria tampone di ingresso dati 671 riceve un segnale di abilitazione d1 scrittila (/WE), ed i dati di scrittura sono forniti dall'esterno (bus di dati) all'amplificatore di rilevamento (porta di I/O) 604 tramite la memoria tampone di ingresso dati 671. La memoria tampone di uscita dati 672 riceve un segnale di abilitazione di uscita (/OE), ed i dati di lettura vengono forniti dall'ampiificatore di rilevamento (porta di I/O) 604 all'esterno (bus di dati) tramite la memoria tampone d1 uscita dati 672.
Come illustrato in Fig. 6, nella DRAM sono previsti il circuito di riduzione 608 ed il circuito elevatore di tensione (circuito di aumento) 609. Il circuito d1 riduzione 608 viene utilizzato per generare una tensione di alimentazione interna (tensione di alimentazione interna più elevata Vdd: per esempio, 2 volt) inferiore alla tensione di alimentazione alta generale (Vcc: per esempio, 3 volt), ed il circuito elevatore di tensione 609 viene utilizzato per generare una tensione d1 alimentazione interna (tensione di alimentazione iper-elevata Vpp: per esempio, 6 volt) maggiore della tensione di alimentazione alta generale (Vcc). Occorre notare che la tensione di alimentazione iper-elevata Vpp viene utilizzata, per esemplo, per pilotare la linea di parola della matrice di celle di memoria 605, e slmili. Inoltre, questa DRAM è prevista, per esempio, in un'apparecchiatura portatile azionata a batteria (calcolatore portatile azionato a batterla di tipo "note-book"), ed 11 circuito elevatore di tensione 609 (circuito elevatore di tensione del tipo a pompa di carica 1 della presente invenzione) viene utilizzato per elevare la tensione esterna (tensione di batteria) Vcc alla tensione di alimentazione iper— elevata Vpp.
La Figura 7 illustra una memoria di sola lettura programmabile cancellabile (EPROM) che impiega il circuito elevatore di tensione della presente Invenzione.
Il circuito elevatore di tensione del tipo a pompa di carica della presente invenzione è Impiegato, per esemplo, come generatore di tensione PGM 709 in una EPROM illustrata in Fig. 7 per generare una tensione d1 alimentazione 1per-elevata Vpp da applicare ad un decodificatore Y 702.
Come illustrato in Fig. 7, una EPROM 700 comprende un circuito di aggancio indirizzi (decodificatore di indirizzo) 701, un decodificatore Y (decodificatore di colonna) 702, un decodificatore X (decodificatore di riga) 703, porte Y 704, una matrice di cella (matrice di celle di memoria) 705, un circuito logico di abilitazione di piastrina (abilitazione di uscita) 706, un circuito di aggancio dati 707, una memoria tampone di I/O 708, un generatore di tensione PGM 709, un circuito di controllo di stato (registro comandi) 710, un generatore di tensione di cancellazione 711, un rilevatore di Vcc 712, ed un tempor1zzatore 713.
Il circuito di aggancio indirizzi 701 riceve e decodifica un segnale di indirizzo, ed accede ad una specifica cella di memoria nella matrice di celle 705 corrispondente al segnale di indirizzo utilizzando il decodificatore Y 702 ed il decodificatore X 703. Cioè, il decodificatore X 703 seleziona una specifica linea di parola secondo un segnale di indirizzo X fornito dal circuito di aggancio Indirizzi 701, ed il decodificatore Y 702 seleziona una specifica linea di bit tramite le porte Y 704 in risposta ad un segnale d1 indirizzo Y fornito dal circuito di aggancio indirizzi 701.
Il circuito logico di abilitazione di piastrina (abilitazione di uscita) 706 riceve un segnale di abilitazione di uscita (/OE) ed un iegnale di abilitazione d1 piastrina (/CE), e comanda 11 decodificatore Y 702 e le memorie tampone di I/O 708. Il circuito di aggancio dati 707 memorizza dati (dati d1 lettura o d1 scrittura), ed i dati sono trasferiti attraverso le memorie tampone d1 I/O 708. Il generatore d1 tensione PGM 709 corrispondente al circuito elevatore d1 tensione del tipo a pompa d1 carica della presente invenzione genera una tensione d1 alimentazione 1per-elevata Vpp, e la tensione di alimentazione 1per-elevata Vpp viene applicata al decodificatore Y 702 ed utilizzata per scrivere dati (d1 programma) nelle celle di memoria. Cioè, quando viene eseguita un'operazione di programmazione della EPROM, s1 utilizza la tensione d1 alimentazione 1per-elevata Vpp, che è una tensione di uscita del generatore di tensione PGM 709 .
Il circuito di controllo di stato (registro comandi) 710 riceve un segnale dl lbilitazione di scrittura (/WE) ed il segnale di abilitazione di uscita (/OE), e controlla lo stato (stato di lettura o stato di programmazione) della EPROM. Il generatore di tensione di cancellazione 711 genera una tensione di cancellazione, ed il rilevatore di Vcc 712 rileva la tensione d1 alimentazione alta generale Vcc. Il temporizzatore 713 conta un tempo, e genera e fornisce segnali di temporlzzazlone al generatore di tensione PGM 709 ed al circuito di controllo d1 stato (registro comandi) 710.
Occorre notare che il circuito elevatore di tensione del tipo a pompa di carica della presente Invenzione può non essere impiegato soltanto in una DRAM o una EPROM, ma può essere usato anche in vari dispositivi a semiconduttori, o circuiti elettronici .
Come spiegato in precedenza, secondo un circuito elevatore d1 tensione del tipo a pompa di carica della presente invenzione. s1 può generare con sicurezza un'uscita ad alta tensione sufficiente (tensione di alimentazione iper-elevata Vpp) utilizzando una tensione bassa (tensione d1 alimentazione alta generale Vcc). Inoltre, secondo un circuito elevatore di tensione del tipo a pompa di carica della presente invenzione, si può impedire una corrente Indesiderata. Cioè, non è necessario controllare con precisione la temporlzzazlone d1 variazione del potenziale di uscita del primo condensatore (condensatore elevatore d1 tensione) e la temporizzazlone di variazione del potenziale di uscita del secondo condensatore collegato all'elettrodo di porta della porta d1 trasferimento.
Molte reaiizzazioni diverse della presente Invenzione possono essere costruite senza discostarsi dallo spirito e dal campo di protezione della presente Invenzione, ed occorre comprendere che la presente Invenzione non è limitata alle realizzazioni specifiche descritte in questo documento, tranne che per quanto definito nelle rivendicazioni allegate.

Claims (38)
Hide Dependent

  1. RIVENDICAZIONI 1. Circuito elevatore di tensione del tipo a pompa di carica caratterizzato dal fatto di comprendere: un primo condensatore (3) per elevare la tensione di uscita; un’unità di applicazione dell 'alimentazione (6) per applicare una prima tensione di alimentazione (Vcc) ad un terminale di uscita di detto primo condensatore (3); una porta d1 trasferimento (4) per trasferire la tensione di uscita elevata (Vpp); un secondo condensatore (8) per elevare la tensione di porta di detta porta di trasferimento (4); un'unità di commutazione (10) per controllare la tensione di ingresso d1 detto secondo condensatore (8); ed un circuito di precarica (11) per applicare una tensione specifica alta (Vcc, Vdd) ad un terminale di controllo di detta porta di trasfer imento (4).
  2. 2. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito di precarica (11) comprende: un transistore di precarica (12) collegato tra una linea di tensione alta specifica (Vcc, Vdd) ed il terminale di controllo di detta porta di trasferimento (4); e un’unità di controllo di precarica (13) per controllare un’operazione di commutazione di detto transistore di precarica (12).
  3. 3. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 2. caratterizzato dal fatto che detta unità di controllo di precarica (13) comprende un convertitore di livello.
  4. 4. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito elevatore di tensione comprende inoltre un'unità di controllo (7) collegata tra il terminale di uscita di detto primo condensatore (3) ed il terminale di ingresso di detto secondo condensatore (8).
  5. 5. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 4, caratterizzato dal fatto che detta unità di controllo comprende un transistore (7) il cui terminale di controllo è collegato alla prima linea di alimentazione (Vcc).
  6. 6. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che la tensione alta specifica è una tensione della prima linea di alimentazione (Vcc).
  7. 7. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che la tensione alta specifica è la tensione di alimentazione interna più elevata (Vdd).
  8. 8. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che ciascuno tra il primo ed il secondo condensatore (3, 8) comprende un transistore MOS.
  9. 9. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rivendicazione 1, caratterizzato dal fatto che il terminale di ingresso di detto primo condensatore (3) è alimentato da un segnale di orologio (CLK), ed il terminale di controllo di detta unità di commutazione (10) è alimentato con un segnale Invertito (/CLK) del segnale di orologio.
  10. 10. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 1, caratter izzato dal fatto che detto circuito elevatore di tensione comprende inoltre un’unità di prevenzione di fluttuazioni (16) per mantenere le cariche ed impedire il verificarsi di uno stato fluttuante sul terminale di controllo di detta porta di trasferimento (4).
  11. 11. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 10, caratterizzato dal fatto che detta unità di prevenzione di fluttuazioni (16) comprende un transistore MOS collegato ad una prima linea di alimentazione (Vcc).
  12. 12. Circuito elevatore di tensione del tipo a pompa di carica caratter1zzato dal fatto d1 comprendere : un terminale di ingresso (2) per ricevere un primo segnale (CLK); un terminale di uscita (5) per inviare in uscita una tensione di uscita elevata (Vpp); un primo condensatore (3) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare la tensione di uscita, il primo terminale di detto primo condensatore (3) essendo collegato a detto terminale di ingresso (2); una porta d1 trasferimento (4) avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione di uscita elevata (Vpp) su detto terminale di uscita (5), il primo terminale di detta porta di trasferimento (4) essendo collegato al secondo terminale di detto primo condensatore (3), ed il secondo terminale di detta porta di trasferimento (4) essendo collegato a detto terminale di uscita (5); un'unità d1 applicazione dell'alimentazione (6), collegata tra una prima linea di alimentazione (Vcc) ed il primo terminale di detta porta di trasferimento (4), per applicare una prima tensione di alimentazione (Vcc) al primo terminale di detta porta di trasferimento (4); un secondo condensatore (8) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare la tensione di porta di detta porta di trasferimento (4), il primo terminale di detto secondo condensatore (8) essendo collegato al secondo terminale d1 detto primo condensatore (3) ed il secondo terminale di detto secondo condensatore (8) essendo collegato al terminale di controllo di detta porta di trasferimento (4); un'unità di commutazione (10) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detta unità di commutazione (10) essendo collegato al primo terminale di detto secondo condensatore (8), il secondo terminale di detta unità di commutazione (10) essendo collegato ad una seconda linea di alimentazione (Vss, GND). ed al terminale di controllo di detta unità di commutazione (10) essendo fornito un secondo segnale (/CLK); ed un circuito di precarlca (11), collegato al terminale di controllo di detta porta di trasferimento (4), per applicare una tensione specifica alta (Vcc, Vdd) al terminale di controllo di detta porta d1 trasferimento (4) quando detta porta di trasferimento (4) viene spenta (OFF).
  13. 13. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che detto circuito di precarlca (11) comprende: un transistore di precarlca (12) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detto transistore di precarica (12) essendo collegato ad una linea di tensione specifica alta (Vcc, Vdd), il secondo terminale di detto transistore d1 precarica (12) essendo collegato al terminale di controllo d1 detta porta di trasferimento (4); ed un'unità di controllo d1 precarlca (13), collegata al terminale di controllo di detto transistore di precarlca (12), per controllare l’operazione di commutazione di detto transistore di precarica (12).
  14. 14. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rIvendicazione 13, caratterizzato dal fatto che detta unità d1 controllo di precarlca (13) comprende un convertitore di livello.
  15. 15. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12. caratterizzato dal fatto che detto circuito elevatore di tensione comprende inoltre un’unità di controllo (7) collegata tra il secondo terminale di detto primo condensatore (3) ed il primo terminale di detto secondo condensatore (8).
  16. 16. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rivendicazione 15, caratterizzato dal fatto che detta unità di controllo comprende un transistore MOS (7) del tipo a canale P avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detto transistore (7) essendo collegato al secondo terminale d1 detto primo condensatore (3), il secondo terminale di detto transistore (7) essendo collegato alla seconda linea di alimentazione (Vss, GND), ed Π terminale d1 controllo di detto transistore (7) essendo collegato alla prima linea di alimentazione (Vcc).
  17. 17. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che la tensione specifica alta applicata al terminale di controllo d1 detta porta di trasferimento (4) è la tensione della prima linea di alimentazione (Vcc).
  18. 18. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che la tensione specifica alta applicata al terminale di controllo di detta porta di trasferimento (4) è la tensione di alimentazione Interna più alta (Vdd).
  19. 19. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che ciascuno tra detti primo e secondo condensatore (3, 8) comprende un transistore MOS del tipo a canale N, il primo terminale d1 detto primo condensatore (3) è costituito da un elettrodo d1 sorgente e da un elettrodo di pozzo di detto transistore MOS, ed il secondo terminale d1 detto primo condensatore è costituito da un elettrodo di porta di detto transistore MOS.
  20. 20. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che il primo segnale Inviato a detto terminale di ingresso (2) è un segnale di orologio (CLK), ed il secondo segnale inviato al terminale di controllo di detta unità di commutazione (10) è un segnale invertito (/CLK) del segnale di orologio.
  21. 21. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 12, caratterizzato dal fatto che detto circuito elevatore di tensione comprende inoltre un'unità di prevenzione di fluttuazioni (16) per mantenere le cariche ed impedire il verificarsi di uno stato fluttuante sul terminale di controllo di detta porta di trasferimento (4).
  22. 22. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 21, caratterizzato dal fatto che detta unità di prevenzione di fluttuazioni- (16) comprende un transistore MOS del tipo a canale N avente un primo terminale, un secondo terminale, ed un terminale di controllo, Π primo terminale ed il terminale di controllo di detta unità di prevenzione d1 fluttuazioni (16) essendo collegati ad una linea di alimentazione alta (Vcc), ed 11 secondo terminale di detta unità di prevenzione di fluttuazioni (16) essendo collegato al terminale di controllo d1 detta porta di trasferimento (4).
  23. 23. Circuito elevatore di tensione del tipo a pompa di carica caratterizzato dal fatto d1 avere una prima ed una seconda unità elevatrice di tensione (C-1, C2), ciascuna di dette prima e seconda unità elevatrice di tensione (C1, C2) comprendendo : un terminale di ingresso (2) per ricevere un primo segnale (CLK); un terminale di uscita (5) per inviare in uscita una tensione di uscita elevata (Vpp); un primo condensatore (3) avente un primo terminale ed un secondo terminale, per Immagazzinare cariche ed elevare una tensione di uscita, il primo terminale di detto primo condensatore (3) essendo collegato a detto terminale d1 ingresso (2); una porta di trasferimento (4) avente un primo terminale, un secondo terminale, ed un terminale d1 controllo, per trasferire la tensione di uscita elevata (Vpp) a detto terminale d1 uscita (5), il primo terminale di detta porta di trasferimento (4) essendo collegato al secondo terminale di detto primo condensatore (3), ed il secondo terminale di detta porta d1 trasferimento (4) essendo collegato a detto terminale di uscita (5); un'unità di applicazione dell'alimentazione (6), collegata tra una prima linea di alimentazione (Vcc) ed il primo terminale d1 detta porta di trasferimento (4), per applicare una prima tensione di alimentazione (Vcc) al primo terminale di detta porta di trasferimento (4); un secondo condensatore (8) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare la tensione di porta di detta porta di trasferimento (4), il primo terminale di detto secondo condensatore (8) essendo collegato al secondo terminale d1 detto primo condensatore (3) ed il secondo terminale di detto secondo condensatore (8) essendo collegato al terminale di controllo di detta porta di trasferimento (4); un'unità di commutazione (10) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detta unità di commutazione (10) essendo collegato al primo terminale di detto secondo condensatore (8), il secondo terminale di detta unità di commutazione (10) essendo collegato ad una seconda linea di alimentazione (Vss, GND), ed al terminale di controllo di detta unità di commutazione (10) essendo fornito un secondo segnale (/CLK); ed un circuito di precarica (11), collegato al terminale di controllo di detta porta di trasferimento (4), per applicare una tensione specifica alta (Vcc. Vdd) al terminale di controllo di detta porta di trasferimento (4) quando detta porta di trasferimento (4) viene spenta (OFF), in cui il circuito di precarica (11) di detta prima unità elevatrice di tensione (C-1) è controllato dalla tensione del primo terminale della porta di trasfer imento (4) di detta seconda unità elevatrice di tensione (C2), il circuito di precarica (11) di detta seconda unità elevatrice di tensione (C2) è controllato da una tensione del primo terminale della porta di trasferimento (4) di detta prima unità elevatrice di tensione (C-i).
  24. 24. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 23. caratterizzato dal fatto che detto circuito di precarica (11) comprende un transistore di precarica (12) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detto transistore di precarica (12) essendo collegato ad una linea di tensione specifica alta (Vcc, Vdd), il secondo terminale di detto transistore di precarica (12) essendo collegato al terminale di controllo di detta porta di trasferimento (4); ed il terminale di controllo di detto transistore di precarica (12) di detta prima unità elevatrice di tensione (C1,) è collegato al primo terminale della porta di trasferimento (4) d1 detta seconda unità elevatrice di tensione (C2), ed il terminale di controllo d1 detto transistore di precarica (12) di detta seconda unità elevatrice di tensione (C2) è collegato al primo terminale della porta di trasferimento (4) di detta prima unità elevatrice di tensione (C-1).
  25. 25. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 23, caratterizzato dal fatto che ciascuna di dette unità elevatricì di tensione (C-1 C2) comprende inoltre un'unità di controllo (7) collegata tra il secondo terminale di detto primo condensatore (3) ed il primo terminale di detto secondo condensatore (8).
  26. 26. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 25, caratterizzato dal fatto che detta unità di controllo comprende un transistore MOS (7) del tipo a canale P avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detto transistore (7) essendo collegato al secondo terminale di detto primo condensatore (3), il secondo terminale di detto transistore (7) essendo collegato alla seconda linea d1 alimentazione (Vss, GND), ed il terminale di controllo di detto transistore (7) essendo collegato alla prima linea di alimentazione (Vcc).
  27. 27. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 23, caratterizzato dal fatto che la tensione specifica alta applicata al terminale di controllo di detta porta di trasferimento (4) è la tensione della prima linea di alimentazione (Vcc).
  28. 28. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rivendicazione 23, caratterIzzato dal fatto che la tensione specifica alta applicata al terminale di controllo di detta porta d1 trasferimento (4) è la tensione di alimentazione interna più alta (Vdd).
  29. 29. Circuito elevatore d1 tensione del tipo a pompa di carica secondo la rivendicazione 23, caratterizzato dal fatto che ciascuno tra detti primo e secondo condensatore (3, 8) comprende un transistore MOS del tipo a canale N, Π primo terminale di detto primo condensatore (3) è costituito da un elettrodo di sorgente e da un elettrodo di pozzo di detto transistore MOS, ed il secondo terminale di detto primo condensatore è costituito da un elettrodo di porta di detto transistore MOS.
  30. 30. Circuito elevatore di tensione del tipo a pompa d1 carica secondo la rivendlcazione 23 caratterizzato dal fatto che il primo segnale inviato al terminale di ingresso (2) di detta seconda unità elevatrice di tensione (C2) ed 1 secondo segnale inviato al terminale di controllo dell'unità d1 commutazione (10) di detta prima unità elevatrice d1 tensione (C·,) è un segnale d orologio (CLK), ed il primo segnale inviato al terminale di ingresso (2) di detta prima unità elevatrice di tensione (Ci) ed il secondo segnale inviato al terminale di controllo dell'unità di commutazione (10) di detta seconda unità elevatrice di tensione (C2) è un segnale Invertito (/CLK) del segnale di orologio.
  31. 31. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 23, caratterizzato dal fatto che ciascuna di dette unità elevatrfci di tensione (C1p C2) comprende inoltre un’unità di prevenzione di fluttuazioni (16) per mantenere le cariche ed impedire il verificarsi di uno stato fluttuante sul terminale di controllo di detta porta di trasferimento (4).
  32. 32. Circuito elevatore di tensione del tipo a pompa di carica secondo la rivendicazione 31, caratterizzato dal fatto che detta unità di prevenzione di fluttuazioni (16) comprende un transistore MOS del tipo a canale N avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale ed il terminale di controllo di detta unità di prevenzione di fluttuazioni (16) essendo collegati ad una linea di alimentazione alta (Vcc), ed il secondo terminale d-f detta unità di prevenzione di fluttuazioni (16) essendo collegato al terminale d1 controllo d1 detta porta di trasferimento (4).
  33. 33. Memoria a semiconduttori avente un decodificatore di Indirizzo (601, 701), un decodificatore di riga (602, 703), un decodificatore di colonna (603, 702), una matrice d1 celle di memoria (605, 705), ed un circuito elevatore di tensione (609, 709) per generare una tensione di uscita elevata (Vpp), caratterizzata dal fatto che detto circuito elevatore di tensione (609, 709) comprende: un terminale di ingresso (2) per ricevere un primo segnale (CLK); un terminale di uscita (5) per inviare in uscita una tensione di uscita elevata (Vpp); un primo condensatore (3) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione di uscita. il primo terminale di detto primo condensatore (3) essendo collegato a detto terminale di ingresso (2); una porta di trasferimento (4) avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione di uscita elevata (Vpp) su detto terminale di uscita (5), il primo terminale di detta porta di trasferimento (4) essendo collegato al secondo terminale di detto primo condensatore (3), ed il secondo terminale di detta porta di trasferimento (4) essendo collegato a detto terminale di uscita (5); un'unità di applicazione dell<r>alimentazione (6), collegata tra una prima linea di alimentazione (Vcc) ed il primo terminale di detta porta di trasferimento (4), per applicare una prima tensione di alimentazione (Vcc) al primo terminale di detta porta di trasferimento (4); un secondo condensatore (8) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare una tensione di porta di detta porta di trasferimento (4), il primo terminale d1 detto secondo condensatore (8) essendo collegato al secondo terminale di detto primo condensatore (3) ed il secondo terminale di detto secondo condensatore (89 essendo collegato al terminale di controllo di detta porta di trasferimento (4); un’unità di commutazione (10) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detta unità di commutazione (10) essendo collegato al primo terminale di detto secondo condensatore (8), il secondo terminale d1 detta unità di commutazione (10) essendo collegato ad una seconda linea di alimentazione (Vss, GND) , ed al terminale di controllo d1 detta unità di commutazione (10) essendo fornito un secondo segnale (/CLK); ed un circuito di precarlca (11), collegato al terminale d1 controllo d1 detta porta di trasfer imento (4), per applicare una tensione specifica alta (Vcc, Vdd) al terminale di controllo d1 detta porta di trasferimento (4) quando detta porta d1 trasferimento (4) viene spenta (OFF).
  34. 34. Memoria a semiconduttori secondo la rivendicazione 33, caratter1zzata dal fatto che detta memoria a semiconduttori è una memori a dinamica ad accesso casuale (DRAM).
  35. 35. Memoria a semiconduttori secondo la rivendicazione 33, caratterizzata dal fatto che detta memoria a semiconduttori è una memoria di sola lettura programmabile cancellabile (EPROM).
  36. 36. Memoria a semiconduttori avente un decodificatore di indirizzo (601. 701). un decodificatore di riga (602, 703), un decodificatore di colonna (603, 702), una matrice di celle di memoria (605, 705). ed un circuito elevatore di tensione (609, 709) per generare una tensione di uscita elevata (Vpp), caratterizzata dal fatto che detto circuito elevatore di tensione (609, 709) comprende una prima ed una seconda unità elevatrice di tensione (Ci, C2), ciascuna di dette prima e seconda unità elevatrld d1 tensione (C1, C2) comprendendo: un terminale di ingresso (2) per ricevere un primo segnale (CLK); un terminale di uscita (5) per inviare 1n uscita una tensione di uscita elevata (Vpp); un primo condensatore (3) avente un primo terminale ed un secondo terminale, per Immagazzinare cariche ed elevare una tensione di uscita. il primo terminale di detto primo condensatore (3) essendo collegato a detto terminale d1 ingresso (2); una porta di trasferimento (4) avente un primo terminale, un secondo terminale, ed un terminale di controllo, per trasferire la tensione d1 uscita elevata (Vpp) a detto terminale di uscita (5), 11 primo terminale di detta porta d1 trasferimento (4) essendo collegato al secondo terminale di detto primo condensatore (3), ed il secondo terminale di detta porta di trasferimento (4) essendo collegato a detto terminale d1 uscita (5); un'unità d1 applicazione dell'alimentazione (6), collegata tra una prima linea di alimentazione (Vcc) ed il primo terminale df detta porta di trasferimento (4), per applicare una prima tensione di alimentazione (Vcc) al primo terminale di detta porta di trasferimento (4); un secondo condensatore (8) avente un primo terminale ed un secondo terminale, per immagazzinare cariche ed elevare la tensione di porta di detta porta di trasferimento (4), 11 primo terminale di detto secondo condensatore (8) essendo collegato al secondo terminale di detto primo condensatore (3) ed il secondo terminale di detto secondo condensatore (8) essendo collegato a terminale di controllo di detta porta di trasferimento (4); un'unità di commutazione (10) avente un primo terminale, un secondo terminale, ed un terminale di controllo, il primo terminale di detta unità di commutazione (10) essendo collegato al primo terminale di detto secondo condensatore (8), i secondo terminale di detta unità di commutazione (10) essendo collegato ad una seconda linea di alimentazione (Vss, GND), ed al terminale d1 controllo di detta unità d1 commutazione (10) essendo fornito un secondo segnale (/CLK); ed un circuito d1 precarlca (11). collegato al terminale d1 controllo d1 detta porta di trasferImento (4), per applicare una tensione specifica alta (Vcc, Vdd) al terminale d1 controllo di detta porta di trasferimento (4) quando detta porta d1 trasferImento (4) viene spenta (OFF), in cui il circuito di precarlca (11) di detta prima unità elevatrice di tensione (C-1) è controllato dalla tensione del primo terminale della porta di trasferimento (4) di detta seconda unità elevatrice di tensione (C2) ed il circuito di precarlca (11) di detta seconda unità elevatrice di tensione (C2) è controllato dalla tensione del primo terminale della porta di trasferimento (4) di detta prima unità elevatrice di tensione (C·,).
  37. 37. Memoria a semiconduttori secondo la rivendicazione 36, caratter1zzata dal fatto che detta memoria a semiconduttori è una memoria dinamica ad accesso casuale (DRAM).
  38. 38. Memoria a semiconduttori secondo la rivendicazione 36, caratterizzata dal fatto che detta memoria a semiconduttori è una memoria di sola lettura programmabile cancellabile (EPROM) .

Patent Citations (8)

Publication number Priority date Publication date Assignee Title
Family To Family Citations
US4455493A * 1982-06-30 1984-06-19 Motorola, Inc. Substrate bias pump
JPS6266656A * 1985-09-19 1987-03-26 Toshiba Corp 基板電位生成回路
US5038325A * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5126590A * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
KR940005691B1 * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
KR950002726B1 * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
US5347171A * 1992-10-15 1994-09-13 United Memories, Inc. Efficient negative charge pump
US5422586A * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
* Cited by examiner, † Cited by third party

Cited By (33)

Publication number Priority date Publication date Assignee Title
Family To Family Citations
US5811990A 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
JP2830807B2 * 1995-11-29 1998-12-02 日本電気株式会社 半導体メモリ装置
GB2308513B * 1995-12-20 2000-11-22 Hyundai Electronics Ind Negative voltage drive circuit
US5808883A * 1996-02-15 1998-09-15 Harris Corporation DC-to-DC converter having charge pump and associated methods
JP3094913B2 * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
JP3488587B2 * 1997-01-09 2004-01-19 株式会社東芝 昇圧回路及びこれを備えたｉｃカード
KR100273208B1 * 1997-04-02 2000-12-15 김영환 반도체메모리장치의고효율전하펌프회로
KR100244465B1 * 1997-04-21 2000-02-01 김영환 동기식 승압전압 발생기
ITMI981525A1 * 1997-07-03 2000-01-02 Denso Corp Circuito di comando del carico con controllo di temporizzazione di elevamento di tensione
US5886566A * 1997-08-21 1999-03-23 Integrated Silicon Solution, Inc. High voltage charge transfer stage
JP3540652B2 * 1998-04-10 2004-07-07 三洋電機株式会社 チャージポンプ式昇圧回路
TW504887B 1998-10-20 2002-10-01 Hitachi Eng Co Ltd Voltage booster circuit apparatus and control method therefor
US6002241A * 1998-10-30 1999-12-14 Lucent Technologies Inc. Dual mode split-boost converter and method of operation thereof
KR100301051B1 * 1998-12-03 2001-09-06 윤종용 효율이높은전압펌핑회로
US6493276B2 * 1999-02-02 2002-12-10 Macronix International Co., Ltd. Word line boost circuit
DE60030424D1 * 1999-03-23 2006-10-12 Advanced Energy Ind Inc Gleichstromgespeistes rechnersystem mit einem hochfrequenzschaltnetzteil
KR100347546B1 * 1999-12-27 2002-08-07 주식회사 하이닉스반도체 프리차지 회로
US6285243B1 * 2000-02-23 2001-09-04 Micron Technology, Inc. High-voltage charge pump circuit
US6356137B1 * 2000-06-26 2002-03-12 Fairchild Semiconductor Corporation Voltage boost circuit with low power supply voltage
KR100399961B1 * 2001-06-30 2003-09-29 주식회사 하이닉스반도체 고전압 발생회로
JP4257064B2 * 2002-02-21 2009-04-22 エルピーダメモリ株式会社 昇圧電位発生回路及び制御方法
US6657875B1 * 2002-07-16 2003-12-02 Fairchild Semiconductor Corporation Highly efficient step-down/step-up and step-up/step-down charge pump
JP3902769B2 * 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
JP2005235315A 2004-02-19 2005-09-02 Elpida Memory Inc 昇圧回路
KR100576924B1 * 2004-04-20 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
US7234055B2 * 2004-08-24 2007-06-19 Inventec Corporation Computer operating booting system making use of multi-buttons
JP4440058B2 * 2004-09-28 2010-03-24 パナソニック株式会社 半導体集積回路
US20070008754A1 * 2005-07-06 2007-01-11 Electro Scientific Industries, Inc. Charge pump for bus-powered device
JP5566568B2 * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
KR101542918B1 2008-04-18 2015-08-10 삼성전자주식회사 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치
KR20100049758A * 2008-11-04 2010-05-13 삼성전자주식회사 승압 회로 및 이를 포함하는 반도체 장치
US20240388294A1 * 2023-05-15 2024-11-21 Texas Instruments Incorporated Capacitor cross-coupled level shifter
KR20250096318A 2023-12-20 2025-06-27 주식회사 오션소프트 단속류의 혼잡정보에 기반한 연동 교차로의 신호제어주기 개선 시스템 및 방법
* Cited by examiner, † Cited by third party, ‡ Family to family citation

Similar Documents

Publication Publication Date Title
ITTO950736A1 1997-03-15 Circuito elevatore di tensione del tipo a pompa di carica
US8339183B2 2012-12-25 Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US7042276B2 2006-05-09 Charge pump with improved regulation
US7772914B2 2010-08-10 Clock control circuit and voltage pumping device using the same
KR100562654B1 2006-03-20 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US20050093614A1 2005-05-05 Multi stage voltage pump circuit
US6198340B1 2001-03-06 High efficiency CMOS pump circuit
KR960006377B1 1996-05-15 반도체 메모리장치의 워드라인 로딩 보상 회로
CN100423128C 2008-10-01 带有单元比率小的存储单元的半导体存储装置
US7623394B2 2009-11-24 High voltage generating device of semiconductor device
KR100470888B1 2005-03-10 비휘발성 반도체 기억 장치
US6532177B1 2003-03-11 Low voltage charge pump apparatus and method
JP2008022610A 2008-01-31 昇圧回路及び不揮発性メモリ装置
US20050231267A1 2005-10-20 High voltage generation circuit
US6980460B2 2005-12-27 Semiconductor integrated circuit device and operation method therefor
KR20070040323A 2007-04-16 용량성 커플링 어시스트 전압 스위칭
KR100610013B1 2006-08-09 반도체 메모리에 채용하기 적합한 차아지 펌프회로
JPH1069796A 1998-03-10 高速試験機能付半導体集積回路
US6952116B2 2005-10-04 Non-cascading charge pump circuit and method
KR0146168B1 1998-11-02 전위 펌핑 회로
KR100238239B1 2000-01-15 반도체 메모리 장치의 승압 전압 발생기
JP4754102B2 2011-08-24 負電圧発生回路および半導体記憶装置
KR20060135366A 2006-12-29 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR0152956B1 1998-12-01 비트라인 선택회로
JP2008022611A 2008-01-31 電圧変換回路、昇圧回路及び不揮発性メモリ装置

Priority And Related Applications

Applications Claiming Priority (1)

Application Filing date Title
JP30648594A 1994-12-09 半導体集積回路

Legal Events

Date Code Title Description
1998-02-18 0001 Granted

Concepts

machine-extracted
Download Filter table
Name Image Sections Count Query match
capacitor claims,abstract 58 0.000
prevention claims 10 0.000
semiconductor claims 10 0.000
matrix material claims 2 0.000
preload abstract 1 0.000
Show all concepts from the description section
Data provided by IFI CLAIMS Patent Services