KR100824762B1 - 용량성 커플링 어시스트 전압 스위칭 - Google Patents

용량성 커플링 어시스트 전압 스위칭 Download PDF

Info

Publication number
KR100824762B1
KR100824762B1 KR1020060099009A KR20060099009A KR100824762B1 KR 100824762 B1 KR100824762 B1 KR 100824762B1 KR 1020060099009 A KR1020060099009 A KR 1020060099009A KR 20060099009 A KR20060099009 A KR 20060099009A KR 100824762 B1 KR100824762 B1 KR 100824762B1
Authority
KR
South Korea
Prior art keywords
voltage
load
switch
charge pump
coupling capacitor
Prior art date
Application number
KR1020060099009A
Other languages
English (en)
Other versions
KR20070040323A (ko
Inventor
에른스트 슈탈
Original Assignee
키몬다 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키몬다 아게 filed Critical 키몬다 아게
Publication of KR20070040323A publication Critical patent/KR20070040323A/ko
Application granted granted Critical
Publication of KR100824762B1 publication Critical patent/KR100824762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

시스템은 부스트 전압을 제공하도록 구성된 제1 전하 펌프, 상기 부스트 전압보다 더 낮은 전압을 제공하도록 구성된 전압원 및 부하를 포함한다. 상기 시스템은 상기 부하에 커플링된 커플링 캐패시터, 상기 제1 전하 펌프와 상기 부하 사이에 커플링된 제 1 스위치 및 상기 전압원과 상기 부하 사이에 커플링된 제 2 스위치를 포함한다.

Description

용량성 커플링 어시스트 전압 스위칭{CAPACITIVE COUPLING ASSISTED VOLTAGE SWITCHING}
첨부한 도면들은 본 발명의 더 많은 이해를 제공하기 위해 포함되며 본 명세서의 일부분에 통합되고 그 일부분을 구성한다. 본 도면들은 본 발명의 실시예들을 예시하며, 도면설명과 함께 본 발명의 원리를 설명하는 역할을 한다. 본 발명의 다른 실시예들 및 본 발명의 다수의 의도된 장점들은 다음의 상세한 설명을 참조함으로써 더 쉽게 이해될 것이다. 본 도면들의 요소는 서로에 대해 축척대로 되어 있지는 않다. 동일한 참조 부호는 대응하는 유사한 부분을 나타낸다.
도 1은 전자 디바이스의 일 실시예를 예시하는 블록도;
도 2는 부하에 커플링된 용량성 커플링 어시스트 전압 스위치의 일 실시예를 예시하는 도면;
도 3은 용량성 커플링 어시스트 전압 스위치를 대기 또는 자기-재생 모드(self-refresh mode)로부터 활성 모드로 스위칭하는 방법의 일 실시예를 예시하는 흐름도; 및
도 4는 용량성 커플링 어시스트 전압 스위치를 활성 모드로부터 대기 또는 자기-재생 모드로 스위칭하는 방법의 일 실시예를 예시하는 흐름도이다.
몇몇 디지털 회로들은 작동을 위해 전하 펌프를 사용한다. 전하 펌프는 출력으로 에너지를 전달하고 저장하기 위해 캐패시터를 사용하는 전력 공급원이며, 흔히 전압을 증대시키거나(step up) 내린다(step down). 레귤레이터 및 스위칭 회로의 제어 하에서 일 캐패시터로부터 또 다른 캐패시터로 전하가 전달된다. 작동을 위해 전하 펌프를 사용할 수 있는 회로의 일 형태는 RAM(Random Access Memory), DRAM(Dynamic Random Access Memory), SDRAM(Synchronous Dynamic Random Access Memory), 또는 DDR-SDRAM(Double Data Rate-Synchronous Dynamic Random Access Memory)와 같은 메모리 회로이다.
통상적으로 DRAM은 하위임계 전류(subthreshold current), 접합 누설, 게이트-유도 드레인 누설(Gate-Induced Drain Leakage: GIDL), 게이트 산화물 누설 등과 같이 다수의 누설 전류를 나타낸다. 이러한 누설 전류를 감소시키기 위해서, 저-전력 DRAM은 통상적으로 비활성 전류(inactive circuit)에 대한 내부 부스트 전압(internal boosted voltage)(즉, 외부 공급 전압보다 더 높은 전압)을 낮춘다. 통상적으로 부스트 전압은 본질적으로 낮은 전류 효율성을 갖는 전하 펌프에 의해 제공된다. 예를 들어, 통상적인 단일 스테이지 전하 펌프는 50 % 미만의 효율성을 갖는다. 이전의 비활성 회로를 활성화하기 위해, 이전의 비활성 회로에 대한 전압이 부스트 전압까지 다시 상승된다. 이전의 비활성 회로의 전압을 부스트 전압까지 상승시키기 위해 전하 펌프가 사용되는 경우, 실제 부하에 요구되는 것보다 더 많 은 전류가 시스템으로 공급되어야 한다.
본 발명의 일 실시예는 시스템을 제공한다. 상기 시스템은 부스트 전압을 제공하도록 구성된 제1 전하 펌프, 상기 부스트 전압보다 더 낮은 전압을 제공하도록 구성된 전압원 및 부하를 포함한다. 상기 시스템은 상기 부하에 커플링된 커플링 캐패시터, 상기 제1 전하 펌프와 상기 부하 사이에 커플링된 제 1 스위치 및 상기 전압원과 상기 부하 사이에 커플링된 제 2 스위치를 포함한다.
도 1은 전자 시스템(100)의 일 실시예를 예시하는 블록도이다. 전자 시스템(100)은 호스트(102) 및 메모리 회로(106)를 포함한다. 호스트(102)는 메모리 통신 경로(104)를 통해 메모리 회로(106)에 전기적으로 커플링된다. 호스트(102)는 마이크로프로세서 또는 마이크로제어기를 포함하는 컴퓨터 시스템과 같은 여하한의 적절한 전자 호스트이다. 메모리 회로(106)는 메모리 회로에 인가된 전압을 스위칭하는 용량성 커플링 어시스트 전압 스위치를 이용하는 메모리와 같은 여하한의 적절한 메모리이다. 일 실시예에서 메모리 회로(106)는 DRAM(Dynamic Random Access Memory), SDRAM(Synchronous Dynamic Random Access Memory) 또는 DDR-SDRAM(Double Data Rate-Synchronous Dynamic Random Access Memory)과 같은 RAM(Random Access Memory)을 포함한다.
메모리 회로(106)는 용량성 커플링 어시스트 전압 스위치(108)를 포함한다. 용량성 커플링 어시스트 전압 스위치(108)는 CONTROL 신호 경로(110) 상의 제 어(CONTROL) 신호를 수신하고 전압 신호(V_LOAD)를 V_LOAD 신호 경로(112)를 통해 메모리 회로(106)의 부하에 제공한다. 일 실시예에서, 용량성 커플링 어시스트 전압 스위치(108)는 메모리 통신 경로(104)를 통해 호스트(102)로부터 CONTROL 신호 경로(110) 상의 CONTROL 신호를 수신한다. 다른 실시예에서, 용량성 커플링 어시스트 전압 스위치(108)는 메모리 회로(106)의 내부 또는 외부에 위치된 전용 회로와 같은 여하한의 적절한 디바이스로부터 CONTROL 신호 경로(110) 상의 CONTROL 신호를 수신한다.
용량성 커플링 어시스트 전압 스위치(108)는 CONTROL 신호 경로(110) 상의 CONTROL 신호에 기초하여 V_LOAD 신호 경로(112) 상의 V_LOAD 신호를 제공한다. V_LOAD 신호에 의해 공급된 메모리 회로(106)의 회로들이 활성 모드에 있는 경우, V_LOAD 신호는 부스트 전압이다. V_LOAD 신호에 의해 공급된 메모리 회로(106)의 회로들이 대기 또는 자기-재생 모드와 같은 비활성 모드에 있는 경우, V_LOAD 신호는 부스트 전압보다 더 낮은 전압이다.
CONTROL 신호 경로(110) 상의 CONTROL 신호는 용량성 커플링 어시스트 전압 스위치(108)로부터 출력된 V_LOAD 신호를 더 낮은 전압과 부스트 전압 사이로 스위칭하기 위해 제공된다. CONTROL 신호에 응답하여, 커플링 캐패시터는 전하 펌프가 전력을 부하에 공급하기 이전에 V_LOAD 신호를 부스트 전압까지 상승시키도록 충전된다. 그러므로, 전하 펌프로부터의 전류는 V_LOAD 신호를 더 낮은 전압으로부터 부스트 전압으로 스위칭하는데 사용되지 않는다. 커플링 캐패시터는 거의 100 %의 전류 효율성을 가지므로, 더 낮은 전압으로부터 부스트 전압으로의 스위칭 프로세 스 시에 전류가 절약된다.
도 2는 부하에 커플링된 용량성 커플링 어시스트 전압 스위치(108)의 일 실시예를 예시하는 도면이다. 용량성 커플링 어시스트 전압 스위치(108)는 제1 전하 펌프(122), 전압원(132), 스위치(S1 128 및 S2 138), 버퍼(140) 및 커플링 캐패시터(C_COUPLE: 144)를 포함한다. 상기 부하는 용량성 부하(C_LOAD: 146) 및 저항성 부하(R_LOAD: 148)를 포함한다. C_LOAD(146)는 메모리 회로(106)의 일 회로의 부하 캐패시턴스를 나타내고, R_LOAD(148)는 메모리 회로(106)의 상기 회로의 저항을 나타낸다. 몇몇 실시예에서만 누설 전류일 수 있는 작동 전류는 활성 모드 시에 R_LOAD(148)를 통과한다. 누설 선류는 대기 또는 자기-재생 모드 시에 R_LOAD(148)를 통과한다.
제1 전하 펌프(122)는 제 1 전압(VDD: 120) 및 제 1 전압(120)보다 더 낮은 제 2 전압(VSS: 124)을 수용한다. 일 실시예에서 VSS(124)는 0 볼트이다. 제1 전하 펌프(122)의 출력은 V1 신호 경로(126)를 통해 스위치(S1 128)의 한쪽에 전기적으로 커플링된다. 전압원(132)은 제 3 전압(130) 및 제 3 전압(130)보다 더 낮은 제 4 전압(134)을 수용한다. 일 실시예에서 제 3 전압(130)은 VDD(120)이고 제 4 전압(134)은 VSS(124)이다. 전압원(132)은 전력 공급원(VDD), 전압 발생기, 전하 펌프, 또는 여타의 적절한 전압원을 포함한다. 전압원(132)의 출력은 V2 신호 경로(136)를 통해 스위치(S2 138)의 한쪽에 전기적으로 커플링된다.
스위치(S1 128)의 다른 한쪽 및 스위치(S2 138)의 다른 한쪽은 V_LOAD 신호 경로(112)를 통해 C_COUPLE(144)의 한쪽, C_LOAD(146)의 한쪽 및 R_LOAD(148)의 한 쪽에 전기적으로 커플링된다. 버퍼(140)의 입력은 CONTROL 신호 경로(110) 상의 CONTROL 신호를 수신한다. 버퍼(140)의 출력은 VC 신호 경로(142)를 통해 C_COUPLE(144)의 다른 한쪽에 전기적으로 커플링된다. C_LOAD(146)의 다른 한쪽은 신호 경로(152)를 통해 공통(common) 또는 접지(150) 및 R_LOAD(148)의 다른 한쪽에 전기적으로 커플링된다.
제1 전하 펌프(122)는 V1 신호 경로(126) 상의 부스트 전압(V1)을 제공한다. 부스트 전압(V1)은 VDD보다 더 크다. 부스트 전압(V1)은 활성 모드 시에 C_LOAD(146) 및 R_LOAD(148)에 제공된다. 전압원(132)은 V2 신호 경로(136) 상의 전압(V2)을 제공한다. 전압(V2)은 부스트 전압(V1)보다 더 낮다. 전압(V2)은 대기 또는 자기-재성 모드 시에 C_LOAD(146) 및 R_LOAD(148)에 제공된다.
스위치(S1 128) 및 스위치(S2 138)는 전압 스위치이다. 스위치(S1 128)가 개방되면, V1 신호 경로(126) 상의 부스트 전압(V1)이 V_LOAD 신호 경로(112)로 전달되는 것이 차단된다. 스위치(S1 128)가 폐쇄되면, V1 신호 경로(126) 상의 부스트 전압(V1)은 V_LOAD 신호 경로(112)로 전달된다. 스위치(S2 138)가 개방되면, V2 신호 경로(136) 상의 전압(V2)이 V_LOAD 신호 경로(112)로 전달되는 것이 차단된다. 스위치(S2 138)가 폐쇄되면, V2 신호 경로(136) 상의 전압(V2)은 V_LOAD 신호 경로(112)로 전달된다. 스위치(S1 128) 및 스위치(S2 138)는 호스트(102) 또는 메모리 회로(106)내의 제어 회로에 의해 제어된다. 활성 모드 시에는 스위치(S1 128)가 폐쇄되고 스위치(S2 138)는 개방된다. 대기 또는 자기-재생 모드 시에는 스위치(S1 128)가 개방되고 스위치(S2 138)는 폐쇄된다.
버퍼(140)는 VC 신호 경로(142) 상의 VC 신호를 제공하기 위해 CONTROL 신호 경로(110) 상의 CONTROL 신호를 수신한다. CONTROL 신호는 활성 모드의 경우 로직 하이(logic high)이며, 대기 또는 자기-재생 모드의 경우에는 로직 로우(logic low)이다. 로직 하이 CONTROL 신호에 응답하여, 버퍼(140)는 C_COUPLE(144)을 부스트 전압(V1)까지 충전하기 위해 VC 신호를 제공한다. C_COUPLE(144)은 V_LOAD 신호 경로(112) 상의 V-LOAD 신호를 부스트 전압(V1)까지 상승시키는 전하 커플링 캐패시터이다. 로직 로우 CONTROL 신호에 응답하여, 버퍼(140)는 VC 전압 신호를 제공하지 않으며, C_COUPLE(144)이 방전된다.
C_COUPLE(144)이 없는 전압 스위칭은 다음과 같이 진행될 것이다. 활성 모드 시에는 스위치(S1 128)가 폐쇄되고 스위치(S2 138)는 개방된다. V_LOAD는 부스트 전압(V1)이다. 대기 또는 자기-재생 모드 시에는 스위치(S1 128)가 개방되고 스위치(S2 138)는 폐쇄되며 V_LOAD는 더 낮은 전압(V2)이다. C_COUPLE(144)이 없으면, V_LOAD를 더 낮은 전압(V2)으로부터 부스트 전압(V1)으로 변화시키는데 사용되는 전하(Q_LOAD)는 다음과 같이 정의된다:
방정식 I
Q_LOAD = (V1 - V2) * C_LOAD.
제1 전하 펌프(122)가 50 % 미만의 효율성을 갖는다면, 제1 전하 펌프(122)에 외부적으로 공급된 전하(Q_SUPPLY)는 다음과 같이 정의된다:
방정식 II
Q_SUPPLY > 2 * Q_LOAD.
그러므로, C_COUPLE(144)이 없으면, 실제 부하에 사용되는 것보다 더 많은 전류가 제1 전하 펌프(122)에 공급된다.
C_COUPLE(144)이 있는 전압 스위칭은 다음과 같이 진행된다. 대기 모드 시에는 스위치(S2 138)가 폐쇄되고 스위치(S1 128)가 개방되며 V_LOAD는 더 낮은 전압(V2)이고 VC는 VSS 또는 0 볼트이다. 전압(V1)을 더 낮은 전압(V2)으로부터의 부스트 전압(V1)으로의 스위칭은 개방 스위치(S2 138)를 개방하고 VC를 하이 레벨(VC_high)(예를 들어, VDD)로 상승시킨 후 스위치(S1 128)를 폐쇄함으로써 진행된다. C_COUPLE(144)은 커플링 전하(Q_COUPLE)가 Q_LOAD이도록 선택된다. 그러므로, C_COUPLE은 다음과 같이 정의된다:
방정식 III
C_COUPLE = C_LOAD * (V1 - V2)/(VC_high - (V1 - V2)).
Q_COUPLE이 Q_LOAD이기 때문에, 더 낮은 전압(V2)으로부터 부스트 전압(V1)으로의 스위칭 시에 제1 전하 펌프(122)로부터 전류가 사용되지 않는다. 버퍼(140) 및 C_COUPLE(144)이 거의 100 %의 전류 효율성을 갖기 때문에, 더 낮은 전압(V2)으로부터 부스트 전압(V1)으로의 스위칭 시 약 Q_LOAD의 전하가 절약된다. 부스트 전압(V1)으로부터 더 낮은 전압(V2)으로 스위칭되는 경우, 이러한 시퀀스는 반전된다. 하지만, 더 낮은 전압(V2)은 통상적으로 전력 공급원 또는 전압 발생기 유도 전압이기 때문에, 통상적으로는 이 방향으로 전류가 절약되지 않는다.
도 3은 용량성 커플링 어시스트 전압 스위치(108)를 대기 또는 자기-재생 모드로부터 활성 모드로 스위칭하는 방법의 일 실시예를 예시하는 흐름도(200)이다. 도면번호(202)에서, 대기 모드에서는 스위치(S2 138)가 폐쇄되고 스위치(S1 128)가 개방되며 V_LOAD는 더 낮은 전압(V2)이고, VC가 VSS이다. 도면번호(204)에서 스위치(S2 138)가 개방된다. 도면번호(206)에서 CONTROL 신호는 버퍼(140)를 구동하여 VC를 제공하여 C_COUPLE(144)을 VDD까지 충전하기 위해 로직 하이이다. 도면번호(208)에서 스위치(S1 128)가 폐쇄된다. 도면번호(210)에서, 활성 모드에서는 스위치(S2 138)가 개방되고 스위치(S1 128)가 폐쇄되며 V_LOAD는 부스트 전압(V1)이고 VC는 VDD이다.
도 4는 용량성 커플링 어시스트 전압 스위치(108)를 활성 모드로부터 대기 또는 자기-재생 모드로 스위칭하는 방법의 일 실시예를 예시하는 흐름도(220)이다. 도면번호(222)에서 활성 모드에서는 스위치(S2 138)가 개방되고 스위치(S1 128)가 폐쇄되며 V_LOAD는 부스트 전압(V1)이고 VC는 VDD이다. 도면번호(224)에서 스위치(S1 128)가 개방된다. 도면번호(226)에서 CONTROL 신호가 C_COUPLE(144)을 VSS까지 방전시키기 위해 로직 로우이다. 도면번호(228)에서 스위치(S2 138)가 폐쇄된다. 도면번호(230)에서, 대기 모드에서는 스위치(S2 138)가 폐쇄되고 스위치(S1 128)가 개방되며 V_LOAD는 더 낮은 전압(V2)이고 VC는 VSS이다.
본 발명의 실시예들은 메모리 회로를 더 낮은 전압으로부터 더 높은 부스트 전압으로 스위칭하는데 사용되는 전류를 감소시키는 용량성 커플링 어시스트 전압 스위칭을 제공한다. 전하 펌프로부터 부하를 공급하기 위해 스위칭하기 이전에 부하의 전압을 상승시키기 위한 커플링 캐패시터를 충전함으로써 전력이 보존된다.
본 발명에 따르면, 메모리 회로를 더 낮은 전압으로부터 더 높은 부스트 전압으로 스위칭하는데 사용되는 전류를 감소시키는 용량성 커플링 어시스트 전압 스위칭이 제공된다.

Claims (25)

  1. 부스트 전압(boosted voltage)을 제공하도록 구성된 제1 전하 펌프;
    상기 부스트 전압보다 더 낮은 전압을 제공하도록 구성된 전압원;
    부하;
    상기 부하에 커플링된 커플링 캐패시터;
    상기 제1 전하 펌프와 상기 부하 사이에 커플링된 제 1 스위치; 및
    상기 전압원과 상기 부하 사이에 커플링된 제 2 스위치를 포함하여 이루어지는 것을 특징으로 하는 시스템.
  2. 제 1 항에 있어서,
    상기 커플링 캐패시터는 상기 제 1 스위치가 개방되고 상기 제 2 스위치가 개방된 상태에서 상기 부하에 제공된 전압을 상기 부스트 전압까지 상승시키기 위해 충전되도록 구성되고, 상기 커플링 캐패시터가 상기 부하에 제공된 전압을 상기 부스트 전압까지 상승시켰을 경우, 상기 제 1 스위치는 상기 부스트 전압을 상기 부하에 전달하기 위해 폐쇄되도록 구성되는 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서,
    상기 전압원은 전압 발생기를 포함하는 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서,
    상기 전압원은 전하 펌프를 포함하는 것을 특징으로 하는 시스템.
  5. 제 1 항에 있어서,
    상기 커플링 캐패시터에 커플링된 버퍼를 더 포함하여 이루어지고, 상기 버퍼는 제어 신호에 기초하여 상기 커플링 캐패시터를 구동하도록 구성되는 것을 특징으로 하는 시스템.
  6. 내부 전압을 부스트하여 제 1 전압을 제공하도록 구성된 제1 전하 펌프;
    상기 제 1 전압보다 더 낮은 제 2 전압을 제공하도록 구성된 전력원;
    메모리 회로;
    상기 메모리 회로에 상기 제 1 전압을 선택적으로 전달하도록 구성된 제 1 전압 스위치;
    상기 메모리 회로에 상기 제 2 전압을 선택적으로 전달하도록 구성된 제 2 전압 스위치;
    상기 제1 전하 펌프로부터의 전류 없이 상기 메모리 회로에 상기 제 2 전압을 제공하는 것으로부터 상기 메모리 회로에 상기 제 1 전압을 제공하는 것으로 스위칭하도록 구성된 전하 커플링 캐패시터; 및
    제어 신호에 기초하여 상기 전하 커플링 캐패시터를 구동하도록 구성된 버퍼를 포함하여 이루어지는 것을 특징으로 하는 메모리.
  7. 제 6 항에 있어서,
    상기 메모리는 DRAM을 포함하는 것을 특징으로 하는 메모리.
  8. 제 6 항에 있어서,
    상기 전력원은 전압 발생기를 포함하는 것을 특징으로 하는 메모리.
  9. 제 6 항에 있어서,
    상기 전력원은 전하 펌프를 포함하는 것을 특징으로 하는 메모리.
  10. 제 6 항에 있어서,
    상기 제 2 전압 스위치는 자기-재생 모드(self-refresh mode) 시에 상기 메모리 회로에 상기 제 2 전압을 전달하도록 구성되는 것을 특징으로 하는 메모리.
  11. 제 1 전압을 제공하도록 구성된 제1 전하 펌프;
    상기 제 1 전압보다 더 낮은 제 2 전압을 제공하도록 구성된 전력원; 및
    스위칭 시 상기 제1 전하 펌프로부터의 전류 없이 부하에 상기 제 2 전압을 전달하는 것으로부터 상기 부하에 상기 제 1 전압을 전달하는 것으로 스위칭하는 수단을 포함하여 이루어지는 것을 특징으로 하는 메모리.
  12. 제 11 항에 있어서,
    상기 부하에 상기 제 1 전압을 전달하는 것으로부터 상기 부하에 제 2 전압을 전달하는 것으로 스위칭하는 수단을 더 포함하여 이루어지는 것을 특징으로 하는 메모리.
  13. 제 12 항에 있어서,
    상기 부하에 상기 제 1 전압을 전달하는 것으로부터 상기 부하에 제 2 전압을 전달하는 것으로 스위칭하는 수단은 활성 모드 시에 상기 부하에 상기 제 1 전압을 전달하는 것으로부터 상기 부하에 상기 제 2 전압을 전달하는 것으로 스위칭하는 수단을 포함하는 것을 특징으로 하는 메모리.
  14. 제 11 항에 있어서,
    상기 부하에 상기 제 2 전압을 전달하는 것으로부터 상기 부하에 제 1 전압을 전달하는 것으로 스위칭하는 수단은 자기-재생 모드 시에 상기 부하에 상기 제 2 전압을 전달하는 것으로부터 상기 부하에 상기 제 1 전압을 전달하는 것으로 스위칭하는 수단을 포함하는 것을 특징으로 하는 메모리.
  15. 제 11 항에 있어서,
    상기 부하는 캐패시턴스 및 저항을 포함하는 것을 특징으로 하는 메모리.
  16. 메모리에서 자기-재생 모드로부터 활성 모드로 스위칭하는 방법에 있어서,
    자기-재생 모드에서 메모리를 갖는 부하에 제 1 전압을 전달하도록 폐쇄된 제 1 스위치를 제공하는 단계;
    상기 자기-재생 모드에서 제 2 전압이 제1 전하 펌프로부터 상기 메모리를 갖는 부하로 전달되는 것을 차단하도록 개방된 제 2 스위치를 제공하는 단계;
    상기 자기-재생 모드를 벗어날 때 상기 제 1 전압이 상기 부하에 전달되는 것을 차단하도록 상기 제 1 스위치를 개방하는 단계;
    상기 부하에 커플링된 커플링 캐패시터를 상기 제 2 전압까지 충전하는 단계; 및
    상기 제1 전하 펌프로부터 상기 부하로 상기 제 2 전압을 전달시키도록 상기 제 2 스위치를 폐쇄하는 단계를 포함하여 이루어지는 것을 특징으로 하는 스위칭 방법.
  17. 제 16 항에 있어서,
    상기 제 2 전압을 차단하도록 개방된 상기 제 2 스위치를 제공하는 단계는 상기 제 1 전압보다 더 큰 제 2 전압을 차단하도록 개방된 상기 제 2 스위치를 제공하는 단계를 포함하는 것을 특징으로 하는 스위칭 방법.
  18. 제 16 항에 있어서,
    상기 제 1 전압을 제공하도록 폐쇄된 상기 제 1 스위치를 제공하는 단계는 전압 발생기로부터 출력된 제 1 전압을 제공하도록 폐쇄된 상기 제 1 스위치를 제공하는 단계를 포함하는 것을 특징으로 하는 스위칭 방법.
  19. 제 16 항에 있어서,
    상기 제 1 전압을 제공하도록 폐쇄된 상기 제 1 스위치를 제공하는 단계는 전하 펌프로부터 출력된 제 1 전압을 제공하도록 폐쇄된 상기 제 1 스위치를 제공하는 단계를 포함하는 것을 특징으로 하는 스위칭 방법.
  20. 제 16 항에 있어서,
    상기 커플링 캐패시터를 상기 제 2 전압까지 충전하는 단계는 제어 신호에 응답하여 버퍼를 통해 상기 커플링 캐패시터를 상기 제 2 전압까지 충전하는 단계를 포함하는 것을 특징으로 하는 스위칭 방법.
  21. 메모리를 작동시키는 방법에 있어서,
    자기-재생 모드 시에 제 1 스위치를 통해 제 1 전력원으로부터 메모리 회로를 동력화하는 단계;
    상기 자기-재생 모드를 벗어날 때에 상기 제 1 스위치를 개방하는 단계;
    상기 메모리 회로에 커플링된 커플링 캐패시터를 제 2 전압까지 충전하는 단계; 및
    활성 모드 시에 제 2 스위치를 통해 제1 전하 펌프로부터 상기 메모리 회로를 동력화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 작동 방법.
  22. 제 21 항에 있어서,
    상기 커플링 캐패시터를 충전하는 단계는 상기 메모리 회로에 제공된 전압을 상기 제1 전하 펌프에 의해 제공된 전압까지 상승시키기 위해 상기 커플링 캐패시터를 상기 제 2 전압까지 충전하는 단계를 포함하는 것을 특징으로 하는 메모리 작동 방법.
  23. 제 21 항에 있어서,
    상기 제 1 스위치를 통해 상기 메모리 회로를 동력화하는 단계는 전압 발생기로부터 상기 제 1 스위치를 통해 상기 메모리 회로를 동력화하는 단계를 포함하는 것을 특징으로 하는 메모리 작동 방법.
  24. 제 21 항에 있어서,
    상기 제 1 스위치를 통해 상기 메모리 회로를 동력화하는 단계는 전하 펌프로부터 상기 제 1 스위치를 통해 상기 메모리 회로를 동력화하는 단계를 포함하는 것을 특징으로 하는 메모리 작동 방법.
  25. 제 21 항에 있어서,
    상기 메모리 회로에 커플링된 상기 커플링 캐패시터를 상기 제 2 전압까지 충전하는 단계는 상기 메모리 회로에 커플링된 상기 커플링 캐패시터를 상기 제 1 전압보다 더 큰 제 2 전압까지 충전하는 단계를 포함하는 것을 특징으로 하는 메모리 작동 방법.
KR1020060099009A 2005-10-11 2006-10-11 용량성 커플링 어시스트 전압 스위칭 KR100824762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/247,335 2005-10-11
US11/247,335 US20070081366A1 (en) 2005-10-11 2005-10-11 Capacitive coupling assisted voltage switching

Publications (2)

Publication Number Publication Date
KR20070040323A KR20070040323A (ko) 2007-04-16
KR100824762B1 true KR100824762B1 (ko) 2008-04-24

Family

ID=37910942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099009A KR100824762B1 (ko) 2005-10-11 2006-10-11 용량성 커플링 어시스트 전압 스위칭

Country Status (4)

Country Link
US (1) US20070081366A1 (ko)
JP (1) JP2007110892A (ko)
KR (1) KR100824762B1 (ko)
DE (1) DE102006047699A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054970A1 (en) * 2006-08-31 2008-03-06 Analog Devices, Inc. Voltage conveyor for changing voltage levels in a controlled manner
US9160166B2 (en) 2012-12-19 2015-10-13 Silicon Laboratories Inc. Charge pump for low power consumption apparatus and associated methods
US10153032B1 (en) * 2017-06-12 2018-12-11 Nanya Technology Corporation Pump system of a DRAM and method for operating the same
US10424364B1 (en) * 2018-09-27 2019-09-24 Winbond Electronics Corp. Memory device and control method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999425A (en) * 1998-01-15 1999-12-07 Cypress Semiconductor Corp. Charge pump architecture for integrated circuit
JP2001346377A (ja) * 2000-05-31 2001-12-14 Fujitsu Ltd 昇圧装置および昇圧方法
IT1320718B1 (it) * 2000-10-20 2003-12-10 St Microelectronics Srl Generatore di alta tensione di tipo capacitivo.
US6486715B2 (en) * 2001-04-02 2002-11-26 Sandisk Corporation System and method for achieving fast switching of analog voltages on large capacitive load
US7265606B1 (en) * 2004-09-02 2007-09-04 National Semiconductor Corporation Apparatus and method for a boot strap circuit for a boost voltage converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허공보 특2000-0015638호

Also Published As

Publication number Publication date
JP2007110892A (ja) 2007-04-26
KR20070040323A (ko) 2007-04-16
DE102006047699A1 (de) 2007-06-06
US20070081366A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
US7098725B2 (en) Multi stage voltage pump circuit
KR100298159B1 (ko) 충전펌프
US5394320A (en) Low voltage charge pump circuit and method for pumping a node to an electrical potential
US8860499B2 (en) Supply voltage generating circuit
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US8629575B2 (en) Integrated circuit and method for charge reversal of a circuit part of the integrated circuit
US6933768B2 (en) Method for increasing the input voltage of an integrated circuit with a two-stage charge pump, and integrated circuit
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
ITTO950736A1 (it) Circuito elevatore di tensione del tipo a pompa di carica
JPH08221980A (ja) バイアス電圧発生回路
KR100824762B1 (ko) 용량성 커플링 어시스트 전압 스위칭
JPH08287677A (ja) 半導体集積回路
US5877650A (en) Booster circuit
JP3755907B2 (ja) 電圧発生回路
US6707703B2 (en) Negative voltage generating circuit
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
WO2007042970A1 (en) Single threshold and single conductivity type amplifier/buffer
KR100282082B1 (ko) 워드 라인 드라이버 회로
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
JP2000286693A (ja) 容量性結合されたドライバ回路
US5905400A (en) Circuit configuration for generating a boosted output voltage
KR960002343A (ko) 반도체 집적장치의 가변승압회로
US20010046161A1 (en) Word line boost circuit
US6275099B1 (en) High-voltage pump architecture for integrated electronic devices
KR100205003B1 (ko) 반도체 장치의 내부전원승압회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee