KR960002343A - 반도체 집적장치의 가변승압회로 - Google Patents
반도체 집적장치의 가변승압회로 Download PDFInfo
- Publication number
- KR960002343A KR960002343A KR1019940015541A KR19940015541A KR960002343A KR 960002343 A KR960002343 A KR 960002343A KR 1019940015541 A KR1019940015541 A KR 1019940015541A KR 19940015541 A KR19940015541 A KR 19940015541A KR 960002343 A KR960002343 A KR 960002343A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- power supply
- supply voltage
- boost
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 집적장치의 가변승압회로에 있어서, 전원전압의 변화를 감지하여 전원전압 감지신호를 출력하는 전원전압 감지회로와, 칩의 활성화 상태를 인식하여 칩 활성화 감지 펄스를 발생하는 칩 활성화 감지회로와, 전원전압을 입력하여 소정 레벨 승압한 후 승압전압을 출력하는 승압회로와, 승압회로에 접속하며 전원전압 감지 신호를 입력하며 칩 활성화 감지신호의 제어에 의하여 상기 승압전압을 가변할 수 있는 가변승압 클램프회로를 구비하여, 전원전압이 일정 레벨 이하인 경우 승압전압을 직접 출력하며, 전원전압이 일정 레벨 이상인 경우 가변승압 클램프 회로에 의하여 승압전압을 전압강하시켜 출력함을 특징으로 한다. 본 발명에 의하여 전원전압에 대응되도록 승압전압을 가변적으로 출력하므로서 데이타의 안정된 저장 및 독출 동작을 확보하며, 메모리 셀의 게이트 산화막을 보호함으로써 신뢰성을 높일 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 가변승압회로의 개략적 블럭 다이어그램을 보이는 도면.
제4도는 제3도의 전원전압 감지회로의 상세 회로를 보이는 도면.
제6도는 제3도의 칩 활성화 감지회로에 상세 회로를 보이는 도면.
제7도는 제3도의 가변승압 클램프회로의 상세 회로를 보이는 도면.
Claims (12)
- 반도체 집적장치의 가변승압회로에 있어서, 전원전압의 변화를 감지하여 전원전압 감지신호를 출력하는 전원전압 감지회로와, 칩의 활성화 상태를 인식하여 칩 활성화 감지 펄스를 발생하는 칩 활성화 감지회로와, 상기 전원전압을 입력하여 소정 레벨 승압한 후 승압전압을 출력하는 승압회로와, 상기 승압회로에 접속하며 상기 전원전압 감지신호를 입력하며 상기 칩 활성화 감지신호의 제어에 의하여 상기 승압전압을 가변할 수 있는 가변승압 클램프회로를 구비하여, 상기 전원전압이 일정 레벨 이하인 경우 상기 승압전압을 직접 출력하며, 상기 전원전압이 일정 레벨 이상인 경우 상기 가변승압 클램프회로에 의하여 상기 승압전압을 전압강하시켜 출력함을 특징으로 하는 가변승압회로.
- 제1항에 있어서, 상기 가변승압 클램프회로는 전원전압 감지신호를 전압강하하여 제1도전선로에 인가하기 위한 전압강하회로와, 상기 전원전압과 상기 승압회로로부터 출력되는 상기 승압전압이 실리는 제2도전선로 사이에 접속되어 상기 승압전압의 승압 레벨을 제어하게 되는 승압제어회로와, 상기 제1도전선로와 상기 제2도전선로 사이에 접속되어 상기 제1도전선로를 승압하기 위하여 연속적으로 충방전을 수행하는 부스팅 캐패시터와, 상기 전원전압과 상기 제1도전선로 사이에 접속되는 기생 캐패시터와, 상기 제1도전선로와 접지전압 사이에 접속되며 상기 전원전압 감지신호 및 상기 칩 활성화 감지 펄스에 제어되어 상기 제1도전선로에 설정되는 전압을 방전하는 방전 회로를 구비함을 특징으로 하는 가변승압회로.
- 제2항에 있어서, 상기 승압전압의 승압 레벨은 상기 승압 제어회로에 구비되는 트랜지스터의 수와 드레쉬홀드 전압에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 제2항에 있어서, 상기 승압전압의 승압 레벨은 상기 전압강하회로에 구비되는 트랜지스터의 수와 드레쉬홀드 전압에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 제2항에 있어서, 상기 승압전압의 승압 레벨은 상기 기생 캐패시터와 상기 부스팅 캐패시터의 용량비에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 반도체 집적장치의 가변승압회로에 있어서, 외부에서 인가되는 외부전원전압과 기준전압을 입력하여 상기 외부전원전압을 내부전원전압으로 변환하여 출력하는 내부전원전압 변환회로와, 칩 활성화 신호를 입력하여 소정 시간 지연한 후 지연 신호를 출력하는 활성화 지연회로와, 상기 지연신호를 입력하여 칩 활성화 감지 펄스를 발생하는 칩 활성화 감지회로와, 상기 내부전원전압을 입력하여 소정 레벨 승압한 후 승압전압을 출력하는 승압회로와, 상기 승압회로에 접속하며 상기 외부전원전압과 상기 내부전원전압을 입력하여 상기 칩 활성화 감지 펄스의 제어에 의해 상기 승압전압을 가변할 수 있는 가변승압 클램프회로를 구비하여, 상기 외부전원전압 일정 레벨 이하인 경우 상기 승압전압을 직접 출력하며, 상기 외부전원전압이 일정 레벨 이상인 경우 상기 가변승압 클램프회로에 의하여 상기 승압전압을 전압강하시켜 출력함을 특징으로 하는 가변승압회로.
- 제6항에 있어서, 상기 가변승압 클램프회로는 상기 외부전원전압을 전압강하하여 제1도전선로에 인가하기 위한 전압강하회로와, 상기 내부전원전압과 상기 승압회로로부터 출력되는 상기 승압전압이 실리는 제2도전선로 사이에 접속되어 상기 승압전압의 승압 레벨을 제어하는 승압 제어회로와, 상기 제1도전선로와 상기 제2도전선로 사이에 접속되어 상기 제1도전선로를 승압하기 위하여 연속적으로 충방전을 수행하는 부스팅 캐패시터와, 상기 내부전원전압과 상기 제1도전선로 사이에 접속되는 기생 캐패시터와, 상기 제1도전선로와 접지전압 사이에 접속되며 상기 칩 활성화 감지 펄스에 제어되어 상기 제1도전선로에 설정되는 전압을 방전하는 방전 회로를 구비함을 특징으로 하는 가변승압회로.
- 제7항에 있어서, 상기 승압전압의 승압 레벨은 상기 승압 제어회로에 구비되는 트랜지스터의 수와 드레쉬홀드 전압에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 제7항에 있어서, 상기 승압전압의 승압 레벨은 상기 전압강하회로에 구비되는 트랜지스터의 수와 드레쉬홀드 전압에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 제7항에 있어서, 상기 승압전압의 승압 레벨은 상기 기생 캐패시터와 상기 부스팅 캐패시터의 용량비에 상응하여 설정됨을 특징으로 하는 가변승압회로.
- 반도체 집적 장치의 가변승압회로에 있어서, 내부전원전압을 입력하여 소정 레벨 승압한 후 승압전압을 도전선로에 출력하는 승압회로와, 내부전원전압과 상기 도전선로 사이에 접속하는 다수의 클램핑 제어회로를 구비하여, 상기 클램핑 제어회로 중 어느 하나에 외부전원전압 레벨을 가지는 클램핑 제어신호를 입력하여 상기 외부전원전압의 변화에 대응하여 상기 다수의 클램핑 제어회로의 동작 영역이 각각 결정되어 상기 외부전원전압에 상응하는 상기 승압전압을 출력하는 가변승압회로.
- 제11항에 있어서, 다수의 클램핑 제어회로는 드레인과 소오스가 공통으로 접속하는 다수의 트랜지스터를 포함함을 특징으로 하는 가변승압회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015541A KR0124049B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체 집적장치의 가변승압회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015541A KR0124049B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체 집적장치의 가변승압회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002343A true KR960002343A (ko) | 1996-01-26 |
| KR0124049B1 KR0124049B1 (ko) | 1997-11-25 |
Family
ID=19386916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015541A KR0124049B1 (ko) | 1994-06-30 | 1994-06-30 | 반도체 집적장치의 가변승압회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124049B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010546A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 저전압 반도체 장치의 전원 구동 회로 |
| KR100449864B1 (ko) * | 2002-07-18 | 2004-09-22 | 주식회사 하이닉스반도체 | 부스팅 회로 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3372923B2 (ja) * | 2000-02-25 | 2003-02-04 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路 |
| KR100474196B1 (ko) * | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 클램프 회로 및 이를 이용한 부스팅 회로 |
| KR100956780B1 (ko) | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 펌핑전압 발생 장치 |
-
1994
- 1994-06-30 KR KR1019940015541A patent/KR0124049B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010546A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 저전압 반도체 장치의 전원 구동 회로 |
| KR100449864B1 (ko) * | 2002-07-18 | 2004-09-22 | 주식회사 하이닉스반도체 | 부스팅 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0124049B1 (ko) | 1997-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896297A (en) | Circuit for generating a boosted signal for a word line | |
| KR100320888B1 (ko) | 전압 승압을 제한하는 승압 회로 | |
| KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
| TW354402B (en) | Charge pump circuit for a semiconductor memory device | |
| KR940010104A (ko) | 기준전압 발생회로 및 내부강압 변환기 | |
| KR960027291A (ko) | 차지-펌프형 부스터 회로 | |
| US6268761B1 (en) | Booster circuit | |
| KR100211481B1 (ko) | 전압 발생 회로가 구비된 반도체 메모리 디바이스 | |
| KR970012696A (ko) | 강유전체 메모리 장치 | |
| KR940012394A (ko) | 번인 모드에서 분리게이트의 신뢰성 개선회로 | |
| KR900005230B1 (ko) | 반도체 승압 신호 발생회로 | |
| US5278798A (en) | Semiconductor memory device | |
| US5881012A (en) | Semiconductor integrated circuit | |
| KR100342596B1 (ko) | 승압회로 | |
| KR960002343A (ko) | 반도체 집적장치의 가변승압회로 | |
| KR910014948A (ko) | 반도체 기억 장치 및 데이타 처리장치 | |
| KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| US7102423B2 (en) | Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress | |
| US20070081366A1 (en) | Capacitive coupling assisted voltage switching | |
| KR960043523A (ko) | 클램프기능을 가지는 데이타 출력버퍼 | |
| KR950001862A (ko) | 반도체 집적 회로 장치 | |
| KR930003150A (ko) | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 | |
| KR960025707A (ko) | 반도체메모리소자의 활성싸이클에서 사용되는 승압회로 | |
| KR970063246A (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
| KR970051254A (ko) | 반도체 메모리장치의 센스앰프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080904 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |