KR100320888B1

KR100320888B1 - 전압 승압을 제한하는 승압 회로

Info

Publication number: KR100320888B1
Application number: KR1019990014559A
Authority: KR
Inventors: 스도나오아끼
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1998-04-24
Filing date: 1999-04-23
Publication date: 2002-02-04
Also published as: EP0952588A2; EP0952588B1; JPH11306783A; US6141262A; TW422985B; DE69904105T2; EP0952588A3; JP3346273B2; KR19990083421A; CN1233838A; CN100392763C; DE69904105D1

Abstract

승압 회로는 복수개의 승압 회로 유닛, 전압 검출 회로 및 승압 제어 회로를 포함한다. 복수개의 승압 회로 유닛은 그 출력이 서로 접속되며 각각이 전압 승압 기능을 갖는다. 복수개의 승압 회로 유닛 각각은 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생한다. 전압 검출 회로는, 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여, 승압 전압이 미리 결정된 전압보다 높다고 검출되면 전압 제어 신호를 발생한다. 승압 제어 회로는 전압 제어 신호에 응답하여 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 전압 승압 기능을 제한한다.

Description

전압 승압을 제한하는 승압 회로{BOOSTING CIRCUIT WITH BOOSTED VOLTAGE LIMITED}

본 발명은 전원 전압보다도 높은 승압 전압을 발생하기 위한 승압 회로에 관한 것이다.

비휘발성 반도체 메모리 장치에서는, 판독 동작이 행해질 때 대응하는 워드선에 전원 전압보다도 높은 구동 전압을 인가할 필요가 있다. 한편, 전원 전압을 감소시키는 것이 강하게 요구되고 있다. 이 때문에, 종래의 비휘발성 반도체 메모리 장치는 워드선 전압을 전원 전압보다도 높은 전압으로 증가시키는 승압 회로를 자주 이용하고 있다. 또한, DRAM에서는, 워드선 구동 트랜지스터의 출력 전압 또는 워드선 전압이 전원 전압 레벨로 설정되도록 워드선 구동 트랜지스터의 게이트에 전원 전압보다도 높은 전압을 인가할 필요가 있다. 이를 위해, 승압 회로에 의해 증폭된 제어 신호가 이용된다.

이러한 장치의 일례로서, 일본 특개평6-28876호에 비휘발성 반도체 메모리 장치가 개시되어 있다. 이 비휘발성 반도체 메모리 장치는 다음과 같은 점에 특징이 있다. 즉, 캐패시터는 판독 동작시에 선택된 워드선의 일단에 전기적으로 접속되도록 제공된다. 판독 동작시에 선택된 워드선이 구동될 때, 캐피시터의 타단에서의 전압은 캐패시터의 일단에서의 전원 전압보다도 높은 전압을 갖도록 저 레벨에서 고 레벨로 증가된다. 그 때, 전원 전압보다도 높은 전압이 워드선 구동 전압으로서 선택된 워드선에 인가된다. 간단히, 워드선은 승압 회로를 이용하여 전원 전압보다도 높은 전압으로 승압된 전압으로 구동된다.

또한, 참조로 다른 비휘발성 반도체 메모리 장치가 개시되어 있다. 즉, 하나의 비휘발성 반도체 메모리 장치에서, 칩 인에이블 신호에 응답하는 승압 회로 및 다른 승압 회로는, 모두 워드선 구동 전압이 허용 레벨을 초과하지 않도록 하는데 이용된다. 또한, 비휘발성 반도체 메모리는 저전원 전압에 대처할 수 있다. 또한, 다른 비휘발성 반도체 메모리 장치에서는, 도 1에 도시된 바와 같이, 승압 회로의 출력이 수개 단의 다이오드에 의해 제한되어, 워드선 구동 전압이 원하지 않는 레벨까지 상승되는 것을 방지한다.

도 1에 도시된 종래예에서, 인버터(16)와 캐패시터(17)가 승압 회로를 구성하며, NMOS 트랜지스터(10)와 전원선(8)이 전압 스위칭 회로를 구성한다. 또한, 리미트 회로부(22)가 2개의 다이오드(20 및 21)로 이루어진다. 이 예에서, 노드(18)는 전원 전압 Vcc로 충전된다. ATD 신호가 입력될 때, 노드 전압은 인버터(16) 및 캐패시터(17)에 의한 승압 기능에 기초하여 전원 전압 Vcc보다도 높은 전압으로 상승된다. 이는 도 7에 도시한 회로의 경우와 유사하다. 워드선(6)은 내부 행 어드레스 신호에 기초하여 선택되며, 노드(18)에서의 전압은 NMOS 트랜지스터(11)를 통해 워드선(6)에 공급된다. 그 결과, 워드선(6) 전압이 허용 전압 레벨보다도 높은 전압으로 상승될 때, 직렬 접속된 다이오드 (20) 및 (21)로 이루어진 리미트 회로(22)는 노드(18)에서의 전압, 또는 워드선(6) 상의 전압이 허용 전압 레벨을 초과하는 것을 방지하는 동작을 개시한다.

또한, 일본 특개평10-50088호에는, 비휘발성 반도체 메모리 장치의 기록 동작 또는 소거 동작을 위해 전원 전압이 항상 고전압으로 승압되어 있는 기술이 개시되어 있다. 고전압은 인에이블 신호에 응답하여 출력되며, 고전압이 기준 전압을 초과할 때 승압 회로의 일부 부품들의 동작이 정지된다.

또한, Johnny C. Chen 등에 의한 'A2.7V only 8Mb×16NOR Flash Memory'(1996 Symposium on VLSI Circuits Digest of Technical Papers, pp. 172-173)에는, 복수개의 승압 회로가 그 출력들을 서로 접속할 수 있도록 제공되고, 사용해야 할 전원 전압이 발생될 때 전원 전압 레벨에 기초하여 접속해야 할 승압 회로의 수를 선택하는 기술이 설명되어 있다.

그러나, 상술한 종래의 비휘발성 반도체 메모리 장치는 승압 회로만을 사용하기 때문에 실용적이지 못하다. 워드선 상의 구동 전압의 과도 상승을 억제할 수 없다. 즉, 워드선 전압이 매우 높으면 메모리 셀로부터 판독된 전류가 증가하고, 전압이 매우 낮으면 전류가 감소한다. 둘다의 경우에서, 메모리 내에 저장된 데이터는 오판정될 것이다. 이러한 문제는 반도체 메모리 장치로의 전원 전압이 3V 내지 5V 범위일 때 무시될 수 있다. 그러나, 최근 반도체 메모리 장치는 1.8V 내지 5V에서 광범하게 동작하는 것이 요구된다. 보다 광범위한 전원 전압에서도 메모리 셀로부터 데이터를 판독하기 위해서는 승압 전압이 미리 결정된 전압 범위 내로 유지되는 것이 중요하다.

또한, 원하는 전원 전압 레벨에 따라 접속해야 할 승압 회로의 수를 선택하기 위한 기술은 승압 전압의 변동을 억제할 수 없어, 데이터를 오판정하게 된다.

전원 전압이 인에이블 신호에 응답하여 승압되는 기술은 고속 판독 동작에 대처할 수 없다. 왜냐하면, 내부 어드레스가 스위칭되는 동시에 인에이블 신호가 스위칭되기 때문이다. 또한, 승압 회로가 전원 전압보다도 큰 2배의 전압을 발생할 수 있지만, 원하는 전압으로의 승압은 수십 클럭 펄스가 요구된다. 이는 무시할 수 없는 정도의 장시간 동안의 전력 소비가 일어난다.

또한, 다이오드를 이용하여 승압 회로의 출력을 제한하는 기술에서는, 전하 과도부가 승압 회로의 출력으로부터 다이오드를 통해 접지 레벨로 방전되어, 승압 전압이 기준 전압을 초과하지 않게 된다. 그 결과, 승압 구동 용량 및 부하 내에 저장된 수개의 전하들이 손실된다. 이 때문에, 인버터의 출력이 승압 동작의 리세트시 저 레벨로 설정될 때, 승압 전압은 초기 전압보다도 낮은 전압으로 하강한다. 따라서, 리세팅 동작에서 다음의 승압 동작까지의 프리차지 시간이 짧으면, 승압 전압이 원하는 전압에 도달되기 어렵고, 승압 속도가 저하될 것이다. 따라서, 비휘발성 반도체 메모리 장치는 고속의 판독 동작을 행할 수 없다.

본 발명의 목적은 변동이 적은 승압 전압을 고속으로 생성할 수 있는 승압 회로를 제공함에 있다.

본 발명의 다른 목적은 리세팅 및 프리차징 시간을 짧게 할 수 있는 승압 회로를 제공함에 있다.

본 발명의 또 다른 목적은 상기 승압 회로에 의해 고속이면서 신뢰성이 높게 동작할 수 있는 반도체 메모리 장치를 제공함에 있다.

본 발명의 한 형태를 달성하기 위해, 승압 회로는 복수개의 승압 회로 유닛, 전압 검출 회로 및 승압 제어 회로를 포함한다. 복수개의 승압 회로 유닛은 그들의 출력이 서로 접속되어 있고 전압 승압 기능을 각각 갖는다. 복수개의 승압 회로 유닛은 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생한다. 전압 검출 회로는 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여,승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생한다. 승압 제어 회로는 전압 제어 신호에 응답하여 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 전압 승압 기능을 제한한다. 이 경우, 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛 이외의 나머지 승압 회로 유닛은 전압 승압 기능을 계속해서 수행한다.

복수개의 승압 회로 유닛은 제1 및 제2 승압 회로 유닛일 수 있고, 제2 승압 회로 유닛은 미리 결정된 승압 회로 유닛일 수 있다. 이 경우, 제1 및 제2 승압 회로 유닛이 전압 승압 기능부로 이용되는 제1 및 제2 캐패시터를 포함하며, 제1 승압 회로 유닛의 용량은 제2 승압 회로 유닛의 것보다 크다.

또한, 복수개의 승압 회로 유닛은 제1 내지 제3 승압 회로 유닛일 수 있고, 미리 결정된 승압 회로 유닛은 제3 승압 회로 유닛일 수 있다. 이 경우, 제1 내지 제3 승압 회로 유닛은 동일한 용량을 갖는 캐패시터를 가질 수 있다.

승압 제어 회로는 미리 결정된 승압 회로 유닛의 전압 승압 기능을 정지하여 전압 승압 기능을 제한한다.

또한, 승압 회로가 메모리 셀 어레이용 워드선을 갖는 반도체 메모리 장치 내에 포함될 때, 어드레스의 스위칭에 응답하여 구동 신호가 발생될 수 있고, 승압 전압이 어드레스에 따라 워드선들 중 하나에 인가될 수 있다.

본 발명의 다른 형태를 달성하기 위해, 전압 승압 방법은,

출력이 서로 접속되고 각각이 전압 승압 기능을 갖는 복수개의 승압 회로 유닛에 의한 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생하는 단계;

상기 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여, 상기 승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생하는 단계; 및

상기 전압 제어 신호에 응답하여 상기 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 전압 승압 기능을 제한하는 단계를 포함한다.

본 발명의 다른 형태를 달성하기 위해, 승압 회로는, 각각이 캐패시터를 포함하며, 그 출력들이 서로 접속되어 있는 복수개의 승압 회로 유닛 - 상기 캐패시터는 부하 캐패시터를 충전시키기 위해 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생하는 전압 승압 기능에 이용됨 -;

상기 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여, 상기 승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생하는 전압 검출 회로; 및

상기 미리 결정된 승압 회로 유닛의 캐패시터들이 상기 승압 전압으로 충전되는 부가적인 부하 캐패시터로서 동작하도록, 상기 전압 제어 신호에 응답하여 상기 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로의 전압 승압 기능을 제한하는 승압 제어 회로를 포함한다.

도 1은 종래의 비휘발성 반도체 장치의 주요부를 나타낸 회로도.

도 2는 본 발명의 한 실시예에 따른 승압 회로를 나타낸 도면.

도 3은 도 2에 나타낸 승압 회로의 상세를 나타낸 도면.

도 4는 도 3에 나타낸 승압 회로 유닛과 승압 회로의 부하 용량 간의 관계를 나타낸 도면.

도 5는 도 4에 나타낸 회로도의 등가 회로도.

도 6의 (a)∼(g)는 도 2 및 도3에 나타낸 본 발명의 제1 실시예에 따른 승압 회로의 변형부에서의 파형을 나타낸 파형도.

도 7은 본 발명의 실시예에 따른 승압 회로가 적용된 비휘발성 반도체 메모리 장치를 나타낸 블럭도.

<도면의 주요 부분에 대한 부호의 설명>

1, 2 : 승압 회로 유닛

3 : 승압 전압 검출 회로

4 : 승압 제어 회로

10 : 충전용 트랜지스터

C1, C2, C : 승압 구동 용량

I1, I2, I3, I4 : 인버터

NA : NAND 게이트

T1 : NMOS 트랜지스터

T2 : PMOS 트랜지스터

AB : 어드레스 버퍼

AT : ATD 회로

BS : 승압 회로

VU : 차지 펌프 회로

SW : 전압 스위칭 회로

RD : 행 디코더

CD : 열 디코더

MA : 메모리 셀 어레이

MC : 메모리 셀

WL : 워드선

BL : 비트선

이하, 첨부된 도면을 참조하여 본 발명의 승압 회로에 대하여 설명한다.

도 2는 본 발명의 한 실시예에 따른 승압 회로의 블럭도를 나타낸다. 본 발명의 한 실시예에 따른 승압 회로는 승압 제어 회로(4), 복수개의 승압 회로 유닛(1 및 2) 및 승압 전압 검출 회로(3)를 포함한다. 복수개의 승압 회로 유닛(1 및 2)의 출력은 서로 접속되어 있다. 복수개의 승압 회로 유닛(1 및 2)은, 어드레스 신호가 스위칭될 때, 또는 CPU로부터 공급된 클럭 또는 제어 신호가 미리 결정된 상태로 스위칭될 때마다, 스위칭 워드선 전압을 전원 전압보다도 높은 전압으로 상승시키는 전압 승압 기능을 수행한다. 승압 전압 검출 회로(3)는 승압 회로 유닛의 출력이 미리 결정된 전압보다도 높은지의 여부를 검출한다. 승압 제어 회로(4)는 승압 회로 유닛(1 및 2)의 출력이 미리 결정된 레벨보다도 높을 때 승압 회로 유닛의 전압 승압 기능을 제한한다.

본 발명의 한 실시예에 따른 반도체 메모리 장치를 도 7에 나타낸다. 비휘발성 반도체 메모리 장치는 메모리 셀 어레이 MA, 어드레스 버퍼 AB, 행 디코더 RD, 열 디코더 CD, 워드선 드라이버 WD, ATD 회로 AT, 승압 회로 BS, 차지 펌프 회로 VU, 및 전압 스위칭 회로 SW를 포함한다.

어드레스 버퍼 AB는 어드레스 신호를 보유한다. 행 디코더 RD는 어드레스 버퍼 AB로부터 행 어드레스를 수신하여 메모리 셀 어레이 MA 내의 워드선 WL을 선택한다. 워드선 드라이버 WD는 행 디코더 RD의 출력에 기초하여 선택된 워드선 WL에 원하는 전압을 출력한다. 열 디코더 CD는 어드레스 버퍼 AB로부터 열 어드레스를 수신하여 메모리 셀 어레이 MA 내의 비트선 BL을 선택한다. ATD 회로 AT는 판독 동작시 어드레스 버퍼 AB 내의 어드레스 신호의 변화를 검출하여 승압 구동 신호 ATDBST를 발생한다. 승압 회로 BS는 승압 구동 신호 ATDBST에 응답하여 승압전압을 발생한다. 차지 펌프 회로 VU는 메모리 셀 어레이 MA에 기록 동작 또는 소거 동작이 행해진 때 고 전압을 발생한다. 전압 스위칭 회로 SW는 승압 회로 BS의 출력과 차지 펌프 회로 VU의 출력 중 하나를 선택하여 워드선 드라이버 WD에 공급한다.

메모리 셀 어레이 MA는, 복수개의 플래시 메모리 셀이 매트릭스 형상으로 배열되고 각 플래시 메모리 셀이 워드선 WL과 비트선 BL의 교점에 인접하게 배치되어 있는 EPROM 메모리 셀 어레이일 수 있다. 각 메모리 셀 MC는 행 디코더 RD 및 열 디코더 CD에 의해 선택될 수 있다. 기록 동작이 수행될 때, 메모리 셀의 부동 게이트에 전하가 투입된다. 소거 동작이 수행될 때, 전하가 방전된다.

원하는 메모리 셀 MC로부터의 판독 동작시, 승압 회로 BS는 전압 스위칭 회로 SW의 전원 전압보다도 높은 워드선 전압 VWORD를 발생하여, 대응하는 워드선 WL에 공급한다. 워드선 전압 VWORD는 대응하는 워드선 WL에 접속된 모든 메모리 셀 MC의 게이트에 인가된다. 따라서, '0'(기록 동작시) 또는 '1'(소거 동작시)의 데이터가 비트선 BL 상의 선택된 메모리 셀 MC로부터 판독된다. 워드선 전압 VWORD는, 데이터 '0' 및 '1'이 센스 증폭기(도시하지 않음)에 의해 높은 신뢰도를 갖고서 서로 구별될 수 있도록 적절한 레벨로 설정된다. 메모리 셀 MC로의 기록 동작 또는 소거 동작시, 차지 펌프 회로 VU가 그 기능을 수행한다.

도 2는 본 발명의 한 실시예에 따른 승압 회로를 나타낸 블럭도이다. 승압 회로는 도 7에 나타낸 승압 회로 BS에 거의 대응한다. 승압 회로는 2개의 승압 회로 유닛(1 및 2), 승압 전압 검출 회로(3), 승압 제어 회로(4)를 포함한다. 승압제어 회로(4)는, 도 7에 나타낸 ATD 회로 AT로부터 승압 구동 신호 ATDBST를 수신하면, 2개의 승압 신호 BOOST1 및 BOOST2를 발생하여 승압 회로 유닛(1 및 2)에 공급한다. 승압 회로 유닛(1 및 2)은 공동으로 동작하여 전원 전압보다도 높은 승압 전압 VBOOST를 생성한다. 승압 전압 VBOOST가 미리 결정된 레벨로 상승하면, 승압 전압 검출 회로(3)는 활성화되어 승압 제어 회로(4)에 승압 정지 신호 BLIMT를 공급한다. 승압 정지 신호 BLIMT에 응답하여, 승압 제어 회로(4)는 승압 신호 BOOST2를 비활성화시킨다. 따라서, 승압 회로 유닛(2)은 그 승압 기능을 정지한다. 그 후, 승압 회로 유닛(1)이 동작하여 승압 전압 VBOOST를 유지한다. 그 결과, 승압 전압 VBOOST는 판독 동작시 워드선 전압 VWORD가 미리 결정된 레벨을 초과하는 것을 방지하도록 제어될 수 있다. 또한, 승압 구동 신호 ATDBST가 비활성화되면, 승압 회로 유닛(1)은 그 승압 동작을 정지하여, 승압 전압이 전원 전압으로 복귀된다.

도 3은 도 2에 나타낸 승압 회로의 상세도이다. 도 3에 나타낸 바와 같이, 승압 회로 유닛(1 및 2)은 승압 구동 캐패시터 C1 및 C2와, 이들 승압 구동 캐패시터 C1 및 C2 각각을 구동하기 위한 인버터 I1 및 I2를 포함한다. 승압 회로 유닛(1 및 2)의 2개의 출력은 서로 결합되어 승압 전압 VBOOST를 출력하며, 충전용 트랜지스터(1)에 접속되어 있다. 승압 전압 검출 회로(3)는 기준 전압 REF와 승압 전압 VBOOST를 비교하기 위한 비교기를 포함한다. 승압 전압 VBOOST가 기준 전압 REF를 초과하면, 승압 정지 신호 BLIMT가 비활성화된다. 승압 제어 회로(4)는 2단의 인버터 I3 및 I4와 NAND 게이트 NA를 포함한다. 2단 구조의 인버터 I3 및 I4는승압 구동 신호 ATDBST를 도 7에 나타낸 ATD 회로로부터 승압 회로 유닛(1)으로 전송한다. 승압 정지 신호 BLIMT 및 제1 단에서의 인버터 I3의 출력은 승압 회로 유닛(2)에 출력이 접속되어 있는 NAND 게이트 NA에 공급된다.

승압 전압 VBOOST는 도 7에 나타낸 충전용 트랜지스터(10), 워드선 드라이버 WD, 및 워드선 WL에 접속된다. 워드선 WL은 복수개의 메모리 셀 MC와 접속된다. 부하 용량을 Cout로 나타내면, 도 3에서의 승압 회로 유닛(1 및 2)과 부하 용량 Cout의 접속은 도 4에 나타낸 바와 같이 된다. C1+C2=C라고 가정하면, 승압 회로는 도 5에 나타낸 바와 같이 등가 회로로 표현될 수 있다. 승압 전압 VBOOST는 승압 기능의 개시 전에 충전용 트랜지스터(10)에 의해 전원 전압 Vcc로 충전된다. 승압 구동 캐패시터 C의 입력이 0에서 V로 상승하면, 승압 전압 VBOOST는 용량 분할의 효과를 통해 다음의 수학식 1로 표현된다.

상기 수학식 1로부터 분명한 바와 같이, 부하 용량 Cout이 대용량의 메모리 셀 어레이 MA에서 크게 되기 때문에, 승압 전압 VBOOST를 전원 전압 Vcc보다도 충분히 높게 하기 위해서는 승압 구동 용량을 증가시킬 필요가 있다. 캐패시터 소자가 폴리실리콘 재질로 이루어지고 단일의 소자로 용량이 증가되게 되는 경우, 소자 영역이 증가됨에 따라, 승압 구동 용량의 클럭 전송 속도가 저하하여 승압 동작 속도가 저하된다. 상기 문제를 해소하기 위해, 승압 구동 용량 C를 병렬로 접속되어있는 복수개의 소자로 분할함으로써, 기생 저항을 가능한 한 적게 감소되게 한다.

본 발명에서, 승압 전압 VBOOST는 승압 구동 용량 C를 변화시킴으로써 미리 결정된 레벨을 초과하지 않도록 제어된다. 이를 위해, 승압 구동 용량 C가 도 3에 나타낸 바와 같이, 2개의 용량 C1 및 C2에 의해 실현되며, 또한 승압 회로 유닛(2)의 동작이 승압 정지 신호 BLIMT에 응답하여 정지된다.

본 발명에서는, 도 1에 나타낸 2개의 다이오드(20 및 21)의 리미트 회로에서의 전류 경로가 승압 전압 VBOOST의 결정으로 제거된다. 따라서, 승압 구동 용량 C1 및 C2와 부하 캐패시터 Cout에 축적된 전하가 손실되지 않는다. 따라서, 승압 동작의 리세팅 후에 승압 전압 VBOOST가 전원 전압 Vcc보다도 작은 전압으로 저하되어, 다음의 승압 동작으로의 프리차지 시간이 짧으면 승압 전압이 감소된다고 하는 경우가 없게 된다. 승압 동작의 리세팅이란, 승압 동작이 정지되어 승압 구동 신호 ATDBST가 비활성 상태로 설정되는 것을 의미한다.

2개의 승압 구동 용량 C1과 C2 간의 관계는 C1 > C2의 관계가 바람직하며, 승압 구동 용량 C2에 대한 승압 구동 용량 C1의 비는 2 : 1이 바람직하다. 승압 구동 용량을 3개의 소자로 분할하여 승압 정지 신호를 이 3개의 소자에 인가하는 변형예에서도 동일한 효과가 얻어질 수 있다.

도 2에 나타낸 실시예의 동작에 대하여 도 6의 (a) 내지 (g)의 파형도를 참조하여 설명한다.

설명을 단순화하기 위해, 각 신호의 고 레벨은 전원 전압 Vcc, 저 레벨은 접지 전압 GND로 한다. 본 실시예의 비휘발성 반도체 메모리 장치는 행 어드레스가 결정되지 않은 초기 상태에 있을 때, 워드선 드라이브 WD의 NMOS 트랜지스터 T1이 턴온되고 PMOS 트랜지스터 T2가 턴오프되어 있다. 따라서, 워드선 WL은 접지 전압의 0 볼트로 로딩된다. 또한, 승압 전압 VBOOST는 상술한 바와 같이 충전용 트랜지스터(10)에 의해 전원 전압 Vcc로 충전된다.

이 상태에서, 어드레스 버퍼 AB에서의 비휘발성 반도체 메모리 장치의 초기 어드레스 데이터의 행 어드레스가 도 6에 나타낸 바와 같이 변화되면, 행 어드레스 RD의 대응하는 NMOS 트랜지스터 T1은 턴오프되고, 대응하는 PMOS 트랜지스터 T2는 턴온된다. 그 결과, 워드선 전압 VWORD가 충전용 트랜지스터(10)로부터 워드선 WL에 인가된다. 이 경우, 워드선 전압 VWORD는 Vcc이다.

본 실시예에서는 2개의 승압 회로 유닛(1 및 2)이 채택되었지만, 승압 회로 유닛의 수는 3개 이상일 수 있다. 예를 들면, 동일한 승압 구동 용량을 갖는 3개의 승압 회로 유닛을 설치하여, 3개의 승압 회로 유닛 중 하나의 승압 기능을 승압 정지 신호 BLIMT에 응답하여 정지시킬 수 있다.

NMOS 트랜지스터 T1 및 PMOS 트랜지스터 T2가 반전된 후, ATD 회로 AT는 도 6의 (b)에 나타낸 바와 같이, 적은 지연을 갖고 승압 구동 신호 ATDBST를 활성화시킨다. 이는 후술하는 이유에 기초한다. 즉, 승압 전압 VBOOST는 승압 구동 신호 ATDBST의 활성화에 응답하여, 후술하는 순서를 통해 전원 전압 Vcc보다도 높은 전압으로 상승된다. NMOS 트랜지스터가 턴온 상태에서 턴오프 상태로 스위칭되는 데 필요한 미리 결정된 시간 마진이 제공되지 않으면, 트랜지스터 T1 및 T2가 도통 상태에 있는 동안의 시간 주기가 있어, 전압 스위칭 회로 SW로부터 PMOS 트랜지스터T2 및 NMOS 트랜지스터 T1을 통해 접지로 관통 전류가 흐르게 된다. 따라서, 적은 지연은 승압 전압 VBOOST의 발생에 기여하는 전하가 손실되는 것을 방지하기 위해 제공된다.

승압 구동 신호 ATDBST는 부 펄스(negative pulse)이다. 따라서, 2개의 인버터 I3 및 I4를 통해 통과된 승압 신호 BOOST1도, 도 6의 (c)에 나타낸 바와 같이 부 펄스이다. 또한, 승압 정지 신호 BLIMT가 도 6의 (f)에 나타낸 바와 같이 개시점에서 전원 전압 Vcc로 설정되기 때문에, 도 6의 (d)에 나타낸 바와 같이, 승압 정지 신호 BLIMT 및 인버터 I3의 출력을 입력으로 하는 NAND 게이트 NA의 출력으로서의 승압 신호 BOOST2 역시 부 펄스이다.

승압 구동 용량 C1 및 C2의 기능에 기초하여, 승압 전압 VBOOST는 도 6의 (e)에 나타낸 바와 같이, 상술한 수학식 1로부터 결정된 다음과 같은 전압으로 상승된다.

승압 전압 VBOOST가 기준 전압 REF를 초과하면, 도 6의 (f)에 나타낸 바와 같이, 전압 검출 회로(3)는 승압 정지 신호 BLIMT를 활성화시켜 부 펄스를 갖게 한다. 이 때문에, NAND 게이트는 승압 신호 BOOST2를 전원 전압 Vcc로 복귀시키고, 인버터 I2는 승압 구동 용량 C2로의 충전 동작을 정지한다. 그 결과, 승압 회로 유닛(1)만이 승압 전압 VBOOST의 발생에 기여한다. 따라서, 승압 전압 VBOOST의상승 곡선은 완만하게 된다. 이 경우, 용량 C2는 부하 용량 Cout에 대한 추가 부하 용량으로서 기능할 수 있다. 따라서, 승압 전압 VBOOST의 상승 곡선은 더욱 완만하게 될 수 있다.

이 방법에서는, 승압 전압 Vcc, 즉 워드선 전압 VWORD가 부적절한 전압으로 승압되는 것을 전하의 손실없이 방지할 수 있다. 이는, ATD 회로 AT가 승압 구동 신호 ATDBST를 비활성화시킬 때에 승압 전압 VBOOST가 전원 전압 레벨 Vcc로 저하되기 때문이다. 따라서, 전하가 손실되는 종래예와는 달리, 승압 전압 VBOOST가 전원 전압 Vcc보다도 낮은 전압으로 감소되는 경우가 없다.

본 발명은 복수개의 승압 회로 유닛의 출력을 접속하여 승압 전압을 생성하는 구성을 갖는다. 또한, 승압 전압이 미리 결정된 전압을 초과하면, 승압 회로 유닛의 일부 기능을 제한하도록 제어된다. 따라서, 전압 변화가 적은 승압 전압을 얻을 수 있다. 또한, 본 발명은 승압 전압을 전압 변화가 적은 상태로 유지하기 위해 전류 경로를 형성하지 않도록 한 구성이기 때문에, 승압 전압의 생성에 이용되는 전하가 손실되지 않는다. 따라서, 승압 리세팅시에 승압 전압이 초기 전압으로 신속하게 복귀된다. 이 때문에, 리세팅 동작 및 프리차징 동작에 요구되는 시간이 단축될 수 있다. 따라서, 고속의 동작성 및 고 신뢰성을 갖춘 반도체 메모리 장치가 실현될 수 있다.

Claims

승압 회로에 있어서,

출력이 서로 접속되고 각각이 전압 승압 기능을 가지며, 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생하기 위한 복수개의 승압 회로 유닛;

상기 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여, 상기 승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생하기 위한 전압 검출 회로; 및

상기 전압 제어 신호에 응답하여 상기 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 제한하기 위한 승압 제어 회로

를 포함하는 것을 특징으로 하는 승압 회로.
제1항에 있어서, 상기 복수개의 승압 회로 유닛 중 상기 미리 결정된 승압 회로 유닛 이외의 나머지 승압 회로 유닛은 상기 전압 승압 기능을 계속해서 수행하는 것을 특징으로 하는 승압 회로.
제1항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 및 제2 승압 회로 유닛이며, 상기 제2 승압 회로 유닛은 상기 미리 결정된 승압 회로 유닛인 것을 특징으로 하는 승압 회로.
제3항에 있어서, 상기 제1 및 제2 승압 회로 유닛은 상기 전압 승압 기능에 이용되는 제1 및 제2 캐패시터를 포함하며, 상기 제1 승압 회로 유닛의 용량은 상기 제2 승압 회로 유닛의 용량보다 큰 것을 특징으로 하는 승압 회로.
제1항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 내지 제3 승압 회로 유닛이며, 상기 미리 결정된 승압 회로 유닛은 상기 제3 승압 회로 유닛인 것을 특징으로 하는 승압 회로.
제5항에 있어서, 상기 제1 내지 제3 승압 회로 유닛은 용량이 동일한 캐패시터를 갖는 것을 특징으로 하는 승압 회로.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 승압 제어 회로는 상기 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 정지시켜 상기 전압 승압 기능을 제한하는 것을 특징으로 하는 승압 회로.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 승압 회로는 메모리 셀 어레이용 워드선을 갖는 반도체 메모리 장치 내에 포함되며,

상기 구동 신호는 어드레스의 스위칭에 응답하여 발생되고,

상기 승압 전압은 상기 어드레스에 대응하는 상기 워드선 중 하나에 인가되는

것을 특징으로 하는 승압 회로.
전압을 승압하는 방법에 있어서,

출력이 서로 접속되고 각각이 전압 승압 기능을 갖는 복수개의 승압 회로 유닛에 의한 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생하는 단계;

상기 승압 전압이 미리 결정된 전압보다도 높은지의 여부를 검출하여, 상기 승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생하는 단계; 및

상기 전압 제어 신호에 응답하여 상기 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 제한하는 단계

를 포함하는 것을 특징으로 하는 전압 승압 방법.
제9항에 있어서, 상기 제한하는 단계는 상기 복수개의 승압 회로 유닛 중 상기 미리 결정된 승압 회로 유닛 이외의 나머지 승압 회로 유닛에서는 상기 전압 승압 기능을 계속해서 수행하는 단계를 포함하는 것을 특징으로 하는 전압 승압 방법.
제9항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 및 제2 승압 회로 유닛이며, 상기 제2 승압 회로 유닛은 상기 미리 결정된 승압 회로 유닛이고,

상기 제1 및 제2 승압 회로 유닛은 상기 전압 승압 기능에 이용되는 제1 및제2 캐패시터를 포함하며, 상기 제1 승압 회로 유닛의 용량은 상기 제2 승압 회로 유닛의 용량보다 큰 것을 특징으로 하는 전압 승압 방법.
제9항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 내지 제3 승압 회로 유닛이며, 상기 미리 결정된 승압 회로 유닛은 상기 제3 승압 회로 유닛이고,

상기 제1 내지 제3 승압 회로 유닛은 용량이 동일한 캐패시터를 갖는 것을 특징으로 하는 전압 승압 방법.
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 제한하는 단계는 상기 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 정지하는 단계를 포함하는 것을 특징으로 하는 전압 승압 방법.
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 승압 회로는 메모리 셀 어레이용 워드선을 갖는 반도체 메모리 장치 내에 포함되며,

상기 방법은,

어드레스의 스위칭에 응답하여 상기 구동 신호를 발생하는 단계; 및

상기 어드레스에 대응하는 상기 워드선 중 하나에 상기 승압 전압을 인가하는 단계를 더 포함하는

것을 특징으로 하는 전압 승압 방법.
승압 회로에 있어서,

각각이 캐패시터를 포함하며, 그 출력이 서로 접속되어 있는 복수개의 승압 회로 유닛 - 상기 캐패시터는 구동 신호에 응답하여 전원 전압보다도 높은 승압 전압을 발생하여 부하 캐패시터를 충전하는 전압 승압 기능에 이용됨 -;

상기 승압 전압이 미리 결정된 전압보다 높은지의 여부를 검출하여, 상기 승압 전압이 미리 결정된 전압보다도 높다고 검출될 때 전압 제어 신호를 발생하기 위한 전압 검출 회로; 및

상기 전압 제어 신호에 응답하여 상기 복수개의 승압 회로 유닛 중 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 제한하여 상기 미리 결정된 승압 회로 유닛의 상기 캐패시터가 상기 승압 전압으로 충전되는 추가 부하 캐패시터로서 동작하는 승압 제어 회로

를 포함하는 것을 특징으로 하는 승압 회로.
제15항에 있어서, 상기 복수개의 승압 회로 유닛 중 상기 미리 결정된 승압 회로 유닛 이외의 나머지 승압 회로 유닛은 상기 전압 승압 기능을 계속해서 수행하는 것을 특징으로 하는 승압 회로.
제15항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 및 제2 승압 회로 유닛이며, 상기 제2 승압 회로 유닛은 상기 미리 결정된 승압 회로 유닛인 것을 특징으로 하는 승압 회로.
제17항에 있어서, 상기 제1 및 제2 승압 회로 유닛은 제1 및 제2 캐패시터를 포함하며, 상기 제1 승압 회로 유닛의 용량은 상기 제2 승압 회로 유닛의 용량보다 큰 것을 특징으로 하는 승압 회로.
제15항에 있어서, 상기 복수개의 승압 회로 유닛은 제1 내지 제3 승압 회로 유닛이며, 상기 미리 결정된 승압 회로 유닛은 상기 제3 승압 회로 유닛인 것을 특징으로 하는 승압 회로.
제19항에 있어서, 상기 제1 내지 제3 승압 회로 유닛은 용량이 동일한 캐패시터를 갖는 것을 특징으로 하는 승압 회로.
제15항 내지 제20항 중 어느 한 항에 있어서, 상기 승압 제어 회로는 상기 미리 결정된 승압 회로 유닛의 상기 전압 승압 기능을 정지시켜 상기 전압 승압 기능을 제한하는 것을 특징으로 하는 승압 회로.
제15항 내지 제20항 중 어느 한 항에 있어서, 상기 승압 회로는 메모리 셀 어레이용 워드선을 갖는 반도체 메모리 장치 내에 포함되며,

상기 구동 신호는 어드레스의 스위칭에 응답하여 발생되고,

상기 승압 전압은 상기 어드레스에 대응하는 상기 워드선 중 하나에 인가되는

것을 특징으로 하는 승압 회로.