JP2007110892A - 静電結合支援型電圧切り替え - Google Patents

静電結合支援型電圧切り替え Download PDF

Info

Publication number
JP2007110892A
JP2007110892A JP2006277871A JP2006277871A JP2007110892A JP 2007110892 A JP2007110892 A JP 2007110892A JP 2006277871 A JP2006277871 A JP 2006277871A JP 2006277871 A JP2006277871 A JP 2006277871A JP 2007110892 A JP2007110892 A JP 2007110892A
Authority
JP
Japan
Prior art keywords
voltage
switch
load
memory
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006277871A
Other languages
English (en)
Inventor
Ernst Stahl
エルンスト,スタール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007110892A publication Critical patent/JP2007110892A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072Circuits for initialization, powering up or down, clearing memory or presetting
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】本発明は、増圧電圧を供給するために構成されたチャージポンプと、上記増圧電圧よりも低い電圧を供給するために構成された電圧源と、負荷とを含むシステムに関するものである。
【解決手段】このシステムは、負荷に結合された結合コンデンサと、チャージポンプと負荷との間に結合された第1スイッチと、電圧源と負荷との間に結合された第2スイッチとを含んでいる。
【選択図】図1

Description

発明の詳細な説明
〔背景技術〕
デジタル回路には、チャージポンプを用いて動作するものがある。チャージポンプは、コンデンサを用いてエネルギーを蓄え、出力部に移動することにより、電圧を上げたり下げたりする電源である。電荷が、レギュレータおよびスイッチング回路に制御され、1つのコンデンサから他のコンデンサに移動する。チャージポンプを用いて動作できる回路の一形態が、ランダムアクセスメモリ(RAM)、ダイナミックランダムアクセスメモリ(DRAM)、シンクロナスダイナミックランダムアクセスメモリ(Synchronous Dynamic Random Access Memory、SDRAM)または、Double Data Rate-Synchronous Dynamic Random Access Memory(DDR‐SDRAM)といった、記憶回路である。
DRAMでは、通常、サブスレッショルド電流、接合リーク、ゲート電圧依存ドレインリーク(GIDL)、ゲート酸化膜リーク(gate oxide leakage)などの、複数の漏れ電流が表れる。これらの漏れ電流を低減するために、低電力DRAMが、通常、回路を非活性状態にするために、内部の増圧電圧(boosted voltage)(つまり、外部電源よりも高い電圧)を低減する。増圧電圧は、通常、電流効率が元々低いチャージポンプによって供給される。例えば、典型的な単一チャージポンプ(single stage charge pump)の効率は、50%未満である。非活性状態であった回路を起動するために、該回路の電圧を、再び増圧電圧に引き上げる。チャージポンプを用いて非活性状態であった回路の電圧を再び増圧電圧に引き上げる場合、実際に負荷(load)に必要な電流よりも多くの電流を、このシステムに供給する必要がある。
US5999425号明細書(1999年12月7日特許) US6486715号明細書(2002年11月26日特許)
〔発明の概要〕
本発明の一形態は、1つのシステムを提示する。このシステムは、増圧電圧を供給するために構成されたチャージポンプ、増圧電圧よりも低い電圧を供給するために構成された電圧源、および、負荷を含んでいる。また、このシステムは、該負荷に結合された結合コンデンサ、チャージポンプと負荷との間に結合された第1スイッチ、および、電圧源と負荷との間に結合された第2スイッチを含んでいる。
添付の図面は、本発明をよりよく理解するためのものであり、本明細書の一部に含まれ、該一部を構成している。これらの図面は、本発明の実施形態を示しており、発明の詳細な説明と共に、本発明の原理の説明に用いられる。本発明の他の実施形態および本発明の対象とする利点の多くを、以下の詳細な説明を参照することによって、よりよく理解することにより、該実施形態および該利点の多くを容易に正しく評価できるだろう。図面の部材は、必ずしも縮尺どおりではない。同様の部材には、同じ参照符号を付した。
図1は、電子デバイスの一実施形態を示すブロック図である。
図2は、負荷に結合された静電結合支援型電圧スイッチの一実施形態を示す図である。
図3は、待機モードまたは自己リフレッシュモードからアクティブモードに、静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
図4は、アクティブモードから待機モードまたは自己リフレッシュモードに静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
〔詳細な説明〕
図1は、電子システム100の一実施形態を示すブロック図である。電子システム100は、ホスト102と、記憶回路106とを含んでいる。ホスト102は、記憶通信路104を介して、記憶回路106に電気的に結合されている。ホスト102は、マイクロプロセッサやマイクロコントローラを含んだコンピュータシステムなどの、あらゆる適切な電子ホストである。また、記憶回路106は、静電結合支援型電圧スイッチによって記憶回路に印加された電圧を切り替えるメモリなどの、あらゆる適切なメモリである。一実施形態では、記憶回路106は、ダイナミックランダムアクセスメモリ(DRAM)、シンクロナスダイナミックランダムアクセスメモリ(SDRAM)または、Double Data Rate-Synchronous Dynamic Random Access Memory(DDR‐SDRAM)などの、ランダムアクセスメモリ(RAM)を含んでいる。
記憶回路106は、静電結合支援型電圧スイッチ108を含んでいる。静電結合支援型電圧スイッチ108は、CONTROL信号経路110の制御(CONTROL)信号を受信し、電圧信号(V_LOAD)を、V_LOAD信号経路112を介して記憶回路106の負荷に供給する。一実施形態では、静電結合支援型電圧スイッチ108は、CONTROL信号経路110のCONTROL信号を、ホスト102からメモリ通信路104を介して受信する。その他の実施形態では、静電結合支援型電圧スイッチ108は、CONTROL信号経路110のCONTROL信号を、あらゆる適切なデバイス(例えば、記憶回路106の中または外に位置する専用回路)から受信する。
静電結合支援型電圧スイッチ108は、V_LOAD信号経路112のV_LOAD信号を、CONTROL信号経路110のCONTROL信号に基づいて供給する。V_LOAD信号が供給された記憶回路106の回路がアクティブモードである場合、V_LOAD信号は、増圧電圧である。V_LOAD信号が供給された記憶回路106の回路が、待機モードまたは自己リフレッシュモードといった非活性モード(inactive mode)である場合、V_LOAD信号の電圧は、上記増圧電圧よりも低い。
CONTROL信号経路110のCONTROL信号は、静電結合支援型電圧スイッチ108から出力されるV_LOAD信号を低電圧または増圧電圧に切り替えるために用いられる。チャージポンプが負荷に電力を供給する前に、CONTROL信号に応じて、結合コンデンサを充電してV_LOAD信号を増圧電圧に上げる。したがって、チャージポンプからの電流は、V_LOAD信号の低電圧から増圧電圧への切り替えには用いられない。低電圧から増圧電圧への切り替えプロセス中に電流が保存されるように、結合コンデンサの電流効率は、ほぼ100%になっている。
図2は、負荷に結合された静電結合支援型電圧スイッチ108の一実施形態を示す図である。静電結合支援型電圧スイッチ108は、チャージポンプ122と、電圧源132と、スイッチS1 128と、スイッチS2 138と、バッファ140と、結合コンデンサ(C_COUPLE)144とを含んでいる。負荷は、容量性負荷(C_LOAD)146と、抵抗性負荷(R_LOAD)148とを含んでいる。C_LOAD146は、記憶回路106の回路の負荷容量を示し、R_LOAD148は、記憶回路106の回路の抵抗を示している。アクティブモードの間、動作電流(いくつかの実施形態でのみ、漏れ電流であってもよい)がR_LOAD148を通過する。待機モードまたは自己リフレッシュモードの間、漏れ電流がR_LOAD148を通過する。
チャージポンプ122は、第1電圧(VDD)120と、該第1電圧120よりも低い第2電圧(VSS)124とを受信する。一実施形態では、VSS124はゼロボルトである。チャージポンプ122の出力部は、V1信号経路126を介して、スイッチS1 128の一端に電気的に結合されている。電圧源132は、第3電圧130と、それよりも低い第4電圧134とを受信する。一実施形態では、第3電圧130がVDD120であり、第4電圧134はVSS124である。電圧源132は、電源VDD、電圧発生器、チャージポンプ、または、他の適切な電圧源を含んでいる。電圧源132の出力部は、V2信号経路136を介して、スイッチS2 138の一端に電気的に結合されている。
スイッチS1 128のもう一方の端と、スイッチS2 138のもう一方の端とは、C_COUPLE144の一端と、C_LOAD146の一端と、R_LOAD148の一端とに、V_LOAD信号経路112を介して電気的に結合されている。バッファ140の入力部は、VC信号経路142を介して、C_COUPLE144のもう一方の端に電気的に結合されている。C_LOAD146のもう一方の端は、信号経路152を介して、R_LOAD148のもう一方の端と、共通のアース(common or ground)150とに電気的に連結されている。
チャージポンプ122は、増圧電圧V1をV1信号経路126に供給する。増圧電圧V1は、VDDよりも高い。また、増圧電圧V1は、アクティブモードの間、C_LOAD146とR_LOAD148とに供給される。電圧源132は、電圧V2をV2信号経路136に供給する。電圧V2は、増圧電圧V1よりも低い。また、電圧V2は、待機モードまたは自己リフレッシュモードの間、C_LOAD146とR_LOAD148に供給される。
スイッチS1 128およびスイッチS2 138は、電圧スイッチである。スイッチS1 128をOFF状態にすると、V1信号経路126の増圧電圧V1は、V_LOAD信号経路112を通過できなくなる。スイッチS1 128をON状態にすると、V1信号経路126の増圧電圧V1は、V_LOAD信号経路112を通過する。スイッチS2 138をON状態にすると、V2信号経路136の電圧V2は、V_LOAD信号経路112を通過する。スイッチS1 128およびスイッチS2 138は、ホスト102、または、記憶回路106内の制御回路によって、制御されている。アクティブモードの間、スイッチS1 128はON状態であり、スイッチS2 138はOFF状態にある。待機モードまたは自己リフレッシュモードの間、スイッチS1 128はOFF状態であり、スイッチS2 138はON状態にある。
バッファ140は、CONTROL信号経路110のCONTROL信号を受信して、VC信号経路142のVC信号を供給する。CONTROL信号は、アクティブモードの間、論理的に高く、待機モードまたは自己リフレッシュモードの間、論理的に低い。CONTROL信号が論理的に高い場合、バッファ140は、VC電圧信号を供給して、C_COUPLE144を増圧電圧V1まで充電する。C_COUPLE144は、V_LOAD信号経路112のV_LOAD信号を増圧電圧V1まで上げる電荷結合コンデンサである。CONTROL信号が論理的に低い場合、バッファ140は、VC電圧信号を供給せず、C_COUPLE144は放電する。
C_COUPLE144を用いない電圧の切り替えは、以下のように行われる。アクティブモードの間、スイッチS1 128はON状態であり、スイッチS2 138はOFF状態である。V_LOADは増圧電圧V1である。待機モードまたは自己リフレッシュモードの間、スイッチS1 128はOFF状態であり、スイッチS2 138はON状態であり、V_LOADは低電圧V2である。C_COUPLE144を用いず、V_LOADを低電圧V2から増圧電圧V1に変えるために用いられる電荷Q_LOADを、次のように定義する。
方程式I
Q_LOAD=(V1−V2)×C_LOAD
効率が50%未満であるチャージポンプ122を用いて、該チャージポンプ122に外部から供給される電荷Q_SUPPLYを、次のように定義する。
方程式II
Q_SUPPLY>2×Q_LOAD
したがって、C_COUPLE144を用いずに、実際に負荷に用いられる電流よりも多くの電流がチャージポンプ122に供給される。
また、C_COUPLE144を用いた電圧の切り替えは、以下のように行われる。待機モードの間、スイッチS2 138はON状態であり、スイッチS1 128はOFF状態であり、V_LOADは低電圧V2であり、VCはVSSまたはゼロ電圧である。低電圧V2から増圧電圧V1への切り替えは、スイッチS2 138をOFF状態にし、VCを高レベル(VC_high)(例えば、VDD)に上げ、次に、スイッチS1 128をON状態にすることによって行われる。C_COUPLE144は、結合電荷Q_COUPLEがQ_LOADであるように選択される。したがって、C_COUPLEは次のように定義される。
方程式III
C_COUPLE=C_LOAD×(V1−V2)/(VC_high−(V1−V2))
Q_COUPLEがQ_LOADであるので、低電圧V2から増圧電圧V1に切り替える間、チャージポンプ122からの電流を用いない。バッファ140およびC_COUPLE144の電流効率がほぼ100%なので、低電圧V2から増圧電圧V1への切り替え工程の間に、およそQ_LOADの電荷が保存される。逆の工程が、増圧電圧V1から低電圧V2に切り替える工程である。しかし、電流は、通常、この方向には保存されない。なぜなら、低電圧V2は、通常、電源、または、電圧発生器から生じた電圧だからである。
図3は、静電結合支援型電圧スイッチ108を待機モードまたは自己リフレッシュモードからアクティブモードに切り替える方法の一実施形態を示す流れ図200である。202では、待機モード時に、スイッチS2 138はON状態であり、スイッチS1 128はOFF状態であり、V_LOADは低電圧V2であり、VCはVSSである。204では、スイッチS2 138はOFF状態である。206では、論理的に高いCONTROL信号が、バッファ140を駆動し、これにより、VCを供給してC_COUPLE144をVDDまで充電する。208では、スイッチS1 128はON状態である。210では、アクティブモード時に、スイッチS2 138はOFF状態であり、スイッチS1 128はON状態であり、V_LOADは増圧電圧V1であり、VCはVDDである。
図4は、静電結合支援型電圧スイッチ108をアクティブモードから待機モードまたは自己リフレッシュモードに切り替える方法の一実施形態を示す流れ図220である。222では、アクティブモード時に、スイッチS2 138はOFF状態であり、スイッチS1 128はON状態であり、V_LOADは増圧電圧V1であり、VCはVDDである。224では、スイッチS1 128はOFF状態である。226では、論理的に低いCONTROL信号が、C_COUPLE144を放電してVSSまで下げる。228では、スイッチS2 138はON状態である。230では、待機モード時に、スイッチS2 138はON状態であり、スイッチS1 128はOFF状態であり、V_LOADは低電圧V2であり、VCはVSSである。
本発明の実施形態は、記憶回路を低電圧からより高い増圧電圧への切り替えに用いられる電流を低減するための、静電結合支援型電圧切り替え(capacitive coupling assisted voltage switching)を提示する。切り替えを行ってチャージポンプから負荷を供給する前に、結合コンデンサを充電して負荷の電圧を上げることにより、電力が保存される。
電子デバイスの一実施形態を示すブロック図である。 負荷に結合された静電結合支援型電圧スイッチの一実施形態を示す図である。 待機モードまたは自己リフレッシュモードからアクティブモードに、静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。 アクティブモードから待機モードまたは自己リフレッシュモードに静電結合支援型電圧スイッチを切り替える方法の一実施形態を示す流れ図である。
符号の説明
100 電子システム
102 ホスト
104 記憶通信路
106 記憶回路
108 静電結合支援型電圧スイッチ
110 CONTROL信号経路
112 V_LOAD信号経路
120 第1電圧(VDD)
122 チャージポンプ
124 第2電圧(VSS)
126 V1信号経路
128 スイッチS1
130 第3電圧
132 電圧源
134 第4電圧
136 V2信号経路
138 スイッチS2
140 バッファ
142 VC信号経路
144 C_COUPLE
146 C_LOAD
148 R_LOAD
150 共通のアース
152 信号経路

Claims (25)

  1. 増圧電圧を供給するために構成されたチャージポンプと、
    上記増圧電圧よりも低い電圧を供給するために構成された電圧源と、
    負荷と、
    上記負荷に結合された結合コンデンサと、
    上記チャージポンプと上記負荷との間に結合された第1スイッチと、
    上記電圧源と上記負荷との間に結合された第2スイッチとを含むシステム。
  2. 上記結合コンデンサは、第1スイッチがOFF状態であり、第2スイッチがOFF状態である場合、負荷に供給される電圧を上記増圧電圧に上げるために充電されるように構成されており、上記結合コンデンサが上記負荷に供給される電圧を上記増圧電圧に上げるとすぐに、上記第1スイッチは、上記増圧電圧を上記負荷に供給するためにON状態になるように構成されている、請求項1に記載のシステム。
  3. 上記電圧源は電圧発生器を含んでいる、請求項1に記載のシステム。
  4. 上記電圧源はチャージポンプを含んでいる、請求項1に記載のシステム。
  5. さらに、
    上記結合コンデンサに結合されたバッファであって、上記結合コンデンサを制御信号に基づいて駆動するように構成されたバッファを含む、請求項1に記載のシステム。
  6. 第1電圧を供給するために内部電圧を上げるように構成されたチャージポンプと、
    上記第1電圧よりも低い第2電圧を供給するために構成された電源と、
    記憶回路と、
    上記第1電圧を上記記憶回路に選択的に供給するために構成された第1電圧スイッチと、
    上記第2電圧を上記記憶回路に選択的に供給するために構成された第2電圧スイッチと、
    上記チャージポンプからの電流を用いずに、上記記憶回路に供給する電圧を第2電圧から第1電圧に切り替えるために構成された、電荷結合コンデンサと、
    上記電荷結合コンデンサを制御信号を用いて駆動するために構成されたバッファとを含む、メモリ。
  7. 上記メモリがダイナミックランダムアクセスメモリを含んでいる、請求項6に記載のメモリ。
  8. 上記電源が電圧発生器を含んでいる、請求項6に記載のメモリ。
  9. 上記電源がチャージポンプを含んでいる、請求項6に記載のメモリ。
  10. 上記第2電圧スイッチが、自己リフレッシュモードの間、上記第2電圧をメモリ回路に供給するように構成されている、請求項6に記載のメモリ。
  11. 第1電圧を供給するために構成されたチャージポンプと、
    上記第1電圧よりも低い第2電圧を供給するために構成された電源と、
    負荷に供給する電圧を第2電圧から第1電圧に切り替えるための手段であって、上記の切り替えを行う間、チャージポンプからの電流を用いずに、負荷に供給する電圧を第2電圧から第1電圧に切り替えるための手段と、を含む、メモリ。
  12. さらに、
    上記負荷に供給する電圧を第1電圧から第2電圧に切り替えるための手段を含む、請求項11に記載のメモリ。
  13. 上記負荷に供給する電圧を第1電圧から第2電圧に切り替えるための手段は、上記負荷に供給する電圧をアクティブモードの間に第1電圧から第2電圧に切り替えるための手段を含んでいる、請求項12に記載のメモリ。
  14. 上記負荷に供給する電圧を第2電圧から第1電圧に切り替えるための手段は、上記負荷に供給する電圧を自己リフレッシュモードの間に第2電圧から第1電圧に切り替えるための手段を含んでいる、請求項11に記載のメモリ。
  15. 上記負荷はコンデンサと抵抗とを含んでいる、請求項11に記載のメモリ。
  16. 自己リフレッシュモード時にメモリを用いて負荷に第1電圧を供給するために第1スイッチをON状態にする工程と
    上記自己リフレッシュモード時にメモリを用いてチャージポンプから上記負荷に第2電圧を供給しないようにするために第2スイッチをOFF状態にする工程と、
    上記自己リフレッシュモードであるときに、第1電圧を上記負荷に供給しないようにするために第1スイッチをOFF状態にする工程と、
    上記負荷に結合された結合コンデンサを第2電圧まで充電する工程と、
    上記第2電圧をチャージポンプから上記負荷に供給するために第2スイッチをON状態にする工程とを含む、メモリにおいて自己リフレッシュモードからアクティブモードに切り替えるための方法。
  17. 上記第2電圧を供給しないようにするために第2スイッチをOFF状態にする工程は、第1電圧よりも高い第2電圧を供給しないようにするために第2スイッチをOFF状態にする工程を含んでいる、請求項16に記載の方法。
  18. 上記第1電圧を供給するために第1スイッチをON状態にする工程は、電圧発生器から第1電圧を出力するために第1スイッチをON状態にする工程を含んでいる、請求項16に記載の方法。
  19. 上記第1電圧を供給するために第1スイッチをON状態にする工程は、チャージポンプから第1電圧を出力するために第1スイッチをON状態にする工程を含んでいる、請求項16に記載の方法。
  20. 上記結合コンデンサを第2電圧まで充電する工程は、制御信号に応じてバッファを介して結合コンデンサを第2電圧まで充電する工程を含んでいる、請求項16に記載の方法。
  21. 自己リフレッシュモード時に、第1電源(a first power source)から第1スイッチを介して記憶回路に電力を供給する工程と、
    上記自己リフレッシュモードであるときに第1スイッチをOFF状態にする工程と、
    上記記憶回路に結合された結合コンデンサを第2電圧まで充電する工程と、
    アクティブモード時に、チャージポンプから第2スイッチを介して記憶回路に電力を供給する工程と、を含む、メモリ駆動方法。
  22. 上記結合コンデンサを第2電圧まで充電する工程は、記憶回路に供給される電圧をチャージポンプによって供給される電圧に上げるために上記結合コンデンサを第2電圧まで充電する工程を含んでいる、請求項21に記載の方法。
  23. 上記第1スイッチを介して記憶回路に電力を供給する工程は、電圧発生器から第1スイッチを介して記憶回路に電力を供給する工程を含んでいる、請求項21に記載の方法。
  24. 上記第1スイッチを介して記憶回路に電力を供給する工程は、チャージポンプから第1スイッチを介して記憶回路に電力を供給する工程を含んでいる、請求項21に記載の方法。
  25. 上記記憶回路に結合された結合コンデンサを第2電圧まで充電する工程は、上記記憶回路に結合された結合コンデンサを、第1電圧よりも高い第2電圧まで充電する工程を含んでいる、請求項21に記載の方法。
JP2006277871A 2005-10-11 2006-10-11 静電結合支援型電圧切り替え Abandoned JP2007110892A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/247,335 US20070081366A1 (en) 2005-10-11 2005-10-11 Capacitive coupling assisted voltage switching

Publications (1)

Publication Number Publication Date
JP2007110892A true JP2007110892A (ja) 2007-04-26

Family

ID=37910942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277871A Abandoned JP2007110892A (ja) 2005-10-11 2006-10-11 静電結合支援型電圧切り替え

Country Status (4)

Country Link
US (1) US20070081366A1 (ja)
JP (1) JP2007110892A (ja)
KR (1) KR100824762B1 (ja)
DE (1) DE102006047699A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054970A1 (en) * 2006-08-31 2008-03-06 Analog Devices, Inc. Voltage conveyor for changing voltage levels in a controlled manner
US9160166B2 (en) 2012-12-19 2015-10-13 Silicon Laboratories Inc. Charge pump for low power consumption apparatus and associated methods
US10153032B1 (en) * 2017-06-12 2018-12-11 Nanya Technology Corporation Pump system of a DRAM and method for operating the same
US10424364B1 (en) * 2018-09-27 2019-09-24 Winbond Electronics Corp. Memory device and control method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999425A (en) * 1998-01-15 1999-12-07 Cypress Semiconductor Corp. Charge pump architecture for integrated circuit
JP2001346377A (ja) * 2000-05-31 2001-12-14 Fujitsu Ltd 昇圧装置および昇圧方法
IT1320718B1 (it) * 2000-10-20 2003-12-10 St Microelectronics Srl Generatore di alta tensione di tipo capacitivo.
US6486715B2 (en) * 2001-04-02 2002-11-26 Sandisk Corporation System and method for achieving fast switching of analog voltages on large capacitive load
US7265606B1 (en) * 2004-09-02 2007-09-04 National Semiconductor Corporation Apparatus and method for a boot strap circuit for a boost voltage converter
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Also Published As

Publication number Publication date
KR20070040323A (ko) 2007-04-16
DE102006047699A1 (de) 2007-06-06
US20070081366A1 (en) 2007-04-12
KR100824762B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
US8860499B2 (en) Supply voltage generating circuit
JP2812230B2 (ja) バイアス電圧発生回路
JPS6085495A (ja) ダイナミツクram用サブストレ−トバイアス発生器
JP4090537B2 (ja) 半導体メモリ装置の内部昇圧電圧発生器
JP3497601B2 (ja) 半導体集積回路
JP2007110892A (ja) 静電結合支援型電圧切り替え
JP4413689B2 (ja) 電源起動シーケンスを有する半導体集積回路装置
KR101542918B1 (ko) 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치
KR20050021643A (ko) 고전압 공급 회로 및 고전압 공급 방법
JP3755907B2 (ja) 電圧発生回路
JP3502372B2 (ja) 投入制御機構付き電圧ポンプ
JP6406947B2 (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
US8194484B2 (en) Circuit precharging DRAM bit line
KR100564584B1 (ko) 별도의 전압 공급회로를 갖는 고전압 발생 장치
US6483756B2 (en) Sequence circuit and semiconductor device using sequence circuit
KR100510469B1 (ko) 승압회로를 구비하는 반도체 메모리장치
JP2008135114A (ja) 半導体集積回路装置
KR100282082B1 (ko) 워드 라인 드라이버 회로
JPH08205526A (ja) 半導体集積回路の内部電圧昇圧回路
JP2000036191A (ja) 半導体装置
JP3718040B2 (ja) 出力電圧発生回路装置
KR100527593B1 (ko) 비트라인 프리차지 전압(vblp) 및 셀 플레이트전압(vcp) 제어 장치
JPH02210689A (ja) 予定の電圧レベルを保つ方法
JP2011096296A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081225

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20081225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081225