KR100415101B1 - 반도체 메모리의 승압전압 발생기 - Google Patents
반도체 메모리의 승압전압 발생기 Download PDFInfo
- Publication number
- KR100415101B1 KR100415101B1 KR10-1998-0035128A KR19980035128A KR100415101B1 KR 100415101 B1 KR100415101 B1 KR 100415101B1 KR 19980035128 A KR19980035128 A KR 19980035128A KR 100415101 B1 KR100415101 B1 KR 100415101B1
- Authority
- KR
- South Korea
- Prior art keywords
- oscillation
- signal
- control signal
- output
- oscillating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
본 발명은 하나의 펌핑회로에 여러 가지 주파수의 발진신호를 제공함으로써, 리프레쉬 모드에 따라 다양한 크기의 승압전압을 발생시킬 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 뱅크액티브 신호 검출수단과 발진수단, 펌핑회로를 포함하여 이루어진다. 뱅크액티브 신호 검출수단은 적어도 두 개 이상의 뱅크액티브 신호가 활성화될 때 제 1 제어신호를 활성화시킨다. 발진수단은 서로 다른 주파수를 갖는 제 1 및 제 2 발진신호를 발생시키고, 제 1 및 제 2 발진신호 가운데 하나의 발진신호가 제 1 제어신호에 의해 선택적으로 출력되도록 이루어진다. 펌핑회로는 발진수단에서 출력되는 발진신호에 의해 전하의 펌핑동작이 이루어져서 승압전압을 발생시킨다.
Description
본 발명은 반도체 메모리의 승압전압 발생기에 관한 것으로, 소정 주파수의 발진신호에 의해 전하의 펌핑이 이루어져서 전원전압보다 높은 레벨의 승압전압을 발생시키는 반도체 메모리의 승압전압 발생기에 관한 것이다.
일반적으로 승압전압은 반도체 집적회로 전반에 걸쳐 매우 유용하게 사용되는 회로이다. 특히 반도체 메모리에서는 워드라인을 구동하는데 사용되는데, 이는 셀 트랜지스터의 임계전압에 의한 셀 전압의 손실을 방지하기 위한 것이다.
반도체 메모리(특히 디램)의 셀 트랜지스터는 누설전류의 발생을 억제하기 위하여 다른 일반적인 트랜지스터보다 상대적으로 매우 높은 임계전압을 갖는다. 따라서 셀 전압 또는 비트라인의 전압은 셀 트랜지스터의 높은 임계전압으로 인하여 전압강하가 발생한다.
따라서 전원전압(VDD)보다 높은 승압전압으로 워드라인을 구동함으로써 셀 트랜지스터의 높은 임계전압에 의한 셀 전압 또는 비트라인 전압의 강하를 방지하는 것이다.
승압전압 발생기의 기본적인 개념은 부하 캐패시터로 전하를 펌핑하여 부하 캐패시터 양단의 전압을 점차 증가시키는 것이다. 이와 같은 펌핑동작은 일반적으로 많이 알려진 펌핑회로에 의해 이루어지는데, 대부분의 펌핑회로는 소정 주파수의 발진신호에 의해 동작한다.
도 1은 종래의 승압전압 발생기를 나타낸 도면이다. 도 1에서는 발진회로의 구성을 강조하였다.
발진회로(102)에서 링 발진기(Ring Oscillator)의 출력이 노어 게이트(108)에 입력된다. 이 노어 게이트(108)에는 제어신호(CTL)가 입력되는데, 이 제어신호(CTL)는 발진회로(102)의 출력을 제어하기 위한 것이다.
제어신호(CTL)가 하이레벨이면 노어 게이트(108)의 출력은 로우 레벨로 고정되어 발진신호(OSC)는 출력되지 않는 것이 된다. 반대로 제어신호(CTL)가 로우레벨이면 링 발진기(106)의 출력이 노어 게이트(108)를 통하여 발진신호(OSC)로서 출력되는 것이다.
링 발진기(106)는 홀수개의 인버터(110∼114)가 직렬 연결되고, 마지막 인버터(114)의 출력이 첫 번째 인버터(110)의 입력으로 피드백되도록 구성된다.
발진회로(102)의 출력 즉, 노어 게이트(108)에서 출력되는 발진신호(OSC)는 펌핑회로(104)에 입력된다. 펌핑회로(104)에서는 이 발진신호(OSC)를 이용하여 펌핑동작을 수행한다.
도 2는 상술한 종래의 승압전압 발생기의 발진신호를 나타낸 파형도이다. 링 발진기(106)의 출력단인 노드(116)의 신호는 일정한 주기를 갖는 펄스신호이다. 제어신호(CTL)가 하이레벨인 동안에는 발진신호(OSC)가 로우레벨로 고정되어 있고, 발진신호(OSC)가 로우레벨인 동안에는 링 발진기(116)의 출력단(116)의 신호가 그대로 발진신호(OSC)로서 출력되는 것을 알 수 있다.
반도체 메모리 가운데 뱅크의 개념을 갖는 싱크로너스 디램에서 오토 리프레쉬 모드를 수행하는 경우에는, 상술한 발진회로와 펌핑회로를 다수개 구비하여 이를 풀 가동해야만 한다. 즉, 일반 리프레쉬 모드에서는 하나의 뱅크만을 리프레쉬하므로 많은 양의 승압전압을 발생시킬 필요가 없지만, 오토 리프레쉬 모드에서는 모든 메모리 셀 어레이, 즉 모든 뱅크를 모두 리프레쉬 해야하기 때문에 많은 양의 승압전압을 발생시켜야 하기 때문이다.
이를 만족하기 위해서는 많은 수의 발진회로와 펌핑회로를 구비하여야 하는데, 이렇게되면 칩 사이즈가 크게 증가하는 문제가 있다.
따라서 본 발명은 하나의 펌핑회로에 여러 가지 주파수의 발진신호를 제공함으로써, 리프레쉬 모드에 따라 다양한 크기의 승압전압을 발생시킬 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 뱅크액티브 신호 검출수단과 발진수단, 펌핑회로를 포함하여 이루어진다. 뱅크액티브 신호 검출수단은 적어도 두 개 이상의 뱅크액티브 신호가 활성화될 때 제 1 제어신호를 활성화시킨다. 발진수단은 서로 다른 주파수를 갖는 제 1 및 제 2 발진신호를 발생시키고, 제 1 및 제 2 발진신호 가운데 하나의 발진신호가 제 1 제어신호에 의해 선택적으로 출력되도록 이루어진다. 펌핑회로는 발진수단에서 출력되는 발진신호에 의해 전하의 펌핑동작이 이루어져서 승압전압을 발생시킨다.
도 1은 종래의 승압전압 발생기를 나타낸 도면.
도 2는 종래의 승압전압 발생기의 발진신호를 나타낸 파형도.
도 3은 본 발명에 따른 승압전압 발생기의 블록도.
도 4는 본 발명에 따른 승압전압 발생기의 발진회로의 회로도.
도 5는 본 발명에 따른 승압전압 발생기의 발진신호를 나타낸 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 304 : 발진회로 104, 306 : 펌핑회로
106, 402, 404 : 링 발진기 OSC : 발진신호
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 승압전압 발생기의 블록도이다.
뱅크액티브 신호 검출회로(302)는 다수개의 뱅크액티브 신호(BA0∼BAn)를 입력받아 제 1 제어신호(CTL1)를 발생시킨다. 두 개 이상의 뱅크액티브 신호(BA0∼BAn)가 활성화되면 제 1 제어신호(CTL1) 역시 하이레벨로 활성화된다. 발진회로(304)는 상술한 제 1 제어신호(CTL1)와 함께 또 다른 제어신호인 제 2 제어신호(CTL2)를 입력받아 발진신호(OSC)를 발생시켜서 펌핑회로(306)로 출력한다.
도 4는 도 3에 나타낸 본 발명에 따른 승압전압 발생기에서 발진회로의 구성을 나타낸 회로도이다.
발진회로(304)에는 두 개의 링 발진기(402)(404)를 갖는다. 첫 번째 링 발진기(402)를 보면, 홀수개의 인버터(406∼410)가 직렬 연결되고, 마지막 인버터(410)의 출력이 첫 번째 인버터(406)의 입력으로 피드백되도록 구성된다.
두 번째 링 발진기(404) 역시 동일한 개념의 구성을 갖는데, 다만, 첫 번째 링 발진기(402)를 구성하는 인버터(406∼410)들이 두 번째 링 발진기(404)를 구성하는 인버터(414∼418)들보다 큰 전류구동능력을 갖는다.
만약 첫 번째 링 발진기(402)와 두 번째 링 발진기(404)의 전류구동능력이 2:1의 비율을 갖도록 하면 각각의 링 발진기(402)(404)에서 얻어지는 발진신호의 주파수 역시 2:1의 비율을 갖게된다.
또 이 두 개의 링 발진기(402)(404)의 각각의 출력을 스위칭하기 위한 두 개의 트랜스미션 게이트(422)(424)를 갖는데, 이 두 개의 트랜스미션 게이트(422)(424)는 상술한 뱅크액티브 신호 검출회로(302)에서 출력되는 제 1 제어신호(CTL1)에 의해 상보적으로 스위칭된다.
제 1 제어신호(CTL1)가 하이레벨이면 첫 번째 트랜스미션 게이트(422)가 턴 온되어 상대적으로 높은 주파수의 발진신호(412)가 노어 게이트(430)에 입력된다. 반대로 제 1 제어신호(CTL1)가 로우레벨이면 두 번째 트랜스미션 게이트(424)가 턴 온되어 상대적으로 낮은 주파수의 발진신호(420)가 노어 게이트(430)에 입력된다.
각 트랜스미션 게이트(422)(424)의 출력(428)은 노어 게이트(430)의 제 1 입력신호가 되며, 이 노어 게이트(430)의 제 2 입력은 상술한 제 2 제어신호(CTL2)이다. 이 제 2 제어신호(CTL2)는 발진회로(304)의 출력을 제어하기 위한 것이다.
제 2 제어신호(CTL2)가 하이레벨이면 노어 게이트(430)의 출력은 로우 레벨로 고정되어 발진신호(OSC)는 출력되지 않는다. 반대로 제 2 제어신호(CTL2)가 로우레벨이면 트랜스미션 게이트(422)(424)의 출력(428)이 노어 게이트(430)를 통하여 발진신호(OSC)로서 출력된다.
결과적으로, 뱅크액티브 신호 검출회로(302)에 의해 두 개 이상의 뱅크액티브 신호가 활성화된 것이 검출되면(오토 리프레쉬 모드 등에서) 제 1 제어신호(CTL1)가 하이레벨로 활성화된다. 이 하이레벨의 제 1 제어신호(CTL1)는 발진회로(304)의 트랜스미션 게이트(422)를 턴 온시켜서 첫 번째 링 발진기(402)에서 출력되는 상대적으로 높은 주파수의 발진신호(412)가 노어 게이트(430)에 입력되도록 한다. 이때 제 2 제어신호(CTL2)가 로우레벨로 비활성화되어 있다면, 노어 게이트(430)에서는 높은 주파수의 발진신호(OSC)가 출력되는 것이다.
만약 하나의 뱅크액티브 신호만이 활성화되는 경우라면 제 1 제어신호(CTL1)는 로우레벨로 되어 발진회로(304)의 두 번째 트랜스미션 게이트(424)를 턴 온시켜서 두 번째 링 발진기(404)에서 출력되는 상대적으로 낮은 주파수의 발진신호(420)가 노어 게이트(430)에 입력되도록 한다.
이와 같은 본 발명에 따른 승압전압 발생기의 발진신호를 나타낸 파형도를 도 5에 나타내었다.
412와 420은 두 개의 링 발진기(402)(404)에서 출력되는 각각의 발진신호로서, 주파수가 2:1의 비율을 갖는것을 알 수 있다. 제 1 제어신호(CTL1)가 하이레벨일 때 출력되는 발진신호(OSC)의 주파수를 보면 높은 주파수의 발진신호(412)인 것을 알 수있다. 반대로 제 1 제어신호(CTL1)가 로우레벨일 때 출력되는 발진신호(OSC)의 주파수를 보면 낮은 주파수의 발진신호(412)인 것을 알 수 있다.
따라서 본 발명은 하나의 펌핑회로에 여러 가지 주파수의 발진신호를 제공함으로써, 리프레쉬 모드에 따라 다양한 크기의 승압전압을 발생시킬 수 있도록 한다.
Claims (3)
- 반도체 메모리의 승압전압 발생기에 있어서,적어도 두 개 이상의 뱅크액티브 신호가 활성화될 때 제 1 제어신호를 활성화시키는 뱅크액티브 신호 검출수단과;서로 다른 주파수를 갖는 제 1 및 제 2 발진신호를 발생시키고, 상기 제 1 및 제 2 발진신호 가운데 하나의 발진신호가 상기 제 1 제어신호에 의해 선택적으로 출력되도록 이루어지는 발진수단과;상기 발진수단에서 출력되는 발진신호에 의해 전하의 펌핑동작이 이루어져서 승압전압을 발생시키는 펌핑회로을 포함하는 반도체 메모리의 승압전압 발생기.
- 청구항 1에 있어서, 상기 발진회로는,제 1 주파수의 발진신호를 발생시키는 제 1 발진수단과;제 2 주파수의 발진신호를 발생시키는 제 2 발진수단과;상기 제 1 발진수단의 출력을 입력으로 받고, 상기 제 1 제어신호가 활성화될 때 턴 온되는 제 1 스위치와;상기 제 2 발진수단의 출력을 입력으로 받고, 상기 제 1 제어신호가 비활성화될때 턴 온되는 제 2 스위치를 포함하는 반도체 메모리의 승압전압 발생기.
- 청구항 2에 있어서, 상기 제 1 및 제 2 발진수단이 링 발진기인 것이 특징인 반도체 메모리의 승압전압 발생기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035128A KR100415101B1 (ko) | 1998-08-28 | 1998-08-28 | 반도체 메모리의 승압전압 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035128A KR100415101B1 (ko) | 1998-08-28 | 1998-08-28 | 반도체 메모리의 승압전압 발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015300A KR20000015300A (ko) | 2000-03-15 |
| KR100415101B1 true KR100415101B1 (ko) | 2004-02-14 |
Family
ID=19548674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035128A KR100415101B1 (ko) | 1998-08-28 | 1998-08-28 | 반도체 메모리의 승압전압 발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415101B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763850B1 (ko) * | 2006-09-06 | 2007-10-05 | 삼성전자주식회사 | 통합 발진 회로를 구비하는 플래시 메모리 장치 및 상기메모리 장치의 동작 방법 |
| KR100884607B1 (ko) * | 2007-09-03 | 2009-02-19 | 주식회사 하이닉스반도체 | 내부 전압 생성 회로를 구비하는 반도체 메모리 장치 및 그의 동작 방법 |
-
1998
- 1998-08-28 KR KR10-1998-0035128A patent/KR100415101B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015300A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
| US6046956A (en) | Semiconductor device, word line driver circuit and word line driving method | |
| US7710193B2 (en) | High voltage generator and word line driving high voltage generator of memory device | |
| US6230280B1 (en) | Synchronous semiconductor memory device capable of generating stable internal voltage | |
| US6784723B2 (en) | High voltage generation circuit | |
| US5461591A (en) | Voltage generator for semiconductor memory device | |
| US5687128A (en) | Power supply voltage boosting circuit of semiconductor memory device | |
| US20090167425A1 (en) | Semiconductor memory device having back-bias voltage in stable range | |
| US5179535A (en) | Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal | |
| US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
| US6011743A (en) | Charge pump circuit for memory device | |
| US6198341B1 (en) | Substrate bias voltage generating circuit for use in a semiconductor device | |
| US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
| KR20050021643A (ko) | 고전압 공급 회로 및 고전압 공급 방법 | |
| KR100415101B1 (ko) | 반도체 메모리의 승압전압 발생기 | |
| US6104659A (en) | Memory device | |
| JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| KR100398575B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| KR0132023B1 (ko) | 다단 펌프회로를 이용한 전압 발생기 | |
| KR100390995B1 (ko) | 반도체 메모리 소자의 고전압 발생장치 | |
| KR0142953B1 (ko) | 반도체 메모리 장치의 백바이어스 전압 발생회로 | |
| US5905400A (en) | Circuit configuration for generating a boosted output voltage | |
| KR100238867B1 (ko) | 반도체 메모리 장치의 승압회로 | |
| KR100548569B1 (ko) | 고전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |