KR100390995B1

KR100390995B1 - 반도체 메모리 소자의 고전압 발생장치

Info

Publication number: KR100390995B1
Application number: KR10-2001-0035786A
Authority: KR
Inventors: 최준기
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2003-07-12
Also published as: KR20030000126A

Abstract

본 발명은 반도체 메모리 소자의 고전압 발생장치에 관한 것으로서, 스탠바이/액티브 모드시에 듀얼 모드 펌프회로를 선택적으로 작동시켜서 펌프회로의 구동능력을 향상시키는 것을 목적으로 한다. 이러한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 소자의 고전압 발생장치는, 검출하고자 하는 전압의 레벨을 검출하여 출력하는 전압레벨 검출부; 상기 전압레벨 검출부의 출력신호를 입력받아, 스탠바이 발진신호와 액티브 발진신호를 발생시키는 오실레이터부; 액티브 신호에 응답하여 상기 스탠바이 발진신호와 액티브 발생신호를 선택적으로 출력하는 펌프 제어부; 및 상기 펌프 제어부의 출력신호에 응답하여, 액티브 동작시에만 액티브 모드로 전환되는 펌프회로부를 구비한다.

Description

반도체 메모리 소자의 고전압 발생장치{High voltage generator of semiconductor memory device}

본 발명은 반도체 메모리 소자의 고전압 발생장치에 관한 것으로, 보다 상세하게는 듀얼 모드 펌프회로를 이용하여 고전압 발생장치를 단순화시키도록 구성된 반도체 메모리 소자의 고전압 발생장치에 관한 것이다.

DRAM의 집적도가 향상되고 하나의 칩에 탑재되는 셀의 용량이 증가함에 따라 소모전류도 증가하게 되었다. 이를 감당하기 위해서는 고전압 발생장치의 구동능력도 점차 커져야 하는데, 이는 펌프 커패시터 면적을 증가시키기 때문에 칩의 주변회로의 면적이 증가하게 된다. 이렇게 되면, 넷 다이(net die)가 감소하게 되어 생산성이 저하되게 된다.

현재 DRAM의 고전압(Vpp) 발생장치로서는 크게 두 가지가 있는데, 하나는 초기 파워-업(power-up) 및 프리챠지시에 사용하는 스탠바이 고전압 발생장치이고, 다른 하나는 워드라인 액티브시(이때, 전류소모가 가장 많음)에 사용하는 액티브 고전압 발생장치이다.

도 1은 종래의 반도체 메모리 소자의 고전압 발생장치를 나타낸 블록도로서, 전압레벨 검출부(10), 오실레이터부(20), 및 펌프회로부(30)로 구성된다.

여기서, 전압레벨 검출부(10)는 1개의 스탠바이 모드 전압레벨 검출기(14)와 3개의 액티브 모드 전압레벨 검출기(12, 16, 18)로 구성되고, 오실레이터부(20)는 1개의 스탠바이 모드 오실레이터(24)와 3개의 액티브 모드 오실레이터(22, 26, 28)로 구성되며, 펌프회로부(30)는 1개의 스탠바이 모드 펌프회로(34)와 3개의 액티브 모드 펌프회로(32, 36, 38)로 구성된다.

보통 전체 칩에 고전압(Vpp)을 원활히 공급하기 위해서는, 칩의 상부와 하부쪽에 각각 1개씩 액티브 모드 펌프회로(32, 38)를 배치하고, 중앙 영역(center region)에 스탠바이 모드 펌프회로(34)와 액티브 모드 펌프회로(36)를 각각 1개씩 배치한다. 이러한 펌프회로의 개수와 배치지역은 칩의 특성에 따라 다를 수 있다.

여기서는, 각각의 액티브/스탠바이 모드 펌프회로의 면적이 1이라고 가정하였을 때, 액티브 모드 펌프회로(32, 36, 38)가 차지하는 전체 면적은 3이 된다. 스탠바이 모드 펌프회로(34)는 액티브 모드 펌프회로(32, 36, 38)보다 소모전류가 작으므로 면적 1보다는 작은 값을 보통 가진다. 그러나, 여기서는 액티브와 동일하게 1이라고 가정하였다.

따라서, 실제 액티브 동작에서 스탠바이와 액티브가 같이 동작할 때, 스탠바이 모드 펌프회로는 전체 구동능력에 약 1/4, 즉 25% 정도밖에 영향을 끼치지 못하게 된다.

또한, 스탠바이 모드 펌프회로(34)의 주기가 액티브 모드 펌프회로(32, 36, 38)보다 β배 길다고 가정한다면, 그 영향은 1/β로 감하게 된다. 따라서, 상기와 같은 이유로 인해 액티브 모드시에는 스탠바이 모드 펌프회로(34)가 구동능력에 크게 영향을 미치지 못하게 된다.

따라서, 이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 스탠바이/액티브 모드시에 듀얼 모드 펌프회로를 선택적으로 작동시켜서 펌프회로의 구동능력을 향상시키는 것에 있다.

본 발명의 또 다른 목적은 듀얼 모드 펌프회로를 이용하여 고전압 발생장치의 회로를 단순화시켜 주변회로의 면적을 감소시키는 것에 있다.

도 1은 종래의 반도체 메모리 소자의 고전압 발생장치의 블록도.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 고전압 발생장치의 블록도.

도 3은 도 2의 펌프 제어부의 회로도.

도 4는 도 3의 듀얼 모드 펌프회로의 회로도.

도 5는 도 4의 듀얼 모드 펌프회로의 주요신호의 타이밍도.

이러한 목적을 달성하기 위한 본 발명에 따른 듀얼 모드 전압 레벨 검출장치는, 검출하고자 하는 전압의 레벨을 검출하여 출력하는 전압레벨 검출부; 상기 전압레벨 검출부의 출력신호를 입력받아, 스탠바이 발진신호와 액티브 발진신호를 발생시키는 오실레이터부; 액티브 신호에 응답하여 상기 스탠바이 발진신호와 액티브발생신호를 선택적으로 출력하는 펌프 제어부; 및 상기 펌프제어부의 출력신호에 응답하여, 액티브 동작시에만 액티브 모드로 전환되는 펌프회로부를 구비한 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.

도 2는 본 발명의 바람직한 실시예에 따른 고전압 발생장치의 블록도로서, 전압레벨 검출부(110), 오실레이터부(120), 펌프 제어부(130), 및 펌프회로부(140)로 구성된다.

여기서, 전압레벨 검출부(110)는 칩의 중앙영역에만 배치된 한 개의 스탠바이 모드 전압레벨 검출기(112)와 한 개의 액티브 모드 전압레벨 검출기(114)로 구성된다.

오실레이터부(120)는 종래와 동일하게 칩의 상부 영역에 배치된 1개의 액티브 모드 오실레이터(122)와, 칩의 중앙 영역에 배치된 1개의 스탠바이 모드 오실레이터(124) 및 1개의 액티브 모드 오실레이터(126)와, 칩의 하부 영역에 배치된 1개의 액티브 모드 오실레이터(128)로 구성된다.

다음에, 펌프회로부(140)는 칩의 상부 영역에 배치된 1개의 액티브 모드 펌프회로(142), 칩의 중앙 영역에 배치된 듀얼 모드 펌프회로(144), 칩의 하부 영역에 배치된 1개의 액티브 모드 펌프회로(146)로 구성된다.

여기서, 듀얼 모드 펌프회로(144)는 스탠바이 모드와 액티브 모드시에 각각다르게 사용하던 펌프회로를 하나로 통합하여 스탠바이/액티브 모드에 모두 사용하도록 구현하였다.

이러한 듀얼 모드 펌프회로의 펌프 커패시터 사이즈는 기존의 스탠바이 모드 펌프회로와 동일하다. 그리고, 본 발명에서는 듀얼 모드 펌프회로의 펌프 커패시터 사이즈를 액티브 모드 펌프회로의 펌프 커패시터 사이즈와 동일하게 1이라고 가정하였다.

이하, 도 2에 나타낸 고전압 발생장치의 동작을 간략히 설명한다.

우선, 스탠바이 동작시에는 스탠바이 모드 전압레벨 검출기(112)가 동작하고, 스탠바이 모드 오실레이터(124)에서 발생된 액티브 모드의 펄스주기보다 β배 긴 주기를 갖는 스탠바이 발진신호(STN_OSC)는 펌프 제어부(130)에 입력되어, 듀얼 모드 펌프회로(144)를 동작시킨다.

다음에 액티브 동작시에는 액티브 모드 전압레벨 검출기(114)가 동작하고, 액티브 모드 오실레이터(126)에서 발생된 1주기를 갖는 액티브 발진신호(ACT_OSC)가 펌프 제어부(130)에 입력되어, 듀얼 모드 펌프회로(144)를 동작시킨다.

도 3은 펌프 제어부(130)의 회로도로서, 스탠바이 발진신호(STN_OSC), 액티브신호(ACT), 및 액티브신호(ACT)를 반전시키는 인버터(I1)의 출력신호를 입력받아 전달하는 전달 게이트(T1)와, 액티브 발진신호(STN_OSC), 액티브신호(ACT), 및 액티브신호(ACT)를 반전시키는 인버터(I1)의 출력신호를 입력받아 전달하는 전달 게이트(T2)로 구성된다.

이러한 펌프 제어부(130)는 액티브신호(ACT)가 로우레벨일 때는 스탠바이 모드 오실레이터(124)에서 출력된 스탠바이 발진신호(STN_OSC)를 바이패스시키고, 액티브신호(ACT)가 하이레벨일 때는 액티브 모드 오실레이터(126)에서 출력된 액티브 발진신호(ACT_OSC)를 바이패스시킨다.

즉, 하이레벨의 액티브신호(ACT)가 액티브 모드 전압레벨 검출기(114)에 입력되면, 액티브 모드 오실레이터(126)에서 발생된 1주기를 갖는 액티브 발진신호(ACT_OSC)가 펌프 제어부(130)로 입력된다. 이때, 액티브 신호(ACT)가 하이레벨이므로, 스탠바이 모드 오실레이터(124)에서 출력된 스탠바이 발진신호(STN_OSC)는 차단된다. 따라서, 듀얼 모드 펌프회로(144)에는 1주기를 갖는 액티브 발진신호(ACT_OSC)만이 입력되게 되므로, 그만큼 듀얼 모드 펌프회로(144)의 동작 수는 많아지게 되어, 실제의 β주기를 갖는 스탠바이 모드 펌프회로보다 구동능력이 향상되게 된다.

요약하면, 본 발명에 따른 듀얼 모드 펌프회로(144)는 펌프 제어부(130)의 출력신호에 응답하여 스탠바이 동작시에는 노멀 동작대로 동작하고, 액티브 동작시에는 액티브 모드로 전환되어 동작함으로써 구동능력이 향상되게 된다.

도 4는 듀얼 모드 펌프회로(144)의 회로도이고, 도 5는 듀얼 모드 펌프회로(144)의 주요신호(P1, P2, G1, G2)의 타이밍도이다.

이러한 듀얼 모드 펌프회로(144)는 노드 P1BOOT에 접속되어 펌프 제어신호(P1)를 입력받는 NMOS 커패시터(C1)와, 노드 P2BOOT에 접속되어 펌프 제어신호(P2)를 입력받는 NMOS 커패시터(C2)와, 노드 G1BOOT에 접속되어 펌프 제어신호(G1)를 입력받는 NMOS 커패시터(C3)와, 노드 G2BOOT에 접속되어 펌프 제어신호(G2)를 입력받는 NMOS 커패시터(C4)와, 소스 및 벌크가 고전압(Vpp)에 접속되고 게이트가 노드 P2BOOT에 접속된 PMOS 트랜지스터(P1)와, 소스 및 벌크가 고전압(Vpp)에 접속되고 게이트가 노드 P1BOOT에 접속된 PMOS 트랜지스터(P2)와, 노드 P1BOOT과 전원전압(Vdd) 사이에 접속되고 게이트가 노드 G1BOOT에 접속된 NMOS 트랜지스터(N1)와, 노드 P2BOOT와 전원전압(Vdd) 사이에 접속되고 게이트가 노드 G2BOOT에 접속된 NMOS 트랜지스터(N2)와, 노드 G1BOOT과 전원전압(Vdd) 사이에 접속되고 게이트가 전원전압(Vdd)에에 접속된 NMOS 트랜지스터(N3)와, 노드 G2BOOT와 전원전압(Vdd) 사이에 접속되고, 게이트가 전원전압(Vdd)에 접속된 NMOS 트랜지스터(N4)와, 노드 G1BOOT과 전원전압(Vdd) 사이에 접속되고 게이트가 전원전압(Vdd)에 접속된 NMOS 트랜지스터(N5)와, 노드 G2BOOT와 전원전압(Vdd) 사이에 접속되고 게이트가 전원전압(Vdd)에 접속된 NMOS 트랜지스터(N6)로 구성된다.

이러한 구성으로 이루어진 듀얼 모드 펌프회로(144)는 펌프 제어부(130)로부터 출력되는 펌프신호(P1, P2)와 프리챠지신호(G1, G2)를 입력받아서, 고전압(Vpp)을 발생시키도록 동작한다.

이하, 펌프회로의 동작을 보다 자세히 설명한다.

먼저, 펌프신호(P1)가 하이레벨로 인에이블되면, 노드 P1BOOT는 NMOS 커패시터(C1)에 의해 챠지-업되어 전원전압(Vdd)에서 2배의 전원전압(2Vdd)으로 상승하게 된다.

이때, 펌프신호(P2)는 로우레벨이고, 프리챠지신호(G2)는 하이레벨이므로, NMOS 트랜지스터(N2)가 노드 G2BOOT에 의해 턴-온되어 노드 P2BOOT를전원전압(Vdd) 레벨로 프리챠지시키게 된다.

이러한 전원전압(Vdd)으로 프리챠지된 노드 P2BOOT는 PMOS 트랜지스터(P1)의 게이트에 연결되어 있으므로, 2배의 전원전압(2Vdd)을 가진 노드 P1BOOT와는 문턱전압(Vt)이상 차이가 나게 된다. 그래서 PMOS 트랜지스터(P1)는 완전히 턴-온되어 고전압(Vpp)의 노드로 2배의 전원전압(Vdd)의 전하를 전달하게 된다.

다음에, 펌프신호(P1)가 로우레벨로 되고 펌프신호(P2)가 하이레벨로 되면, 반대의 현상이 일어나게 되어, 2배의 전원전압(2Vdd)을 갖는 노드 P2BOOT의 전하가 고전압(Vpp)의 노드로 전달되게 된다.

여기서, NMOS 트랜지스터(N3, N4)는 노드 G1BOOT와 노드 G2BOOT가 Vdd+Vth 이상의 레벨로 상승하는 것을 방지한다.

NMOS 트랜지스터(N5, N6)는 노드 G1BOOT와 노드 G2BOOT가 Vdd-Vth 이하의 레벨로 떨어지는 것을 방지한다.

따라서, 노드 G1BOOT와 노드 G2BOOT를 언제나 Vdd-Vth와 Vdd+Vth 사이의 레벨로 제어함으로써 듀얼 모드 펌프회로(144)는 안정적으로 천이하게 되고 노이즈에도 둔감하게 한다.

이상에서 살펴본 바와 같이, 본 발명은 스탠바이 모드시에는 스탠바이 모드 펌프회로로서 동작하고, 액티브 모드시에는 액티브 모드 펌프회로로서 동작하는 듀얼 모드 펌프회로를 사용함으로써 고전압 발생장치의 회로를 단순화시킬 수 있고, 그로 인해 페리회로의 면적을 줄일 수 있다.

또한, 스탠바이 동작시에는 노멀 동작대로 동작을 하고, 액티브 동작시에는 액티브 모드로 전환되는 듀얼 모드 펌프회로를 이용함으로써 고전압 발생장치의 구동능력을 향상시킬 수 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims

검출하고자 하는 전압의 레벨을 검출하여 출력하는 전압레벨 검출부;

상기 전압레벨 검출부의 출력신호를 입력받아, 스탠바이 발진신호와 액티브 발진신호를 발생시키는 오실레이터부;

액티브 신호에 응답하여 상기 스탠바이 발진신호와 액티브 발생신호를 선택적으로 출력하는 펌프 제어부; 및

상기 펌프 제어부의 출력신호에 응답하여, 액티브 동작시에만 액티브 모드로 전환되어 동작하는 펌프회로부를 구비한 것을 특징으로 하는 반도체 메모리 소자의 고전압 발생장치.
제 1 항에 있어서,

상기 펌프 제어부는,

상기 액티브신호, 상기 스탠바이 발진신호, 및 상기 스탠바이 발진신호의 반전신호를 입력받아 전달하는 제1 전달 게이트; 및

상기 액티브신호, 상기 액티브 발진신호, 및 상기 액티브 발진신호의 반전신호를 입력받아 전달하는 제2 전달 게이트로 구성된 것을 특징으로 하는 반도체 메모리 소자의 고전압 발생장치.
제 1 항에 있어서,

상기 펌프회로부는 칩의 중앙 영역에 듀얼 모드 펌프회로를 갖는 것을 특징으로 하는 반도체 메모리 소자의 고전압 발생장치.
제 3 항에 있어서,

상기 듀얼 모드 펌프회로는 상기 펌프 제어부의 출력신호에 응답하여 액티브 동작시에만 액티브 모드로 전환되어 동작하는 것을 특징으로 하는 반도체 메모리 소자의 고전압 발생장치.