KR20100119309A

KR20100119309A - 반도체 메모리 장치

Info

Publication number: KR20100119309A
Application number: KR1020090038355A
Authority: KR
Inventors: 조지호
Original assignee: 삼성전자주식회사
Priority date: 2009-04-30
Filing date: 2009-04-30
Publication date: 2010-11-09
Also published as: US20100278001A1; US8339889B2; KR101582607B1

Abstract

본 발명의 반도체 메모리 장치는 메모리 코어, 메모리 코어로 고전압을 제공하는 전하 펌프 회로, 및 전하 펌프 회로를 스탠바이 모드로 동작시키고, 스탠바이 모드의 시간 값을 측정하는 전하 펌프 제어 회로를 포함한다. 여기서, 전하 펌프 제어 회로는 시간 값을 사용하여 전하 펌프 회로의 스탠바이 모드를 제어한다.

스탠바이 동작, 스탠바이 모드, 전하 펌프 회로, 전하 펌프 제어 회로

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 장치에 관한 것으로서, 좀 더 구체적으로는 반도체 메모리 장치에 관한 것이다.

반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터과 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소 (scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.

반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.

MROM, PROM, EPROM, EEPROM 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.

불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.

본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 전하 펌프의 스탠바이 모드를 제어하는 반도체 메모리 장치를 제공하는데 있다.

본 발명에 따른 전압 발생 장치는 메모리 코어, 상기 메모리 코어로 고전압을 제공하는 전하 펌프 회로, 및 상기 전하 펌프 회로를 스탠바이 모드로 동작시키고, 상기 스탠바이 모드의 시간 값을 측정하는 전하 펌프 제어 회로를 포함하고, 상기 전하 펌프 제어 회로는 상기 시간 값을 사용하여 상기 전하 펌프 회로의 스탠바이 모드를 제어함을 특징으로 한다.

이 실시예에 있어서, 상기 전하 펌프 제어 회로가 상기 전하 펌프 회로를 스탠바이 모드로 동작시킬 때 타이머 시작 신호를 생성하는 펌프 제어부, 상기 스탠바이 모드에서 상기 고전압이 기준 전압 미만으로 떨어지는 경우, 타이머 종료 신호를 생성하는 비교기, 및 상기 타이머 시작 신호와 상기 타이머 종료 신호에 따라 상기 스탠바이 모드의 시간 값을 측정하는 타이머를 포함한다.

이 실시예에 있어서, 상기 기준 전압은 스탠바이 전압과 같거나 스탠바이 전압보다 높은 전압임을 특징으로 한다.

이 실시예에 있어서, 상기 메모리 코어는 상기 시간 값이 저장되는 메모리 셀 어레이, 상기 시간 값을 독출하는 읽기/쓰기 회로, 및 상기 반도체 메모리 장치의 파워 온 시에 상기 독출된 시간 값을 상기 타이머에 제공하는 트림 회로를 포함한다.

이 실시예에 있어서, 상기 시간 값은 상기 메모리 셀 어레이의 트림 정보 영역에 저장되는 것을 특징으로 한다.

이 실시예에 있어서, 정상 모드에서 상기 펌프 제어기는 상기 시간 값으로 구동된 상기 타이머를 이용하여 상기 스탠바이 모드의 동작 구간을 제어함을 특징 으로 한다.

이 실시예에 있어서, 상기 시간 값을 보정하기 위한 부가 정보를 상기 전하 펌프 제어 회로로 제공하는 부가 정보 제공부를 더 포함하고, 상기 부가 정보는 전원 전압 정보와 온도 정보 중 적어도 하나를 포함함을 특징으로 한다.

이 실시예에 있어서, 상기 전하 펌프 제어 회로는 상기 부가 정보에 따라 상기 시간 값을 보정함을 특징으로 한다.

본 발명에 의하면, 반도체 메모리 장치에서 스탠바이 모드를 시간 주기로 제어하여, 누설 전류로 인한 영향을 받지 않고 스탠바이 모드를 제어하는 것이 가능하다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구조를 도시한 도면이다.

도 1을 참조하면, 반도체 메모리 장치는 메모리 코어(memory core)(10), 전하 펌프 회로(charge pump circuit)(20), 및 전하 펌프 제어 회로(charge pump control circuit)(30)를 포함한다. 또한, 반도체 메모리 장치는 부가 정보 제공 부(addition information offering unit)(40)를 추가로 포함할 수 있다.

메모리 코어(10)는 메모리 셀 어레이(memory cell array)(11), 읽기/쓰기 회로(read/write circuit)(13), 및 트림 회로(trim circuit)(15)를 포함한다.

메모리 셀 어레이(11)는 복수 개의 행들(즉, 워드 라인들)과 복수 개의 열들(즉, 비트 라인들)의 교차 영역에 배열된 복수 개의 메모리 셀들을 포함한다. 메모리 셀 어레이(11)는 트림 정보 영역(Trim Inform area)(미도시)을 포함한다. 트림 정보(TI: Trim Information)(또는 이 퓨즈(E-Fuse) 데이터)는 트림 정보 영역에 저장된다. 트림 정보(TI)는 프로그램, 소거, 및 읽기 동작들의 수행 시 프로그램, 소거, 및 읽기 동작들 각각에 속하는 각 구간들의 동작 시간을 제어하기 위한 정보들을 포함한다. 또한, 트림 정보는 반도체 메모리 장치에 사용되는 전압들을 조정하는 데 사용되는 전압 제어 정보, 입출력 구조를 선택하는 데 필요한 정보, 등을 포함할 것이다.

읽기/쓰기 회로(13)는 제어 회로(미도시)에 의해서 제어되며, 고전압을 사용하여 데이터의 읽기/쓰기 동작을 수행한다. 제어 회로는, 비록 도면에는 도시되지 않았지만, 반도체 메모리 장치의 전반적인 동작을 제어할 것이다.

트림 회로(15)는 제어 회로에 의해서 제어되며, 읽기/쓰기 회로(13)를 통해서 메모리 셀 어레이(11)의 트림 영역으로부터 읽혀진 트림 정보를 입력받는다. 트림 회로(15)는 입력된 트림 정보 중 펌프 제어 정보를 전하 펌프 제어 회로(30)로 제공한다. 또한, 트림 회로(15)는 입력된 트림 정보 중 전압 제어 정보를 요구되는 회로로 제공할 수 있다.

전하 펌프 회로(20)는 전하 펌프 제어 회로(30)의 제어에 따라 액티브 동작과 스탠바이 동작을 수행한다. 액티브 동작에서, 전하 펌프 회로(20)는 주어진 전압 레벨을 갖도록 액티브 전압으로서 고전압을 제어한다. 즉, 전하 펌프 회로(20)는 주어진 레벨을 갖도록 액티브 전압을 제어한다. 스탠바이 동작에서, 전하 펌프 회로(20)는 스탠바이 전압으로서 고전압을 제어한다. 스탠바이 동작은 전하 펌프 회로(20)가 동작하는 액티브 모드와, 스탠바이 모드로 구분된다. 액티브 모드에서, 전하 펌프 회로(20)는 고전압이 요구되는 액티브 전압에 도달할 때까지 전하 펌핑 동작을 수행한다. 스탠바이 모드에서, 전하 펌프 회로(20)는 고전압이 스탠바이 전압 미만으로 떨어질 때까지 전하 펌핑 동작을 중지한다. 스탠바이 동작에서, 전하 펌프 회로(20)는 액티브 모드와 스탠바이 모드를 번갈아 수행함으로서 스탠바이 전압 이상으로 유지되도록 고전압을 제어한다.

한편, 전하 펌프 회로(20)는 전하 펌핑용 클럭 인에이블 신호(OSC_EN)에 응답하여 고전압을 발생한다. 하기에서 고전압은 설명의 편의를 위하여 읽기 동작 시 사용되는 독출 전압(Vpread)이라고 가정한다. 전하 펌프(20)에서 발생된 독출 전압(Vpread)은 읽기/쓰기 회로(13)로 제공된다.

전하 펌프 제어 회로(30)는 전하 펌핑용 클럭 인에이블 신호(OSC_EN)를 이용하여 전하 펌프(20)를 제어한다.

본 발명에서 제어 회로는 테스트 모드로 동작하도록 전하 펌프 제어 회로(30)를 제어하여 스탠바이 모드에 대응하는 시간 값을 측정할 수 있다.

테스트 모드에서 전하 펌프 제어 회로(30)는 독출 전압(Vpread)이 액티브 전 압으로 유지된 상태에서 전하 펌프 회로(20)를 스탠바이 모드로 동작시킨다.

전하 펌프 제어 회로(30)는 전하 펌프 회로(20)가 스탠바이 모드로 동작하는 동안 시간 값을 측정한다. 시간 값은 스탠바이 모드의 시작 시점부터 종료 시점까지 소요되는 시간을 측정한 값이다. 전하 펌프 제어 회로(30)는, 스탠바이 모드 동안, 독출 전압(Vpread)이 기준 전압(Vref) 미만으로 떨어지는 시점을 스탠바이 모드 종료 시점으로 검출한다.

시간 값은 메모리 셀 어레이(11)의 트림 정보 영역(Trim Inform area)(미도시)에 저장된다.

한편, 부가 정보 제공부(40)는 제어 회로에 의해서 제어된다. 부가 정보 제공부(40)는 부가 정보를 전하 펌프 제어 회로(30)로 제공한다. 부가 정보는 일예로, 전원 전압 정보, 및 온도 정보를 포함한다. 또한, 부가 정보에는 스탠바이 모드의 전압을 변화시키기 위한 다른 부가 정보들이 더 포함될 수 있다. 부가 정보 제공부(40)는 전원 전압(Vcc)을 측정하기 위한 전압 측정부를 구비하거나 온도 측정을 위한 온도 센서를 구비할 수 있다.

부가 정보가 제공되면, 전하 펌프 제어 회로(30)는 부가 정보에 따라 시간 값을 보정한다. 전하 펌프 제어 회로(30)는 스탠바이 모드로 동작 시 측정된 시간 값을 부가 정보에 해당하는 시간 값만큼 증가시키거나 감소시킨다.

반도체 메모리 장치가 파워 업(power-up)되는 경우, 트림 정보 영역에 저장된 읽기/쓰기 회로(13)와 트림 회로(15)를 통해 전하 펌프 제어 회로(30)로 제공된다.

전하 펌프 제어 회로(30)는, 정상 모드(즉, 정상적인 동작)에서, 시간 값을 사용하여 전하 펌프 회로(20)의 스탠바이 모드를 제어한다. 스탠바이 모드 동안, 전하 펌프 제어 회로(30)는 전하 펌프 회로(20)로의 전하 펌핑용 클럭 인에이블 신호(OSC_EN)의 제공을 중단한다.

도 2는 도 1에 예시적으로 도시된 전하 펌프 회로와 전하 펌프 제어 회로의 구조를 도시한 도면이다.

도 2를 참조하면, 전하 펌프 회로(20)는 오실레이터(oscillator)(21), 및 전하 펌프(charge pump)(23)를 포함한다. 전하 펌프 제어 회로(30)는 펌프 제어기(pump controller)(31), 비교기(comparator)(33), 및 타이머(timer)(35)를 포함한다.

오실레이터(21)는 전하 펌핑용 클럭 인에이블 신호(OSC_EN)에 응답하여 발진 신호를 생성한다.

전하 펌프(23)는 발진 신호에 응답하여 펌핑 동작을 수행한다. 전하 펌프(23)는 전하 펌핑 동작에 따라 독출 전압(Vpread)을 생성한다.

펌프 제어기(31)는 제어 회로로부터 테스트 모드를 알리는 테스트 플래그 신호(TFS)에 응답하여 테스트 모드로 동작한다. 펌프 제어기(31)는 전하 펌프 회로(20)가 액티브 상태로 동작하도록 전하 펌핑용 클럭 인에이블 신호(OSC_EN)를 출력한다.

펌프 제어기(31)는 테스트 모드에서 독출 전압(Vpread)이 액티브 전압으로 유지되도록 전하 펌핑용 클럭 인에이블 신호(OSC_EN)를 출력한다. 펌프 제어기(31) 는 액티브 전압 비교기를 포함하며, 비교기를 통해 독출 전압(Vpread)을 액티브 전압으로 유지시킨다.

독출 전압(Vpread)이 액티브 전압의 레벨로 유지되는 동안 스탠바이 모드 인에이블 신호(STB_EN)가 입력되면, 펌프 제어기(31)는 전하 펌핑용 클럭 인에이블 신호(OSC_EN)의 출력을 중지한다. 또한, 스탠바이 모드 인에이블 신호(STB_EN)가 입력되면, 펌프 제어기(31)는 비교기(33)로 테스트 인에이블 신호(TEST_EN)를 제공한다.

비교기(33)는 테스트 인에이블 신호(TEST_EN)에 응답하여 동작한다. 비교기(33)는 외부로부터 기준 전압을 제공받는다. 기준 전압은 기준 전압 생성부(미도시)로부터 생성될 수 있다. 기준 전압은 스탠바이 전압일 수 있고, 스탠바이 전압보다 높은 전압일 수 있다.

비교기(33)는 독출 전압(Vpread)과 기준 전압(Vref)을 비교한다. 비교 결과 독출 전압(Vpread)이 기준 전압(Vref)보다 낮으면, 비교기(33)는 타이머 종료 신호(END)를 출력한다.

타이머(35)는 테스트 인에이블 신호(TEST_EN)에 응답하여 카운트 동작을 시작한다. 테스트 인에이블 신호(TEST_EN)는 타이머(35)의 시작 신호(ST)가 된다. 타이머(35)는 타이머 종료 신호(END)에 응답하여 시간 측정을 중지한다. 타이머 종료 신호(END)가 입력되면, 타이머(35)는 타이머 시작 신호(ST)와 타이머 종료 신호(END)에 따라 카운트된 시간 값을 출력한다. 타이머(35)는 오실레이터(미도시)를 포함하고, 오실레이터를 통해 시간을 측정할 수 있다.

또한, 펌프 제어기(31)는 입력되는 부가 정보에 따라 타이머(35)에서 측정된 시간 값을 보정할 수 있다. 이때 카운트된 시간 값은 반도체 메모리 장치의 메모리 셀 어레이(11)의 트림 영역에 저장된다.

반도체 메모리 장치가 파워 업 되는 경우, 타이머(35)는 트림 회로(15)로부터 시간 값을 제공받는다. 이때, 반도체 메모리 장치는 일반 모드로 동작한다. 타이머(35)는 시간 값을 저장하기 위한 래치(latch)를 포함할 수 있다.

펌프 제어기(31)는 제어 회로의 제어에 따라 전하 펌핑용 클럭 인에이블 신호(OSC_EN)를 오실레이터(21)에 제공한다. 특히, 전하 펌프 회로(20)가 스탠바이 모드로 동작하는 경우, 펌프 제어기(31)는 오실레이터(21)로 전하 펌핑용 클럭 인에이블 신호(OSC_EN)의 제공을 중지한다. 동시에 전하 펌프 회로(20)는 시간 값을 사용하여 타이머(35)를 구동한다. 시간 값에 해당하는 시간이 경과할 때, 펌프 제어기(31)는 스탠바이 모드의 동작을 중지하기 위해 전하 펌핑용 클럭 인에이블 신호(OSC_EN)를 오실레이터(21)로 제공한다.

이에 따라, 펌프 제어기(31)는 스탠바이 모드를 타이머(35)에 저장된 시간 값에 해당하는 시구간 동안 동작하도록 제어한다.

상술한 바와 같이 반도체 메모리 장치는 테스트 모드와 정상 모드로 동작한다. 테스트 모드는 스탠바이 모드를 제어하기 위한 시간 값을 획득하는 모드이고, 정상 모드는 반도체 메모리 장치의 정상 동작 모드를 의미한다.

펌프 제어기(31)는 전하 펌프 회로(20)를 스탠바이 모드로 동작시켜 스탠바이 모드의 시간 값을 획득한다. 이후, 정상 모드에서 펌프 제어기(31)는 시간 값을 사용하여 스탠바이 모드를 제어함으로서 스탠바이 전압을 검출하는 데 필요한 동작을 수행하지 않는다. 따라서, 전하 펌프 회로(20)의 스탠바이 모드를 누설 전류의 영향없이 제어할 수 있다.

도 3은 도 2에 예시적으로 도시된 비교기의 구조를 도시한 도면이다.

도 3을 참조하면, 비교기(33)는 PMOS 트랜지스터들(PMOS1, PMOS2)과NMOS 트랜지스터들(NMOS1, NMOS2, NMOS3)을 포함한다.

전원 전압(Vcc)과 접지 전압 사이에 PMOS 트랜지스터들(PMOS1, PMOS2)이 병렬로 연결된다. PMOS 트랜지스터들(PMOS1, PMOS2)의 게이트들 각각은 상호 간에 연결된다. PMOS 트랜지스터들(PMOS1, PMOS2)의 소스들 각각은 전원 전압에 연결된다.

전원 전압(Vcc)과 접지 전압 사이에 NMOS 트랜지스터들(NMOS1, NMOS2)이 병렬로 연결된다.

제 1 PMOS 트랜지스터(PMOS1)의 드레인은 제 1 NMOS 트랜지스터(NMOS1)의 드레인에 연결되고, 제 2 PMOS 트랜지스터(PMOS2)의 드레인은 제 2 NMOS 트랜지스터(NMOS2)의 드레인에 연결된다.

PMOS 트랜지스터들(PMOS1, PMOS2)의 게이트들의 접점은 제 2 PMOS 트랜지스터(PMOS2)의 드레인과 제 2 NMOS 트랜지스터(NMOS2)의 드레인의 접점에 각각 연결된다. 제 1 PMOS 트랜지스터(PMOS1)의 드레인과 제 1 NMOS 트랜지스터(NMOS1)의 드레인의 접점으로부터 타이머 종료 신호(END)가 발생된다.

제 1 NMOS 트랜지스터(NMOS1)의 게이트에 독출 전압(Vpread)이 인가되고, 제 2 NMOS 트랜지스터(NMOS2)의 게이트에 기준 전압(Vref)이 인가된다. 제 1 NMOS 트 랜지스터(NMOS1)의 소스와 제 2 NMOS 트랜지스터(NMOS2)의 소스는 제 3 NMOS 트랜지스터(NMOS3)의 드레인에 연결된다.

제 3 NMOS 트랜지스터(NMOS3)의 게이트에는 테스트 인에이블 신호(TEST_EN)가 인가된다. 제 3 NMOS 트랜지스터(NMOS3)의 소스는 접지 전압에 연결된다.

비교기(33)는 전원 전압(Vcc)에 의해 구동된다. 비교기(33)는 펌프 제어기(31)로부터 테스트 인에이블 신호(TEST_EN)에 응답하여 동작한다.

비교기(33)는 독출 전압(Vpread)과 기준 전압(Vref)을 비교하여, 독출 전압(Vpread)이 기준 전압(Vref) 미만으로 떨어질 때 타이머 종료 신호(END)를 발생한다. 비교기(33)의 출력 신호(END)(출력 전압)는 타이머(35)에 종료 신호(END)로 제공된다.

도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 모드를 설명하기 위한 타이밍도이다.

테스트 모드의 진입 이전에, 전압 펌프 회로는 액티브 전압의 레벨을 갖도록 고전압을 생성할 것이다. 이후, 테스트 플래그 신호(TFS)가 활성화 되면, 펌프 제어기(31)는 스탠바이 인에이블 신호(STB_EN)에 응답하여 비교기(33)로 테스트 인에이블 신호(TEST_EN)를 출력한다. 비교기(33)는 테스트 인에이블 신호(TEST_EN)에 응답하여 동작한다.

테스트 플래그 신호(TFS)가 활성화되면, 펌프 제어기(31)는 전하 펌프 회로(20)가 스탠바이 모드로 동작하도록 오실레이터(21)를 제어한다. 펌프 제어기(31)는 스탠바이 모드에서 오실레이터(21)로 전하 펌핑용 클럭 인에이블 신 호(OSC_EN)의 제공을 중지한다. 이에 따라 전하 펌프(23)에서 출력되는 독출 전압(Vpread)은, 도 4에 도시된 바와 같이, 점차적으로 감소한다. 비교기(33)는 독출 전압(Vpread)이 기준 전압(Vref)보다 낮아지는 시점에 타이머 종료 신호(END)를 생성한다.

또한, 타이머(35)는 테스트 인에이블 신호(TEST_EN)에 응답하여 시간 측정을 시작한다. 여기서 테스트 인에이블 신호(TEST_EN)는 타이머(35)의 동작이 개시됨을 알리는 시작 신호(ST)가 된다. 타이머(35)는 종료 신호(END)에 응답하여 시간 측정을 종료한다. 종료 신호는 비교기(30)에서 독출 전압(Vpread)이 기준 전압(Vref) 미만으로 떨어질 때 발생된다.

타이머(35)의 카운팅 동작에 따라 스탠바이 모드의 시구간을 제어하기 위한 시간 값이 타이머(35)로부터 출력된다. 시간 값은 메모리 셀 어레이(11)의 트림 영역에 저장되어 반도체 메모리 장치의 동작 시 스탠바이 모드의 동작 주기로 설정된다.

본 발명에서는 독출 전압(Vpread)을 일예로 설명하였으나, 스탠바이 모드로 동작하는 모든 고전압에 대해서 본 발명을 적용하는 것이 가능하다. 또한, 본 발명에서 반도체 메모리 장치가 독출 전압(Vpread)의 스탠바이 동작을 시간 값을 사용하여 제어하면, 읽기 동작에 따른 읽기 마진을 보장할 수 있다.

도 5는 본 발명의 실시예에 따른 반도체 메모리 장치를 포함한 컴퓨팅 시스템을 도시한 도면이다.

도 5를 참조하면, 컴퓨팅 시스템(300)은 프로세서(310), 메모리 컨트롤 러(320), 입력 장치(330), 출력 장치(340), 메모리(350), 그리고 주 기억 장치(360)를 포함한다. 여기서 메모리는 본 발명이 적용된 반도체 메모리 장치가 된다. 도면에서 실선은 데이터 또는 명령이 이동하는 시스템 버스(System bus)를 나타낸다.

메모리 컨트롤러(320)와 메모리(350)는 메모리 카드를 구성할 수 있다. 그리고, 프로세서(310), 입력 장치(330), 출력 장치(340), 그리고 주 기억 장치(360)는 메모리 카드를 기억 장치로 사용하는 호스트를 구성할 수 있다.

본 발명에 따른 컴퓨팅 시스템(300)은 입력 장치(330)(키보드, 카메라 등)를 통해 외부로부터 데이터를 입력받는다. 입력된 데이터는 사용자에 의한 명령이거나 카메라 등에 의한 영상 데이터 등의 멀티 미디어 데이터일 수 있다. 입력된 데이터는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다.

프로세서(310)에 의한 처리 결과는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다. 출력 장치(340)는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된 데이터를 출력한다. 출력 장치(340)는 디지털 데이터를 인간이 감지 가능한 형태로 출력한다. 예를 들어, 출력 장치(340)는 디스플레이 또는 스피커 등을 포함한다.

메모리(350)에는 본 발명에 따른 워드 라인 구동 방법이 적용될 것이다. 메모리(350)의 동작 속도가 향상됨에 따라 컴퓨팅 시스템(300)의 동작 속도도 이에 비례하여 향상될 것이다.

메모리(350), 그리고/또는 메모리 컨트롤러(320)는 다양한 형태들의 패키지 를 이용하여 실장될 수 있다. 예를 들면, 메모리(350) 그리고/또는 컨트롤러(320)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.

비록 도면에는 도시되지 않았지만 컴퓨팅 시스템(300)의 동작에 필요한 전원을 공급하기 위한 전원 공급부(Power supply)가 요구됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 그리고, 컴퓨팅 시스템(300)이 휴대용 기기(mobile device)인 경우, 컴퓨팅 시스템(300)의 동작 전원을 공급하기 위한 배터리(battery)가 추가로 요구될 것이다.

도 5에서, 본 발명에 제안된 반도체 메모리 장치가 컴퓨팅 시스템에 적용된 것을 예시적으로 설명한 것이며, 본 발명에서 제안된 반도체 메모리 장치는 이동 단말 장치 이외의 다양한 장치들에 적용될 수 있다. 예를 들어, 본 발명에서 제안된 반도체 메모리 장치는 일예로, 솔리드 스테이트 드라이브(SSD: Solid State Drive)에도 적용될 수 있다. 또한, 본 발명에 따른 반도체 메모리 장치는 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구조를 도시한 도면,

도 2는 도 1에 예시적으로 도시된 전하 펌프 회로와 전하 펌프 제어 회로의 구조를 도시한 도면,

도 3은 도 2에 예시적으로 도시된 비교기의 구조를 도시한 도면,

도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 모드를 설명하기 위한 타이밍도, 및

*도면의 주요 부분에 대한 부호의 설명*

10: 메모리 코어 11: 메모리 셀 어레이

13: 읽기/쓰기 회로 15: 트림 회로

20: 전하 펌프 회로 30: 전하 펌프 제어 회로

40: 부가 정보 제공부 21: 오실레이터

23: 전하 펌프 31: 펌프 제어기

33: 비교기 35: 타이머

300: 컴퓨팅 시스템 310: 프로세서

320: 메모리 컨트롤러 330: 입력 장치

340: 출력 장치 350: 메모리

360: 메인 메모리

Claims

메모리 코어;

상기 메모리 코어로 고전압을 제공하는 전하 펌프 회로; 및

상기 전하 펌프 회로를 스탠바이 모드로 동작시키고, 상기 스탠바이 모드의 동작 시간 값을 측정하는 전하 펌프 제어 회로를 포함하고,

상기 전하 펌프 제어 회로는 상기 시간 값을 사용하여 상기 전하 펌프 회로의 스탠바이 모드를 제어함을 특징으로 하는 반도체 메모리 장치.
제 1 항에 있어서,

상기 전하 펌프 제어 회로는

상기 전하 펌프 회로를 상기 스탠바이 모드로 동작 시킬 때 타이머 시작 신호를 생성하는 펌프 제어부;

상기 스탠바이 모드에서 상기 고전압이 기준 전압 미만으로 떨어지는 경우, 타이머 종료 신호를 생성하는 비교기; 및

상기 타이머 시작 신호와 상기 타이머 종료 신호에 따라 상기 스탠바이 모드의 시간 값을 측정하는 타이머를 포함하는 반도체 메모리 장치.
제 2 항에 있어서,

상기 기준 전압은 스탠바이 전압 레벨보다 높은 것을 특징으로 하는 반도체 메모리 장치.
제 2 항에 있어서,

상기 메모리 코어는

상기 시간 값이 저장되는 메모리 셀 어레이;

상기 시간 값을 독출하는 읽기/쓰기 회로; 및

상기 반도체 메모리 장치의 파워 온 시에 상기 독출된 시간 값을 상기 타이머에 제공하는 트림 회로를 포함하는 반도체 메모리 장치.
제 4 항에 있어서,

상기 시간 값은 상기 메모리 셀 어레이의 트림 정보 영역에 저장됨을 특징으로 하는 반도체 메모리 장치.
제 4 항에 있어서,

정상 동작시, 상기 펌프 제어기는 상기 시간 값으로 구동된 상기 타이머를 통해 상기 스탠바이 모드의 동작 구간을 제어함을 특징으로 하는 반도체 메모리 장치.
제 1 항에 있어서,

상기 시간 값을 보정하기 위한 부가 정보를 제공하는 부가 정보 제공부를 포 함하고,

상기 부가 정보는 전원 전압 정보와 온도 정보 중 적어도 하나를 포함함을 특징으로 하는 반도체 메모리 장치.
제 7 항에 있어서,

상기 전하 펌프 제어 회로는 상기 부가 정보에 따라 상기 시간 값을 보정함을 특징으로 하는 반도체 메모리 장치.