CN108962325B - 电压产生器及其快闪存储器 - Google Patents

电压产生器及其快闪存储器 Download PDF

Info

Publication number
CN108962325B
CN108962325B CN201710377463.3A CN201710377463A CN108962325B CN 108962325 B CN108962325 B CN 108962325B CN 201710377463 A CN201710377463 A CN 201710377463A CN 108962325 B CN108962325 B CN 108962325B
Authority
CN
China
Prior art keywords
voltage
coupled
circuit
reference voltage
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710377463.3A
Other languages
English (en)
Other versions
CN108962325A (zh
Inventor
蔡适名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710377463.3A priority Critical patent/CN108962325B/zh
Publication of CN108962325A publication Critical patent/CN108962325A/zh
Application granted granted Critical
Publication of CN108962325B publication Critical patent/CN108962325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种电压产生器及其快闪存储器。电压产生器用以提供具有多个参考电平的一工作参考电压至一字元线解码电路，并且包括多个调压电路。这些调压电路串接于工作参考电压与一接地电压之间，并且分别接收一调校码，其中工作参考电压的电压电平受控于这些调压电路所接收的这些调校码而选择这些参考电平的其中之一。

Description

电压产生器及其快闪存储器
技术领域
本发明涉及一种电压产生器，尤其涉及一种电压产生器及其快闪存储器。
背景技术
快闪存储器在操作时，写入或抹除的操作需要特定电压值将电荷注入或引出浮闸(floating gate)，所以需要有升压电路(charge-pump circuit)或是电压产生器，来提供电压以进行操作。为了执行有效和精确的操作，最佳方法是用线性阶梯电压来偏置调节后的电压。并且，为了获得可编程的电压值，可以将回授电阻分区分成较小电阻值的串列，每个电阻都与开关并联。
然而，当开关的跨压过大时，会产生冲穿崩溃(Punch-Through Breakdown)，导致调节后的电压无法正确锁定。并且，每个电阻都与开关并联导致了电路面积无法缩小。因此，在快闪存储器中，仍需要新颖的电压产生器，以更符合使用者的需求。
发明内容
本发明提供一种电压产生器及其快闪存储器，可避免调压电路中的开关元件产生冲穿崩溃。
本发明的电压产生器，用以提供具有多个参考电平的一工作参考电压至一字元线解码电路，并且包括多个调压电路。这些调压电路串接于工作参考电压与一接地电压之间，并且分别接收一调校码，其中工作参考电压的电压电平受控于这些调压电路所接收的这些调校码而选择这些参考电平的其中之一。
本发明的快闪存储器，包括一存储器阵列、一字元线解码电路及如上所述的电压产生器。字元线解码电路接收一工作参考电压及一行地址以提供一列选择电压至存储器阵列。上述的电压产生器耦接字元线解码电路以提供工作参考电压，并且接收一电压调整信号以调整工作参考电压的电压电平，其中电压调整信号具有多个调校码。
基于上述，电压产生器及其快闪存储器，通过多个调压电路的分压，调压电路中的开关元件(例如薄膜晶体管)可避免过大的电压而产生冲穿崩溃，进而可正确锁定工作参考电压的电压电平。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为依据本发明一实施例的电压产生器的系统示意图。
图2为依据本发明一实施例的调压电路的电路示意图。
图3为依据本发明一实施例的阻抗电路、调压电路及分压器的电路示意图。
图4为依据本发明一实施例的快闪存储器的系统示意图。
附图标记说明
100、410：电压产生器
110：电荷帮浦
120：阻抗电路
130_1～130_n：调压电路
140：分压器
210：逻辑电路
220_1～220_m：电平移位器
400：快闪存储器
420：字元线解码电路
430：存储器阵列
CTR1～CTRn：调校码
DFAP1：差动放大器
R、RX、R1、R2：电阻
RSR1：电阻串列
SSW1～SSWm：开关信号
STRX：电压调整信号
SW：开关
TC1～TCn：控制端
TO1～TOn：输出端
TR1～TRn：输入端
VFB：回授电压
VGN：增益电压
VREF：操作参考电压
VWG：工作参考电压
具体实施方式
请参照图1，在本实施例中，电压产生器100用以提供具有多个参考电平的工作参考电压VWG至字元线解码电路(如图4所示420)，并且电压产生器100包括电荷帮浦110、阻抗电路120、多个调压电路130_1～130_n、分压器140及差动放大器DFAP1。
差动放大器DFAP1的输入端的一耦接分压器140以接收分压器140所提供的回授电压VFB，差动放大器DFAP1的输入端的另一接收操作参考电压VREF，差动放大器DFAP1的输出端耦接电荷帮浦110以提供增益电压VGN至电荷帮浦110。电荷帮浦110耦接差动放大器DFAP1的输出端以接收增益电压VGN，以提供工作参考电压VWG。
阻抗电路120、多个调压电路130_1～130_n及分压器140串联耦接于工作参考电压VWG与接地电压之间，其中n为大于等于2的正整数。在本实施例中，阻抗电路120配置于(或耦接于)调压电路130_1～130_n与工作参考电压VWG之间，分压器140配置于(或耦接于)调压电路130_1～130_n与接地电压之间，但本发明实施例不以此为限。
调压电路130_1～130_n分别接收电压调整信号STRX的多个调校码CTR1～CTRn的其中之一，并且工作参考电压VWG的电压电平受控于电压调整信号STRX(也即调压电路130_1～130_n所接收的调校码CTR1～CTRn)而选择电压调整信号STRX的电压电平对应的多个参考电平的其中之一。
通过调压电路130_1～130_n的分压，调压电路130_1～130_n中的开关元件(例如薄膜晶体管)可避免过大的电压而产生冲穿崩溃(Punch-Through Breakdown)，进而可正确锁定工作参考电压VWG的电压电平。
在本实施例中，调压电路130_1～130_n分别具有输入端(如TR1～TRn)、控制端(如TC1～TCn)及输出端(如TO1～TOn)。调压电路130_1的输入端TR1通过阻抗电路120耦接工作参考电压VWG，调压电路130_1的控制端TC1接收对应的调校码CTR1，调压电路130_1的输出端TO1耦接下一调压电路130_2的输入端TR2。调压电路130_2的输入端TR2耦接上一调压电路130_1的输出端TO1，调压电路130_2的控制端TC2接收对应的调校码CTR2，并且调压电路130_2的输出端TO2耦接下一调压电路130_3的输入端TR3。其他调压电路(如130_3～130_n)的耦接关系可参照上述，而调压电路130_n的输出端TOn通过分压器140耦接接地电压。
在本发明的实施例中，调压电路130_1～130_n可分别接收不同二进制位数的调校码CTR1～CTRn。或者，调压电路130_1～130_n可接收相同二进制位数的调校码CTR1～CTRn。举例来说，以调校码CTR1～CTRn的二进制位数不同为例，越靠近工作参考电压VWG，各个调压电路130_1～130_n接收的调校码CTR1～CTRn的二进制位数越高，越靠接地电压，各个调压电路130_1～130_n接收的调校码CTR1～CTRn的二进制位数越低。
请参照图1及图2，在此是以调压电路130_1为例，而调压电路130_2～130_n的电路结构会与调压电路130_1类似，在此则不再赘述。在本实施例中，调压电路130_1包括逻辑电路210、多个电平移位器220_1～220_m、多个开关SW、以及电阻串列RSR1，其中m为一正整数且为2的i次方倍，i相同于调校码CTR1的二进制位数(也即大于等于1的正整数)，并且电平移位器220_1～220_m的个数相同于开关SW的个数。
电阻串列RSR1耦接调压电路130_1的输出端TO1，并且具有彼此串接的多个电阻R，其中这些电阻R分别具有第一端(如附图上端)及第二端(如附图下端)，每一个电阻R的第一端耦接上方(即附图上方)的电阻R的第二端，而最上方的电阻R的第一端为浮接(即空接)。开关SW的第一端耦接调压电路130_1的输入端TR1，开关SW的第二端耦接对应的电阻R的第二端，并且开关SW的控制端耦接对应的电平移位器220_1～220_m。
逻辑电路210接收对应的调校码CTR1，以提供多个开关信号SSW1～SSWm至电平移位器220_1～220_m，并且致能开关信号SSW1～SSWm的其中之一，而其余的开关信号SSW1～SSWm呈现禁能。电平移位器220_1～220_m分别耦接于逻辑电路210与开关SW的控制端之间，并且依据开关信号SSW1～SSWm控制该些开关。接着，当电平移位器220_1～220_m为致能时，电平移位器220_1～220_m导通所耦接的开关SW；当电平移位器220_1～220_m为禁能时，电平移位器220_1～220_m关闭所耦接的开关SW。换言之，在调压电路130_1中，在任何时间，都只会导通开关SW的其中之一。
请参照图1至图3，在本实施例中，仅示出阻抗电路120、两个调压电路130_1、130_2及分压器140来说明。阻抗电路120在此例如包括电阻RX，分压器140在此例如包括串接的电阻R1及R2。
调压电路130_1、130_2的电路结构可参照图2实施例所示，但是电阻R的阻值可依需求设定。举例来说，假设电压调整信号STRX为6二进制位信号，也即可进行64阶(step)的调整，而调校码CTR1及CTR2皆为3二进制位。此时，调压电路130_1及130_2中电阻R及开关SW的个数为8(也即23)，但是调压电路130_1的电阻R的阻值可为1单位阻值，而调压电路130_2的电阻R的阻值可为8单位阻值，也即调压电路130_1可进行以1阶为单位的逐步电压调整(也即细调(fine trim))，而调压电路130_2可进行以8阶为单位的逐步电压调整(也即粗调(coarse trim))。通过调压电路130_1及130_2的开关SW的搭配，同样可达到64阶的电压调整，但只需要更少的开关SW，也即可节省形成开关元件的电路面积。
在其他实施例中，调压电路130_1的电阻R的阻值可为8单位阻值，而调压电路130_2的电阻R的阻值可为1单位阻值，此可依据本领域技术人员而定，本发明实施例不以此为限。
在另一实施例中，可假设调校码CTR1及CTR2分别为4及2二进制位。此时，调压电路130_1中电阻R及开关SW的个数为16(也即24)，而调压电路130_2中电阻R及开关SW的个数为4(也即22)。并且，调压电路130_1的电阻R的阻值可为1单位阻值，而调压电路130_2的电阻R的阻值可为16单位阻值，也即调压电路130_1可进行以1阶为单位的逐步电压调整，而调压电路130_2可进行以16阶为单位的逐步电压调整。同样地，通过调压电路130_1及130_2的开关SW的搭配，同样可达到64阶的电压调整，并且同样可节省形成开关元件的电路面积。
在上述实施例中，调压电路130_1～130_n皆包括电阻串列，因此在部份实施例中，可省略阻抗电路120。并且，在部分实施例中，可由调压电路130_1～130_n的电阻串列取出回授电压VFB，也即可忽略分压器140。上述为依据电路设计而定，本发明实例不以此为限。
请参照图1至图4，在本实施例中，快闪存储器400包括电压产生器410、字元线解码电路420及存储器阵列430，其中电压产生器410可参照上述图1至图3实施例所述。进一步来说，电压产生器410耦接字元线解码电路420以提供工作参考电压VWG，并且接收电压调整信号STRX以调整工作参考电压VWG的电压电平，其中电压调整信号STRX具有多个调校码(如图1所示CTR1～CTRn)。字元线解码电路420接收工作参考电压VWG及行地址RA后提供列选择电压VRS至存储器阵列430，其中行地址RA决定列选择电压VRS所要传送至的字元线，而工作参考电压VWG决定列选择电压VRS的电压电平。
综上所述，本发明电压产生器及其快闪存储器，通过多个调压电路的分压，调压电路中的开关元件(例如薄膜晶体管)可避免过大的电压而产生冲穿崩溃，进而可正确锁定工作参考电压的电压电平。并且，不同调压电路中电阻串列的阻值可设定为不同，藉此调压电路中开关的数目可对应减少，以节省形成开关元件的电路面积。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (6)

1.一种电压产生器，用以提供具有多个参考电平的工作参考电压至字元线解码电路，包括：
多个调压电路，串接于所述工作参考电压与接地电压之间，并且分别接收调校码，其中所述工作参考电压的电压电平受控于所述多个调压电路所接收的所述调校码而选择所述多个参考电平的其中之一；
电荷帮浦，接收增益电压，以提供所述工作参考电压；
阻抗电路，串联耦接于所述工作参考电压与所述多个调压电路之间；
分压器，串联耦接于所述多个调压电路与所述接地电压之间，以提供与所述工作参考电压不同的回授电压；以及
差动放大器，接收与所述工作参考电压不同的所述回授电压与操作参考电压，以提供所述增益电压，
其中各所述多个调压电路具有输入端、控制端及输出端，其中所述输入端耦接所述工作参考电压或上一调压电路的所述输出端，所述控制端接收对应的所述调校码，并且所述输出端耦接下一调压电路的所述输入端或所述接地电压，
其中各所述多个调压电路包括：
电阻串列，耦接所述输出端上，且具有彼此串接的多个电阻，其中所述多个电阻分别具有第一端及第二端；
多个开关，分别具有耦接所述输入端的第一端、耦接对应的电阻的所述第二端的第二端、以及控制端；
逻辑电路，接收对应的所述调校码，以提供多个开关信号，其中所述多个开关信号的其中之一是致能，而其余的所述多个开关信号是禁能；以及
多个电平移位器，分别耦接于所述逻辑电路与所述多个开关的所述控制端之间，并且依据所述多个开关信号控制所述多个开关。
2.根据权利要求1所述的电压产生器，其中所述多个调压电路的所述多个开关的数目分别为2的n次方倍，其中n为正整数且大于等于1。
3.根据权利要求1所述的电压产生器，其中所述多个调压电路分别接收不同二进制位数的调校码。
4.根据权利要求3所述的电压产生器，其中越靠近所述工作参考电压，各所述多个调压电路接收的所述调校码的二进制位数越高，越靠近所述接地电压，各所述多个调压电路接收的所述调校码的二进制位数越低。
5.根据权利要求1所述的电压产生器，其中所述多个调压电路接收相同二进制位数的调校码。
6.一种快闪存储器，包括：
存储器阵列；
字元线解码电路，接收工作参考电压及行地址以提供列选择电压至所述存储器阵列；以及
根据权利要求1所述的电压产生器，耦接所述字元线解码电路以提供所述工作参考电压，并且接收电压调整信号以调整所述工作参考电压的电压电平，其中所述电压调整信号具有多个调校码。
CN201710377463.3A 2017-05-25 2017-05-25 电压产生器及其快闪存储器 Active CN108962325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710377463.3A CN108962325B (zh) 2017-05-25 2017-05-25 电压产生器及其快闪存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710377463.3A CN108962325B (zh) 2017-05-25 2017-05-25 电压产生器及其快闪存储器

Publications (2)

Publication Number Publication Date
CN108962325A CN108962325A (zh) 2018-12-07
CN108962325B true CN108962325B (zh) 2022-01-25

Family

ID=64494075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710377463.3A Active CN108962325B (zh) 2017-05-25 2017-05-25 电压产生器及其快闪存储器

Country Status (1)

Country Link
CN (1) CN108962325B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295462A1 (en) * 2006-03-03 2009-12-03 Kohzoh Itoh Voltage Divider, Constant Voltage Circuit Using Same, And Trimming Method In The Voltage Divider Circuit
TWI473401B (zh) * 2013-01-30 2015-02-11 Winbond Electronics Corp 電壓幫浦電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788608B2 (en) * 2002-07-30 2004-09-07 Silicon Storage Technology, Inc. High voltage pulse method and apparatus for digital multilevel non-volatile memory integrated system
JP4425250B2 (ja) * 2006-08-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体不揮発性メモリ
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
KR101582607B1 (ko) * 2009-04-30 2016-01-19 삼성전자주식회사 반도체 메모리 장치
KR20120109203A (ko) * 2011-03-28 2012-10-08 에스케이하이닉스 주식회사 플래시 메모리 장치 및 그의 독출 전압 생성 방법
CN105988493B (zh) * 2015-01-29 2017-09-22 中芯国际集成电路制造(上海)有限公司 电压调节装置及电压调节方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295462A1 (en) * 2006-03-03 2009-12-03 Kohzoh Itoh Voltage Divider, Constant Voltage Circuit Using Same, And Trimming Method In The Voltage Divider Circuit
TWI473401B (zh) * 2013-01-30 2015-02-11 Winbond Electronics Corp 電壓幫浦電路

Also Published As

Publication number Publication date
CN108962325A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US6404274B1 (en) Internal voltage generating circuit capable of generating variable multi-level voltages
KR100553681B1 (ko) 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
CN110703838B (zh) 具有可调输出电压的稳压器
US8736356B2 (en) Multi-regulator circuit and integrated circuit including the same
KR100572323B1 (ko) 멀티레벨 고전압 발생장치
KR101260801B1 (ko) 전압 레귤레이터 및 전압 레귤레이팅 방법
US7777466B2 (en) Voltage regulator or non-volatile memories implemented with low-voltage transistors
US11074983B2 (en) Voltage-generating circuit and semiconductor device
US6937517B2 (en) Clock regulation scheme for varying loads
CN108962325B (zh) 电压产生器及其快闪存储器
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
US10726927B2 (en) Semiconductor memory device
US10845835B1 (en) Voltage regulator device and control method for voltage regulator device
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
TWI624839B (zh) 電壓產生器及其快閃記憶體
US10930322B2 (en) Regulator and memory device having the same
US9978429B2 (en) Negative voltage management module for an address decoder circuit of a non-volatile memory device
KR100645059B1 (ko) 정밀한 전압 조정을 수행하는 트리밍 회로 및 이를 구비한반도체 메모리 장치
KR20060007651A (ko) 멀티 레벨 고전압 레귤레이터
CN117375403A (zh) 一种电荷泵及其输出调节电路
KR20050040940A (ko) Ｄａｃ 기반 플레시 메모리 어레이용 전압 레귤레이터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant