KR100491418B1 - 부스팅 회로 - Google Patents

부스팅 회로 Download PDF

Info

Publication number
KR100491418B1
KR100491418B1 KR10-2002-0067520A KR20020067520A KR100491418B1 KR 100491418 B1 KR100491418 B1 KR 100491418B1 KR 20020067520 A KR20020067520 A KR 20020067520A KR 100491418 B1 KR100491418 B1 KR 100491418B1
Authority
KR
South Korea
Prior art keywords
pumping
voltage
clock signal
generated
circuit
Prior art date
Application number
KR10-2002-0067520A
Other languages
English (en)
Other versions
KR20040038529A (ko
Inventor
황태선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0067520A priority Critical patent/KR100491418B1/ko
Publication of KR20040038529A publication Critical patent/KR20040038529A/ko
Application granted granted Critical
Publication of KR100491418B1 publication Critical patent/KR100491418B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 부스팅 회로에 관한 것으로, 스탠바이 모드에서 스탠바이 오실레이터에 의해 발생된 클럭 신호에 따라 펌핑 회로에서 생성된 펌핑 전압에 따른 전하를 캐패시터에 충전하고, 파워업(power up)시 오실레이터에 의해 발생된 클럭 신호에 따라 펌핑 회로에서 생성된 펌핑 전압을 기준 전압 발생기에서 발생된 기준 전압에 따라 레귤레이터에서 레귤레이션한 레귤레이선 전압에 따른 전하를 캐패시터에 충전한 후 독출 모드에서 캐패시터에 충전된 부스팅 전압을 메모리 셀 어레이의 워드라인에 공급하여 독출 동작을 실시하도록 함으로써 부스팅 전압을 생성하는데 시간이 소요되고 이에 따라 독출 속도가 저하되는 문제를 해결할 수 있어 저전압 플래쉬 메모리 소자의 고속 동작을 구현할 수 있는 부스팅 회로가 제시된다.

Description

부스팅 회로{Boosting circuit}
본 발명은 부스팅 회로에 관한 것으로, 특히 스탠바이 모드에서 스탠바이 오실레이터에 의해 발생된 클럭 신호에 따라 펌핑 회로에서 생성된 펌핑 전압에 따른 전하를 캐패시터에 충전하고, 파워업(power up)시 오실레이터에 의해 발생된 클럭 신호에 따라 펌핑 회로에서 생성된 펌핑 전압을 기준 전압 발생기에서 발생된 기준 전압에 따라 레귤레이터에서 레귤레이션한 레귤레이선 전압에 따른 전하를 캐패시터에 충전한 후 독출 모드에서 캐패시터에 충전된 부스팅 전압을 메모리 셀 어레이의 워드라인에 공급하여 독출 동작을 실시하도록 함으로써 부스팅 전압을 생성하는데 시간이 소요되고 이에 따라 독출 속도가 저하되는 문제를 해결할 수 있어 저전압 플래쉬 메모리 소자의 고속 동작을 구현할 수 있는 부스팅 회로에 관한 것이다.
저전압용 플래쉬 메모리 장치는 낮은 전원 전압으로 동작하기 때문에 메모리 셀의 데이터를 독출하기 위해서는 소정의 전압으로 부스팅(boosting)된 고전압을 독출하고자 하는 셀의 워드라인에 인가하여야 한다. 이러한 부스팅 전압을 발생시키기 위해서는 소정의 부스팅 회로를 구비하여야 하는데, 도 1은 종래의 부스팅 회로를 포함하는 플래쉬 메모리 장치의 구성을 나타낸 블럭도이다.
도시된 바와 같이 오실레이터(11)는 파워업(power up)시 클럭 신호를 발생시키고, 펌핑 회로(12)는 오실레이터(11)에서 발생된 클럭 신호에 따라 소정의 펌핑 전압을 생성한다. 레귤레이터(14)는 기준 전압 발생기(13)에서 발생된 기준 전압에 따라 펌핑 회로(12)에서 생성된 펌핑 전압을 레귤레이션한다. 레귤레이터(14)에 의해 레귤레이션된 부스팅 전압은 메모리 셀 어레이(15)의 워드라인에 인가되어 소정의 메모리 셀을 독출하는데 이용된다.
상기와 같은 부스팅 회로는 도 2에 도시된 동작 파형도에 나타낸 바와 같이 어드레스 신호(add)가 천이된 후 소정 시간후에 부스팅 회로가 구동하게 되어 부스팅 회로의 출력 단자를 프리차지 하게 된다(precharge). 그리고, 독출 동작을 위해 메모리 셀 어레이(15)의 소정 셀이 선택되면 선택된 셀의 워드라인(wordline)에 부스팅 전압이 공급된다.
그런데, 상기와 같이 파워업시 부스팅 전압을 생성하고 독출 모드에서 선택된 메모리 셀의 워드라인에 부스팅 전압을 인가하게 되면 부스팅 전압을 생성하는 시간이 필수적으로 증가하게 되어 워드라인에 인가되는 시간이 증가하게 된다. 이에 따라 셀의 데이터를 독출하는 시간마저 증가하게 되며, 결과적으로 플래쉬 메모리 장치의 데이터 출력 시간, 즉 구동 시간이 증가하게 된다.
본 발명의 목적은 저전압 플래쉬 메모리 장치에서 메모리 셀의 데이터를 독출하기 위해 워드라인에 인가하는 부스팅 전압의 발생 시간을 줄여줌으로써 독출 시간을 줄일 수 있는 부스팅 회로를 제공하는데 있다.
본 발명의 다른 목적은 스탠바이 상태에서 부스팅 전압을 생성함으로써 독출 모드에서 부스팅을 실시하지 않아도 되고, 이에 따라 부스팅 시간을 줄일 수 있어 동작 속도를 향상시킬 수 있는 부스팅 회로를 제공하는데 있다.
본 발명에 따른 부스팅 회로는 스탠바이 모드에서 소정의 주기를 갖는 클럭 신호를 발생시키기 위한 스탠바이 오실레이터와, 전원 전압이 소정 전압 이상으로 상승하는 파워업시 소정 주기를 갖는 클럭 신호를 발생시키기 위한 오실레이터와, 상기 스탠바이 모드에서 상기 스탠바이 오실레이터에 의해 발생된 클럭 신호에 따른 제 1 펌핑 전압을 생성하고, 상기 파워업시 상기 오실레이터에 의해 발생된 클럭 신호에 따른 제 2 펌핑 전압을 생성하기 위한 펌핑 회로와, 상기 파워업시 소정의 기준 전압을 발생시키기 위한 기준 전압 발생기와, 상기 파워업시 상기 기준 전압 발생기에 의해 발생된 상기 기준 전압에 따라 상기 펌핑 회로에서 생성된 제 2 펌핑 전압을 소정의 전위를 갖도록 레귤레이션하기 위한 레귤레이터와, 상기 스탠바이 모드에서 상기 펌핑 회로에 의해 생성된 상기 제 1 펌핑 전압에 따른 전하 및 상기 파워업시 상기 펌핑 회로에 의해 생성된 상기 제 2 펌핑 전압이 상기 레귤레이터에 의해 레귤레이션된 전압에 따른 전하를 충전하기 위한 캐패시터를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 3은 본 발명에 따른 부스팅 회로를 포함하는 플래쉬 메모리 장치의 구성을 나타낸 블럭도로서, 그 구성 및 기능을 설명하면 다음과 같다.
스탠바이 오실레이터(21)는 스탠바이 모드(standby mode)에서만 소정의 주기를 갖는 클럭 신호를 발생시킨다. 펌핑 회로(22)는 스탠바이 모드에서 스탠바이 오실레이터(21)로부터 발생된 소정의 클럭 신호에 따라 소정 전위의 펌핑 전압을 생성한다. 이렇게 스탠바이 모드에서 펌핑 회로(22)로부터 생성된 펌핑 전압은 메모리 셀 어레이(26)의 워드라인과 접속된 캐패시터(C)에 충전된다.
또한, 전원 전압이 소정 전압 이상으로 상승하는 파워업(power up)시에 오실레이터(23)는 소정 주기, 예를들어 40∼80㎱의 클럭 신호를 발생시키고, 기준 전압 발생기(24)는 소정의 기준 전압을 발생시킨다. 펌핑 회로(22)는 파워업시 오실레이터(23)로부터의 클럭 신호에 따라 소정 전위의 펌핑 전압을 생성한다. 레귤레이터(25)는 기준 전압 발생기(24)에서 생성된 기준 전압에 따라 펌핑 회로(22)에서 생성된 펌핑 전압을 소정의 전위를 갖는 부스팅 전압으로 레귤레이션한다. 레귤레이터(25)에서 레귤레이션된 부스팅 전압은 메모리 셀 어레이(26)의 워드라인과 접속된 캐패시터(C)를 충전시키며, 독출 모드에서 캐패시터(C)에 충전된 전하는 메모리 셀 어레이(26)의 선택된 셀의 워드라인에 인가된다. 한편, 스탠바이 모드에서는 전류의 소모가 없어야 하지만, 오실레이터(23), 기준 전압 발생기(24) 및 레귤레이터(25)는 직류 전류 소비가 있기 때문에 스탠바이 모드에서는 동작되지 않아야 한다.
그리고, 캐패시터(C)는 스탠바이 모드 및 파워업시 펌핑 회로(22)로부터의 펌핑 전압에 따른 전하를 충전한다. 이는 독출 모드에서 워드라인 로딩과 캐패시터에 의해 전하가 분배되는데, 보다 안정적으로 독출 동작을 수행하기 위해서는 가능한 한 분배가 작게 되어야 하고, 이를 위해서는 되도록이면 용량이 큰 캐패시터가 필요하다.
도 4는 본 발명에 따른 스탠바이 오실레이터의 구성을 나타낸 블럭도로서, 인버터 타입 오실레이터와 여기서 발생된 클럭 신호의 주기를 증가시키는 클럭 분배기로 구성되는데, 그 구성 및 기능을 설명하면 다음과 같다.
인버터 타입 오실레이터(31)는 스탠바이 전류를 줄이기 위해서 50㎲ 이상의 긴 주기를 갖는 클럭 신호를 출력한다. 그리고, 클럭 분배기를 구성하는 제 1 내지 제 4 플립플롭(32 내지 35)는 인버터 타입 오실레이터(31)로부터 출력되는 클럭 신호의 주기를 배수로 증가시키는 역할을 한다. 예를들면, 인버터 타입 오실레이터(31)에서 75㎲의 주기를 갖는 클럭이 발생된다면 제 1 플립플롭(32)은 150㎲의 주기를 갖는 클럭을 발생시키고, 제 2 플립플롭(33)은 300㎲의 주기를 갖는 클럭을 발생시킨다. 그리고, 제 3 플립플롭(34)은 600㎲의 주기를 갖는 클럭을 발생시키고, 제 4 플립플롭(35)은 1.2㎳의 주기를 갖는 클럭을 발생시키게 된다.
상기와 같이 다수의 플립플롭을 이용하여 긴 주기를 갖는 클럭을 발생시키는 이유는 스탠바이 전류를 줄이기 위함인데, 클럭의 주기가 증가할수록 스탠바이 전류가 감소하게 되기 때문이다. 예를들어 150㎲의 주기를 갖는 클럭에 의해서는 9㎂ 정도의 스탠바이 전류가 발생되고, 300㎲의 주기를 갖는 클럭에 의해서는 6㎂ 정도의 스탠바이 전류가 발생되며, 600㎲의 주기를 갖는 클럭에 의해서는 3㎂ 정도의 스탠바이 전류가 발생되고, 1.2㎳의 주기를 갖는 클럭에 의해서는 1.5㎂ 정도의 스탠바이 전류가 발생된다. 이와 같이 인버터 타입 오실레이터(31)로부터 출력되는 클럭 신호를 다수의 플립플롭(32 내지 35)를 이용하여 주기를 증가시켜 줌으로써 스탠바이 전류를 줄일 수 있다.
상기와 같은 부스팅 회로는 도 5에 도시된 동작 파형도에 나타낸 바와 같이 스탠바이 모드에서 부스팅 회로에 의해 소정의 부스팅 전압이 생성되어 캐패시터를 충전시키고, 어드레스 신호(add)가 천이하고 소정 시간 후의 파워업시 캐패시터를 재충전시키는 동시에 독출 모드에서 선택된 메모리 셀의 워드라인에 부스팅 전압을 인가하여 선택된 셀의 데이터를 독출하게 된다. 따라서, 플래쉬 메모리 장치에서 부스팅 전압을 생성하기 위한 시간 지연이 없으며, 이에 따라 셀의 데이터를 독출하는 시간이 증가하지 않는다. 결과적으로, 플래쉬 메모리 장치의 구동 시간이 증가되지 않는다.
도 6은 본 발명의 실시 예에 따른 부스팅 회로를 포함하는 플래쉬 메모리 장치의 회로도로서, 그 구성 및 기능을 설명하면 다음과 같다.
다수의 어드레스 천이 검출 회로에서 검출된 어드레스 천이 검출 신호(이하, "ATD"라 함)를 조합한 ATD 합 신호(ATDSUM)를 소정 시간 지연시키는 지연 수단(401)의 출력 신호와 ATD 합 신호(ATDSUM)를 논리 조합하는 제 1 NOR 게이트(402)의 출력 신호는 제 1 인버터(I401)에 의해 반전되어(ATD_T) 제 2 NOR 게이트(409)에 입력된다.
인버터 타입의 스탠바이 오실레이터(403)는 스탠바이 모드에서 소정의 주기를 갖는 클럭 신호를 발생시킨다. 제 1 내지 제 4 플립플롭(404 내지 408)은 칩 인에이블 바 신호(CEb)와 파워업 리셋 신호(PURST)가 제 2 NAND 게이트(413)에 의해 논리 조합되고, 제 2 NAND 게이트(413)의 출력 신호가 제 3 인버터(I403)에 의해 반전된 신호에 의해 인에이블되어 스탠바이 오실레이터(403)에서 출력된 클럭 신호를 소정 주기씩 증가시킨다.
제 4 플립플롭(407)의 출력 신호는 제 1 인버터(I401)의 출력 신호(ATD_T)와 함께 제 2 NOR 게이트(404)에 의해 논리 조합되고, 제 2 NOR 게이트(409)의 출력 신호는 딜레이 신호(DELAY)와 함께 제 1 NAND 게이트(410)에 의해 논리 조합된다. 한편, 제 1 NAND 게이트(410)의 출력 신호는 제 3 NOR 게이트(411)의 출력 신호와 함께 제 4 NOR 게이트(412)에 의해 논리 조합되는데, 제 3 NOR 게이트(411)는 딜레이 신호(DELAY)와 오실레이터(408)의 출력 신호를 논리 조합한다. 그리고, 제 1 NAND 게이트(410)의 출력 신호와 제 3 NOR 게이트(411)의 출력 신호는 제 4 NOR 게이트(412)에 의해 논리 조합되고, 제 4 NOR 게이트(412)의 출력 신호는 제 2 인버터(I402)에 의해 반전되어 제 1 펌핑 회로(417)로 입력된다.
오실레이터(408)는 칩 인에이블 바 신호(CEb) 및 제 6 NOR 게이트(415)의 출력 신호에 따라 소정의 주기를 갖는 클럭 신호를 발생하는데, 제 6 NOR 게이트(415)는 파워업 리셋 신호(PURST)가 제 4 인버터(I404)에 의해 반전된 신호와 딜레이 신호(DELAY)를 논리 조합한다.
제 1 펌핑 회로(417)는 파워업 리셋 신호(PURST) 및 제 2 인버터(I402)의 출력 신호에 따라 펌핑 전압을 생성하고, 제 1 펌핑 회로(417)에 의해 생성된 펌핑 전압에 따른 전하가 캐패시터(C)에 충전된다.
제 2 펌핑 회로(418)는 파워업 리셋 신호(PURST) 및 제 5 NOR 게이트(414)의 출력 신호에 따라 펌핑 전압을 생성하는데, 제 5 NOR 게이트(414)는 칩 인에이블 바 신호(CEb)와 제 2 인버터(I402)의 출력 신호를 논리 조합한다. 제 2 펌핑 회로(418)에 의해 생성된 펌핑 전압은 기준 전압 발생기(419)에서 발생된 기준 전압에 따라 레귤레이터(420)에 의해 소정의 전위를 갖도록 레귤레이션되며, 이러한 레귤레이션에 따른 전하는 캐패시터(C)에 충전된다.
기준 전압 발생기(419)는 제 5 인버터(I405)에 의해 반전된 슬립 신호(SLEEP)와 전원 전압에 따른 하이 상태의 신호가 논리 조합되는 제 7 NOR 게이트(418)의 출력 신호와 딜레이 신호(DELAY)에 의해 구동되어 기준 전압을 생성한다. 그리고, 레귤레이터(420)는 제 4 인버터(I404)에 의해 반전된 파워업 리셋 신호(PURST)와 딜레이 신호(DELAY)를 논리 조합하는 제 6 NOR 게이트(415)의 출력 신호에 따라 구동되어 기준 전압 발생기(419)로부터 발생된 기준 전압에 따라 제 2 펌핑 회로(418)의 펌핑 전압을 레귤레이션한다.
상술한 바와 같이 본 발명에 의하면 스탠바이 상태에서 부스팅 전압을 생성함으로써 종래의 파워업시 부스팅 전압을 생성하여 부스팅 전압을 생성하는데 시간이 소요되고 이에 따라 독출 속도가 저하되는 문제를 해결할 수 있어 저전압 플래쉬 메모리 소자의 고속 동작을 구현할 수 있다.
도 1은 종래의 플래쉬 메모리 셀을 독출하기 위한 부스팅 회로를 포함하는 플래쉬 메모리 장치의 구성을 나타낸 블럭도.
도 2는 종래의 부스팅 회로를 포함하는 플래쉬 메모리 장치의 동작 파형도.
도 3은 본 발명에 따른 플래쉬 메모리 셀을 독출하기 위한 부스팅 회로를 포함하는 플래쉬 메모리 장치의 구성을 나타낸 블럭도.
도 4는 본 발명에 따른 스탠바이 오실레이터의 구성을 나타낸 블럭도.
도 5은 본 발명에 따른 부스팅 회로를 포함하는 플래쉬 메모리 장치의 동작 파형도.
도 6은 본 발명의 실시 예에 따른 부스팅 회로도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 스탠바이 오실레이터 22 : 펌핑 회로
23 : 오실레이터 24 : 기준 전압 발생기
25 : 레귤레이터 26 : 메모리 셀 어레이
C : 캐패시터

Claims (4)

  1. 스탠바이 모드에서 소정의 주기를 갖는 클럭 신호를 발생시키기 위한 인버터 타입 오실레이터;
    상기 인버터 타입 오실레이터로부터 발생된 클럭 신호의 주기를 증가시켜 출력하기 위한 클럭 분배기;
    전원 전압이 소정 전압 이상으로 상승하는 파워업시 소정 주기를 갖는 클럭 신호를 발생시키기 위한 오실레이터;
    상기 스탠바이 모드에서 상기 클럭 분배기에 의해 주기가 증가된 상기 클럭 신호에 따른 제 1 펌핑 전압을 생성하고, 상기 파워업시 상기 오실레이터에 의해 발생된 클럭 신호에 따른 제 2 펌핑 전압을 생성하기 위한 펌핑 회로;
    상기 파워업시 소정의 기준 전압을 발생시키기 위한 기준 전압 발생기;
    상기 파워업시 상기 기준 전압 발생기에 의해 발생된 상기 기준 전압에 따라 상기 펌핑 회로에서 생성된 제 2 펌핑 전압을 소정의 전위를 갖도록 레귤레이션하기 위한 레귤레이터; 및
    상기 스탠바이 모드에서 상기 펌핑 회로에 의해 생성된 상기 제 1 펌핑 전압에 따른 전하 및 상기 파워업시 상기 펌핑 회로에 의해 생성된 상기 제 2 펌핑 전압이 상기 레귤레이터에 의해 레귤레이션된 전압에 따른 전하를 충전하기 위한 캐패시터를 포함하여 이루어진 것을 특징으로 하는 부스팅 회로.
  2. 삭제
  3. 제 1 항에 있어서, 상기 클럭 분배기는 다수의 플립플롭으로 이루어지되, 첫단의 플립플롭은 상기 인버터 타입 오실레이터의 클럭 신호의 주기를 증가시켜 출력하고, 후단의 플립플롭은 전단의 플립플롭으로부터 출력된 클럭 신호를 입력하여 그 주기를 증가시켜 출력하는 것을 특징으로 하는 부스팅 회로.
  4. 스탠바이 모드에서 소정의 주기를 갖는 클럭 신호를 발생시키기 위한 인버터 타입 오실레이터;
    상기 인버터 타입 오실레이터로부터 발생된 클럭 신호의 주기를 증가시켜 출력하기 위한 클럭 분배기;
    상기 스탠바이 모드에서 상기 클럭 분배기에 의해 주기가 증가되어 출력된 상기 클럭 신호에 따른 제 1 펌핑 전압을 생성하기 위한 제 1 펌핑 회로.
    전원 전압이 소정 전압 이상으로 상승하는 파워업시 소정 주기를 갖는 클럭 신호를 발생시키기 위한 오실레이터;
    상기 파워업시 상기 오실레이터에 의해 발생된 클럭 신호에 따른 제 2 펌핑 전압을 생성하기 위한 제 2 펌핑 회로;
    상기 파워업시 소정의 기준 전압을 발생시키기 위한 기준 전압 발생기;
    상기 파워업시 상기 기준 전압 발생기에 의해 발생된 상기 기준 전압에 따라 상기 제 2 펌핑 회로에서 생성된 제 2 펌핑 전압을 소정의 전위를 갖도록 레귤레이션하기 위한 레귤레이터; 및
    상기 스탠바이 모드에서 상기 제 1 펌핑 회로에 의해 생성된 상기 제 1 펌핑 전압에 따른 전하 및 상기 파워업시 상기 제 2 펌핑 회로에 의해 생성된 상기 제 2 펌핑 전압이 상기 레귤레이터에 의해 레귤레이션된 전압에 따른 전하를 충전하기 위한 캐패시터를 포함하여 이루어진 것을 특징으로 하는 부스팅 회로.
KR10-2002-0067520A 2002-11-01 2002-11-01 부스팅 회로 KR100491418B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067520A KR100491418B1 (ko) 2002-11-01 2002-11-01 부스팅 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067520A KR100491418B1 (ko) 2002-11-01 2002-11-01 부스팅 회로

Publications (2)

Publication Number Publication Date
KR20040038529A KR20040038529A (ko) 2004-05-08
KR100491418B1 true KR100491418B1 (ko) 2005-05-25

Family

ID=37336734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0067520A KR100491418B1 (ko) 2002-11-01 2002-11-01 부스팅 회로

Country Status (1)

Country Link
KR (1) KR100491418B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056718A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582607B1 (ko) 2009-04-30 2016-01-19 삼성전자주식회사 반도체 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201222A (ja) * 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
KR20000061230A (ko) * 1999-03-24 2000-10-16 김영환 고전압 발생회로
KR20020047521A (ko) * 2000-12-13 2002-06-22 박종섭 플래쉬 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201222A (ja) * 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
KR20000061230A (ko) * 1999-03-24 2000-10-16 김영환 고전압 발생회로
KR20020047521A (ko) * 2000-12-13 2002-06-22 박종섭 플래쉬 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056718A (ko) * 2017-11-17 2019-05-27 삼성전자주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치
KR102553262B1 (ko) 2017-11-17 2023-07-07 삼성전자 주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
KR20040038529A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
US7969234B2 (en) Clock control circuit and voltage pumping device using the same
US5883501A (en) Power supply circuit
KR100312140B1 (ko) 반도체집적회로장치및기억장치
US7733162B2 (en) Plumping voltage generating circuit
JPH10302492A (ja) 半導体集積回路装置および記憶装置
JP5087670B2 (ja) 電圧発生回路
US6002630A (en) On chip voltage generation for low power integrated circuits
KR20110067506A (ko) 네거티브 내부전압 생성장치
KR20030084145A (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
JPH1079191A (ja) 半導体メモリ装置の内部昇圧電圧発生器
KR100549345B1 (ko) 고전압 공급 회로 및 고전압 공급 방법
US6762970B2 (en) Flash memory device
KR19990050472A (ko) 승압전압 발생회로
KR100491418B1 (ko) 부스팅 회로
KR101675141B1 (ko) 차량용 메모리 전원 관리 시스템 및 그 방법
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US20030043642A1 (en) Low voltage charge pump apparatus and method
JPH09294367A (ja) 電圧供給回路
US20040008078A1 (en) Boosting circuit
KR100592772B1 (ko) 고전압 발생회로
JP4435203B2 (ja) 半導体集積回路装置
TWI744009B (zh) 記憶體裝置
JPH1069796A (ja) 高速試験機能付半導体集積回路
US6515932B1 (en) Memory circuit
JPH11297089A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee