KR102553262B1 - 기준 전압 생성기 및 이를 포함하는 메모리 장치 - Google Patents

기준 전압 생성기 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR102553262B1
KR102553262B1 KR1020170153967A KR20170153967A KR102553262B1 KR 102553262 B1 KR102553262 B1 KR 102553262B1 KR 1020170153967 A KR1020170153967 A KR 1020170153967A KR 20170153967 A KR20170153967 A KR 20170153967A KR 102553262 B1 KR102553262 B1 KR 102553262B1
Authority
KR
South Korea
Prior art keywords
boosting
code
pulse
reference voltage
digital
Prior art date
Application number
KR1020170153967A
Other languages
English (en)
Other versions
KR20190056718A (ko
Inventor
아닐 카발라
이선규
정병훈
임정돈
최영돈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020170153967A priority Critical patent/KR102553262B1/ko
Priority to US16/191,367 priority patent/US10439632B2/en
Priority to CN201811364521.XA priority patent/CN109802681B/zh
Publication of KR20190056718A publication Critical patent/KR20190056718A/ko
Application granted granted Critical
Publication of KR102553262B1 publication Critical patent/KR102553262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성기는 제1 부스팅 펄스를 생성하는 제1 부스팅 펄스 생성기 및 제1 부스팅 펄스에 기초하여, 기준 코드로부터 제1 부스팅 코드를 출력하는 제1 부스팅 코드 컨트롤러를 포함하는 부스팅 회로, 및 제1 부스팅 코드를 변환하여 기준 전압을 출력하는 제1 디지털-아날로그 변환기를 포함하고, 제1 부스팅 코드는 제1 부스팅 펄스가 제1 논리 레벨일 때 기준 코드로부터 부스팅된 코드 값을 가지고, 제1 부스팅 펄스가 제2 논리 레벨일 때 기준 코드와 동일한 값을 가질 수 있다.

Description

기준 전압 생성기 및 이를 포함하는 메모리 장치{REFERENCE VOLTAGE GENERATOR AND MEMORY DEVICE INCLUDING THE SAME}
본 개시의 기술적 사상은 기준 전압 생성기 및 이를 포함하는 메모리 장치에 관한 것으로, 보다 상세하게는 디지털-아날로그 변환기를 포함하는 기준 전압 생성기 및 메모리 장치에 관한 것이다.
메모리 장치와 같은 집적 회로에서 기준 전압은 다양한 용도로 사용될 수 있고, 집적 회로에 포함된 기준 전압 생성기가 기준 전압을 생성하는 속도가 빨라질수록 집적 회로의 성능이 향상될 수 있다.
기준 전압 생성기는 디지털-아날로그 변환기를 포함하고, 기준 전압 생성기로 입력되는 디지털 신호에 기초하여 기준 전압을 생성한다. 디지털-아날로그 변환기의 변환 속도가 빠를수록 기준 전압 생성기의 기준 전압을 생성하는 속도가 빨라질 수 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는, 기준 전압 생성기에 포함된 디지털-아날로그 변환기로 부스팅 코드를 출력하여, 디지털-아날로그 변환기의 변환 속도를 증가시킬 수 있는 기준 전압 생성기 및 이를 포함하는 메모리 장치를 제공하는 데에 있다.
본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성기는, 제1 부스팅 펄스를 생성하는 제1 부스팅 펄스 생성기 및 제1 부스팅 펄스에 기초하여, 기준 코드로부터 제1 부스팅 코드를 출력하는 제1 부스팅 코드 컨트롤러를 포함하는 부스팅 회로, 및 제1 부스팅 코드를 변환하여 기준 전압을 출력하는 제1 디지털-아날로그 변환기를 포함하고, 제1 부스팅 코드는 제1 부스팅 펄스가 제1 논리 레벨일 때 기준 코드로부터 부스팅된 코드 값을 가지고, 제1 부스팅 펄스가 제2 논리 레벨일 때 기준 코드와 동일한 값을 가질 수 있다.
본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성기는, 부스팅 펄스를 생성하는 부스팅 펄스 생성기, 및 부스팅 펄스에 기초하여 부스팅 코드를 출력하는 부스팅 전압 컨트롤러를 포함하는 부스팅 회로, 및 기준 코드를 변환하여 기준 전압을 출력하고, R-2R 사다리형 디지털-아날로그 변환기인 제1 디지털-아날로그 변환기를 포함하고, 부스팅 코드에 기초하여, 제1 디지털-아날로그 변환기의 복수의 노드들 각각에 전압이 인가될 수 있다.
본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성기를 포함하는 메모리 장치에 있어서, 기준 전압 생성기는, 부스팅 펄스를 생성하는 부스팅 펄스 생성기 및 상기 부스팅 펄스에 기초하여 기준 코드로부터 부스팅 코드를 출력하는 부스팅 코드 컨트롤러를 포함하는 부스팅 회로, 및 부스팅 코드를 변환하여 기준 전압을 출력하는 디지털-아날로그 변환기를 포함하고, 부스팅 코드는 부스팅 펄스가 제1 논리 레벨일 때 기준 코드와 상이한 코드 값을 가지고, 부스팅 펄스가 제2 논리 레벨일 때 기준 코드와 동일한 값을 가질 수 있다.
본 개시에 따른 기준 전압 생성기 및 이를 포함하는 메모리 장치는, 기준 전압 생성기에 포함된 디지털-아날로그 변환기로 부스팅 코드를 출력하는 부스팅 회로를 포함하여, 디지털-아날로그 변환기의 변환 동작 속도가 증가될 수 있다. 따라서, 기준 전압 생성기가 기준 전압 생성기로 입력되는 기준 코드에 대응되는 기준 전압을 생성하는 데에 걸리는 시간이 감소될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 2는 본 개시의 예시적 실시예에 따른 도 1의 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 3a 내지 3c는 도 2의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 4는 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 5는 본 개시의 예시적 실시예에 따른 도 4의 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 6a 내지 도 6d는 도 5의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 7은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 8은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 9는 본 개시의 예시적 실시예에 따른 도 8의 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 10은 도 9의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 11은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 12는 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 13은 도 12의 패스트 부스팅 펄스 및 슬로우 부스팅 펄스의 일 실시예를 설명하기 위한 타이밍도이다.
도 14는 본 개시의 예시적 실시예에 따른 기준 전압 생성기를 포함하는 집적 회로의 블록도이다.
도 15는 본 개시의 예시적 실시예에 따른 컴퓨팅 시스템을 도시하는 블록도이다.
도 1은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 1을 참조하면, 기준 전압 생성기(10)는 인에이블 신호(EN) 및 디지털 신호인 n비트의 기준 코드(<D0:Dn-1>)를 수신할 수 있다. 기준 전압 생성기(10)는 인에이블 신호(EN)가 제1 논리 레벨을 가질 때 기준 코드(<D0:Dn-1>)를 기초로 기준 전압(VREF)을 생성하는 동작을 수행할 수 있다. 이 때, n은 2이상의 자연수 일 수 있으며, 상기 제1 논리 레벨은 하이 레벨일 수 있다. 다만, 이에 한정되는 것은 아니며, 기준 전압 생성기(10)는 인에이블 신호(EN)가 로우 레벨을 가질 때 기준 전압(VREF)을 생성할 수도 있다.
기준 코드(<D0:Dn-1>)는 기준 전압(VREF)의 크기에 대응하는 값을 가지는 디지털 신호일 수 있다. 따라서, 기준 전압 생성기(10)는 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
기준 전압 생성기(10)는 부스팅 회로(100) 및 디지털-아날로그 변환기(200)를 포함할 수 있다. 부스팅 회로(100)는 디지털-아날로그 변환기(200)에 대한 부스팅 동작을 수행할 수 있다. 일 실시예에서, 부스팅 회로(100)는 기준 코드(<D0:Dn-1>)를 수신하고, 인에이블 신호(EN)가 하이 레벨로 천이되는 시점으로부터 부스팅 시간 동안 부스팅 동작을 수행할 수 있다. 이에 따라, 디지털-아날로그 변환기(200)의 변환 동작 속도가 빨라질 수 있다.
일 실시예에서, 부스팅 회로(100)는 부스팅 시간 동안에 기준 코드(<D0:Dn-1>)와 다른 코드를 가지고, 부스팅 시간 이후에는 기준 코드(<D0:Dn-1>)와 동일한 코드를 갖는 부스팅 코드(<C0:Cn-1>)를 생성할 수 있다.
디지털-아날로그 변환기(200)는 수신된 디지털 신호를 변환함으로써 아날로그 신호를 생성하는 회로로서, 부스팅 코드(<C0:Cn-1>)를 변환함으로써 기준 전압(VREF)을 생성할 수 있다. 디지털-아날로그 변환기(200)는 부스팅 코드(<C0:Cn-1>)를 기초로, 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10)는 부스팅 회로(100)를 포함함으로써, 기준 전압 생성기(10)가 부스팅 코드(<C0:Cn-1>)를 변환하여 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성하는 데에 걸리는 시간인 정착 시간(Settling Time)이 감소될 수 있다. 따라서, 기준 전압 생성기(10)가 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성하는 속도가 빨라질 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 도 1의 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다. 도 1을 참조하여 전술한 바와 같이, 기준 전압 생성기(10)는 기준 코드(<D0:Dn-1>)를 수신할 수 있고, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(V_REF)을 생성할 수 있다. 기준 전압 생성기(10)는 부스팅 회로(100) 및 디지털-아날로그 변환기(200)를 포함할 수 있다.
도 2를 참조하면, 부스팅 회로(100)는 부스팅 펄스 생성기(110) 및 부스팅 코드 컨트롤러(120)를 포함할 수 있다. 부스팅 회로(100)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)를 수신할 수 있다. 부스팅 회로(100)는 일정한 부스팅 시간 동안 디지털-아날로그 변환기(200)에 대한 부스팅 동작을 수행할 수 있다.
부스팅 펄스 생성기(110)는 하이 레벨의 인에이블 신호(EN)가 수신된 시점으로부터 부스팅 시간 동안에는 제1 논리 레벨을 갖고, 부스팅 시간 이후에는 제2 논리 레벨을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 즉, 부스팅 펄스 생성기(110)는 부스팅 시간만큼의 폭을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 예를 들어, 제1 논리 레벨은 하이 레벨일 수 있고, 제2 논리 레벨은 로우 레벨일 수 있으나, 이에 한정되는 것은 아니며, 제1 논리 레벨이 로우 레벨일 수 있고, 제2 논리 레벨이 하이 레벨일 수 있다. 일 실시예에서, 부스팅 펄스 생성기(110)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 부스팅 시간을 결정할 수 있다. 다른 일 실시예에서는, 부스팅 펄스 생성기(110)는 기준 코드(<D0:Dn-1>)에 무관하게 일정한 시간 동안 하이 레벨을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 부스팅 시간에 대한 설명은 도 3c에서 후술하겠다.
부스팅 코드 컨트롤러(120)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 부스팅 코드(<C0:Cn-1>)는 부스팅 시간 동안에는 기준 코드(<D0:Dn-1>)와 상이한 코드일 수 있다. 예를 들어, 부스팅 코드(<C0:Cn-1>)는 기준 코드(<D0:Dn-1>)로부터 부스팅된 코드 값을 가질 수 있다. 부스팅 코드(<C0:Cn-1>)는 부스팅 시간 이후에는 기준 코드(<D0:Dn-1>)와 동일한 값을 가질 수 있다. 이 때, 부스팅 코드 컨트롤러(120)가 기준 코드(<D0:Dn-1>)로부터 부스팅된 코드를 생성하는 것은 부스팅 회로(100)가 부스팅 동작을 수행하는 것으로 표현될 수 있다. 부스팅 코드(<C0:Cn-1>)에 대한 설명은 도 3a 내지 도 3c에 대한 설명에서 후술하겠다.
디지털-아날로그 변환기(200)는 부스팅 회로(100)로루터 부스팅 코드(<C0:Cn-1>)를 수신하고, 부스팅 코드(<C0:Cn-1>)에 기초하여 기준 전압(V_REF)을 생성할 수 있다. 일 실시예에서, 디지털-아날로그 변환기(200)는 R-2R 사다리형 디지털-아날로그 변환기(R-2R ladder digital-analog converter)일 수 있다. 디지털-아날로그 변환기(200)는 서로 다른 저항값을 갖는 복수의 제1 저항들(R) 및 복수의 제2 저항들(2R)을 포함할 수 있고, 복수의 제2 저항들(2R) 각각은 복수의 제1 저항들(R) 각각의 2배의 저항 값을 가질 수 있다.
디지털-아날로그 변환기(200)는 기준 코드(<D0:Dn-1>)의 비트수에 대응되는 n개의 스위치들(T0~Tn-1)을 포함할 수 있다. 예를 들어, n개의 스위치들(T0~Tn-1)은 복수의 트랜지스터들로 구현될 수 있으나, 이에 한정되는 것은 아니다. 부스팅 코드(<C0:Cn-1>)에 의해 n개의 스위치들(T0~Tn-1) 각각이 제어될 수 있다. 예를 들어, 부스팅 코드(<C0:Cn-1>)가 논리 하이 레벨을 갖는 경우에는 스위치들(T0~Tn-1)이 전원 전압(VDD)에 연결되어, 전원 전압(VDD)과 제2 저항들(2R)의 일단이 연결될 수 있다. 부스팅 코드(<C0:Cn-1>)가 논리 로우 레벨을 갖는 경우에는 스위치들(T0~Tn-1)이 그라운드 전압(GND)에 연결되어, 그라운드 전압(GND)과 제2 저항들(2R)의 일단이 연결될 수 있다. 따라서, n개의 스위치들(T0~Tn-1)에 의해 디지털-아날로그 변환기(200)의 복수의 노드들(N0~Nn-1)의 전압이 달라질 수 있다.
따라서, 디지털-아날로그 변환기(200)는 부스팅 코드(<C0:Cn-1>)에 따라 서로 다른 기준 전압(V_REF)을 생성할 수 있다. 디지털-아날로그 변환기(200)는 부스팅 코드(<C0:Cn-1>)의 값이 커짐에 따라 높은 레벨의 기준 전압(V_REF)을 생성할 수 있고, 또한, 기준 전압 생성기(10)는 기준 코드(<D0:Dn-1>)의 값이 커질수록 높은 레벨의 기준 전압(V_REF)을 생성할 수 있다.
도 3a 내지 3c는 도 2의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 2 및 도 3a를 참조하면, 기준 전압 생성기(10)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)에 기초하여, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
부스팅 코드 컨트롤러(120)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 일 실시예에서, 부스팅 코드 컨트롤러(120)는 하이 레벨의 부스팅 펄스(BP)에 기초하여, 최대의 타겟 전압 레벨에 대응되는 코드 값을 갖는 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 예를 들어, 부스팅 코드 컨트롤러(120)는 부스팅 시간 동안에 모두 1 값을 갖는 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 부스팅 코드 컨트롤러(120)는 로우 레벨의 부스팅 펄스(BP)에 기초하여, 기준 코드(<D0:Dn-1>)와 동일한 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다.
예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 펄스 생성기(110)는 제1 부스팅 시간(BT1)을 갖는 부스팅 펄스(BP1)를 생성할 수 있다. 부스팅 코드 컨트롤러(120)는 제1 부스팅 시간(BT1) 동안에 11…11인 부스팅 코드(<C0:Cn-1>)를 생성할 수 있고, 제1 부스팅 시간(BT1) 이후에 기준 코드(<D0:Dn-1>)와 동일한 00…01인 부스팅 코드(<C0:Cn-1>)를 생성할 수 있다.
본 개시의 일 실시예에 따른 기준 전압 생성기(10)는 제1 부스팅 시간(BT1) 동안 디지털-아날로그 변환기(200)에 대한 부스팅 동작을 수행할 수 있다. 제1 부스팅 시간(BT1) 동안에 부스팅 코드(<C0:Cn-1>)가 11…11이 됨에 따라, 스위치들(T0~Tn-1)은 전원 전압(VDD)과 연결될 수 있고, 노드들(N0~Nn-1)에 전압이 인가될 수 있다. 따라서, 기준 전압(VREF)은 빠르게 증가할 수 있고, 제1 타겟 전압 레벨(VT1)에 빠르게 도달할 수 있다. 기준 전압(VREF)이 제1 타겟 전압 레벨(VT1)에 도달하는 정착 시간(Settling Time)이 감소될 수 있고, 기준 전압 생성기(10)가 제1 타겟 전압 레벨(VT1)의 기준 전압(VREF)을 생성하는 속도가 빨라질 수 있다.
도 2 및 도 3b를 참조하면, 부스팅 코드 컨트롤러(120)는 제1 부스팅 시간(BT1) 동안 제1 타겟 전압 레벨(VT1)의 2배의 크기를 갖는 기준 전압에 대응되는 코드 값을 갖는 부스팅 코드(<C0:Cn-1>)를 생성할 수 있다. 일 실시예에서, 부스팅 코드 컨트롤러(120)는 제1 부스팅 시간(BT1) 동안 기준 코드(<D0:Dn-1>)의 값의 2배의 값을 가지는 부스팅 코드(<C0:Cn-1>)를 생성할 수 있다. 예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 코드 컨트롤러(120)는 제1 부스팅 시간(BT1) 동안 00…10인 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 제1 부스팅 시간(BT1) 이후에, 부스팅 코드 컨트롤러(120)는 기준 코드(<D0:Dn-1>)와 동일한 00…01인 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 따라서, 기준 코드(<D0:Dn-1>)의 값이 커질수록 부스팅 시간 동안의 부스팅 코드(<C0:Cn-1>)의 값도 커질 수 있다.
제1 부스팅 시간(BT1) 동안에 부스팅 코드(<C0:Cn-1>)의 값이 기준 코드(<D0:Dn-1>)의 값의 2배를 갖도록 부스팅 코드(<C0:Cn-1>)가 생성됨에 따라, 부스팅 시간동안 기준 전압(VREF)은 상대적으로 빠르게 증가할 수 있고, 제1 타겟 전압 레벨(VT1)에 빠르게 도달할 수 있다. 따라서, 기준 전압(VREF)이 제1 타겟 전압 레벨(VT1)에 도달하는 정착 시간(Settling Time)이 감소될 수 있다.
도 2, 도 3a 및 도 3c를 참조하면, 부스팅 펄스 생성기(110)는 기준 코드(<D0:Dn-1>)에 기초하여, 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 부스팅 펄스 생성기(110)는 기준 코드(<D0:Dn-1>)에 대응되는 기준 전압(VREF)의 타겟 전압 레벨에 비례하는 부스팅 시간을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 따라서, 도 2의 부스팅 펄스 생성기(110)는 기준 코드(<D0:Dn-1>)의 값에 비례하는 부스팅 시간을 갖는 부스팅 펄스(BP)를 생성할 수 있다.
예를 들어, 도 3a와 같이 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 펄스 생성기(110)는 인에이블 신호(EN)가 하이 레벨로 천이된 시점으로부터 제1 부스팅 시간(BT1)동안에는 하이 레벨을 갖고, 제1 부스팅 시간(BT1) 이후에는 로우 레벨을 갖는 제1 부스팅 펄스(BP1)를 생성할 수 있다. 반면, 도 3c에서와 같이 기준 코드(<D0:Dn-1>)가 01…11인 경우에, 부스팅 펄스 생성기(110)는 인에이블 신호(EN)가 수신된 시점으로부터 제2 부스팅 시간(BT2)동안에는 하이 레벨을 갖고, 제2 부스팅 시간(BT2) 이후에는 로우 레벨을 갖는 제2 부스팅 펄스(BP2)를 생성할 수 있다. 도 3a의 기준 코드(<D0:Dn-1>)의 값보다 도 3c의 기준 코드(<D0:Dn-1>)의 값이 크므로, 제2 부스팅 시간(BT2)은 제1 부스팅 시간(BT1)보다 길 수 있다.
도 3c의 기준 코드(<D0:Dn-1>)는 도 3a의 기준 코드(<D0:Dn-1>)보다 큰 값을 가지므로, 도 3c의 기준 코드(<D0:Dn-1>)에 대응되는 제2 타겟 전압 레벨(VT2)은 도 3a의 기준 코드(<D0:Dn-1>)에 대응되는 제1 타겟 전압 레벨(VT1)보다 큰 값을 가질 수 있다. 부스팅 회로(100)에 의해 부스팅 동작이 수행되지 않을 경우에는, 디지털-아날로그 변환기(200)가 제2 타겟 전압 레벨(VT2)을 갖는 기준 전압(VREF)을 생성하는데 걸리는 시간이 제1 타겟 전압 레벨(VT1)을 갖는 기준 전압(VREF)을 생성하는데 걸리는 시간보다 길 수 있다. 따라서, 부스팅 펄스 생성기(110)는 상대적으로 더 긴 제2 부스팅 시간(BT2)을 갖는 부스팅 펄스(BP2)를 생성하여, 부스팅 동작을 길게 수행할 수 있고, 기준 전압(VREF)이 제2 타겟 전압 레벨(VT2)에 도달하는 정착 시간을 줄일 수 있다.
도 3a 내지 도 3c를 참조하면, 본 개시의 예시적 실시예에 따른 기준 전압 생성기(10)는 기준 코드(<D0:Dn-1>)의 값에 기초하여, 부스팅 시간을 조절할 수 있고, 부스팅 코드(<C0:Cn-1>)의 값을 조절할 수도 있다. 이에 따라 기준 전압(VREF)이 타겟 전압 레벨에 도달하는 안정 시간을 효과적으로 단축시킬 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 4를 참조하면, 기준 전압 생성기(10a)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)를 수신할 수 있고, 인에이블 신호(EN)가 제1 논리 레벨(예를 들어, 하이 레벨)을 가질 때 기준 코드(<D0:Dn-1>)를 기초로 기준 전압(VREF)을 생성할 수 있다.
기준 전압 생성기(10a)는 부스팅 회로(100a) 및 디지털-아날로그 변환기(200a)를 포함할 수 있다. 부스팅 회로(100a)는 기준 코드(<D0:Dn-1>)를 수신할 수 있다. 부스팅 회로(100a)는 디지털 신호인 n비트의 부스팅 코드(<B0:Bn-1>)를 디지털-아날로그 변환기(200a)로 출력할 수 있다. 부스팅 코드(<B0:Bn-1>)는 인에이블 신호(EN)가 하이 레벨로 천이되는 시점으로부터 부스팅 시간 동안 일정한 코드 값을 가질 수 있다. 부스팅 코드(<B0:Bn-1>)에 대해서는 도 6a 내지 도 6d에서 후술하겠다.
디지털-아날로그 변환기(200a)는 기준 코드(<D0:Dn-1>) 및 부스팅 코드(<B0:Bn-1>)를 수신하고, 기준 코드(<D0:Dn-1>)를 변환함으로써 아날로그 신호인 기준 전압(VREF)을 생성할 수 있다. 일 실시예에서, 디지털-아날로그 변환기(200a)는 R-2R 사다리형 디지털-아날로그 변환기일 수 있고, 부스팅 코드(<B0:Bn-1>)에 기초하여, 디지털-아날로그 변환기(200a)의 복수의 노드들 각각에 전압이 인가되는 부스팅 동작이 수행될 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10a)는 부스팅 회로(100a)를 포함함으로써, 기준 전압 생성기(10a)가 기준 코드(<D0:Dn-1>)를 변환하여 타겟 전압 레벨를 갖는 기준 전압(VREF)을 생성하는 데에 걸리는 정착 시간이 감소될 수 있다. 따라서, 기준 전압 생성기(10a)가 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성하는 속도가 빨라질 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 도 4의 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다. 도 4을 참조하여 전술한 바와 같이, 기준 전압 생성기(10a)는 기준 코드(<D0:Dn-1>)를 수신할 수 있고, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(V_REF)을 생성할 수 있다. 기준 전압 생성기(10a)는 부스팅 회로(100a) 및 디지털-아날로그 변환기(200a)를 포함할 수 있다.
도 5를 참조하면, 부스팅 회로(100a)는 부스팅 펄스 생성기(110a) 및 부스팅 전압 컨트롤러(130)를 포함할 수 있다. 부스팅 회로(100a)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)를 수신할 수 있다. 부스팅 회로(100a)는 일정한 부스팅 시간 동안 디지털-아날로그 변환기(200a)에 대한 부스팅 동작을 수행할 수 있다.
부스팅 펄스 생성기(110a)는 하이 레벨의 인에이블 신호(EN)가 하이 레벨로 천이된 시점으로부터 일정한 부스팅 시간 동안에는 제1 논리 레벨(예를 들어, 하이 레벨)을 갖고, 부스팅 시간 이후에는 제2 논리 레벨(예를 들어, 로우 레벨)을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 부스팅 펄스 생성기(110a)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 부스팅 시간을 결정할 수 있다. 다른 일 실시예에서는, 부스팅 펄스 생성기(110a)는 기준 코드(<D0:Dn-1>)에 무관하게 일정한 시간 동안 하이 레벨을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 부스팅 시간에 대한 설명은 도 6d에서 후술하겠다.
부스팅 전압 컨트롤러(130)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 부스팅 코드(<B0:Bn-1>)에 대해서는 도 6a 내지 도 6d에 대한 설명에서 후술하겠다.
디지털-아날로그 변환기(200a)는 기준 코드(<D0:Dn-1>)를 수신하고, 기준 코드(<D0:Dn-1>)에 기초하여, 기준 전압(V_REF)을 생성할 수 있다. 일 실시예에서, 디지털-아날로그 변환기(200a)는 R-2R 사다리형 디지털-아날로그 변환기일 수 있다. 디지털-아날로그 변환기(200a)는 서로 다른 저항값을 갖는 복수의 제1 저항들(R) 및 복수의 제2 저항들(2R)을 포함할 수 있고, 복수의 제2 저항들(2R) 각각은 복수의 제1 저항들(R) 각각의 2배의 저항 값을 가질 수 있다. 이 때, 디지털-아날로그 변환기(200a)는 복수의 스위치들(S0~Sn-1)을 더 포함할 수 있고, 복수의 노드들(N0~Nn-1) 각각은, 복수의 스위치들(S0~Sn-1)을 통해 전원 전압(VDD)과 연결될 수 있다. 예를 들어, 부스팅 코드(<B0:Bn-1>)가 논리 하이 레벨을 갖는 경우에는 전원 전압(VDD)과 복수의 노드들(N0~Nn-1) 각각이 연결될 수 있고, 논리 로우 레벨을 갖는 경우에는 복수의 스위치들(S0~Sn-1)이 오픈 상태가 될 수 있다. 일 실시예에서, 복수의 스위치들(S0~Sn-1)은 복수의 트랜지스터들로 구현될 수 있으나 이에 한정되는 것은 아니다. 부스팅 코드(<B0:Bn-1>)에 의해 복수의 스위치들(S0~Sn-1)이 제어될 수 있고, 따라서, 부스팅 코드(<B0:Bn-1>)에 의해 복수의 노드들(N0~Nn-1)과 전원 전압(VDD)의 연결 여부가 제어될 수 있다.
디지털-아날로그 변환기(200a)는 기준 코드(<D0:Dn-1>)의 비트수에 대응되는 n개의 스위치들(T0~Tn-1)을 포함할 수 있다. 기준 코드(<D0:Dn-1>)에 의해 n개의 스위치들(T0~Tn-1)이 제어될 수 있다. 디지털-아날로그 변환기(200)는 부스팅 코드(<C0:Cn-1>)에 따라 서로 다른 기준 전압(V_REF)을 생성할 수 있고, 예를 들어, 디지털-아날로그 변환기(200)는 기준 코드(<D0:Dn-1>)의 값이 커질수록 높은 레벨의 기준 전압(V_REF)을 생성할 수 있다.
도 6a 내지 도 6d는 도 5의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 5 및 도 6a를 참조하면, 기준 전압 생성기(10a)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)에 기초하여, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
부스팅 전압 컨트롤러(130)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 일 실시예에서, 부스팅 전압 컨트롤러(130)는 하이 레벨의 부스팅 펄스(BP)에 기초하여, 부스팅 시간 동안에 모두 1 값을 갖는 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 부스팅 전압 컨트롤러(130)는 로우 레벨의 부스팅 펄스(BP)에 기초하여, 모두 0 값을 갖는 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다.
따라서, 부스팅 코드(<B0:Bn-1>)에 의해서, 부스팅 시간 동안 복수의 스위치들(S0~Sn-1)들은 모두 전원 전압(VDD)과 연결될 수 있고 복수의 노드들(N0~Nn-1)에 전원 전압(VDD)이 인가될 수 있다. 부스팅 시간이 종료되면, 복수의 스위치들(S0~Sn-1)들이 오픈 상태가 되고, 복수의 노드들(N0~Nn-1)은 기준 코드(<D0:Dn-1>)에 대응되는 각각의 전압 값을 가질 수 있다.
예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 펄스 생성기(110a)는 제1 부스팅 시간(BT1)을 갖는 부스팅 펄스(BP1)를 생성할 수 있다. 부스팅 전압 컨트롤러(130)는 제1 부스팅 시간(BT1) 동안에 11…11인 부스팅 코드(<B0:Bn-1>)를 생성할 수 있고, 제1 부스팅 시간(BT1) 이후에 00…00인 부스팅 코드(<B0:Bn-1>)를 생성할 수 있다.
본 개시의 일 실시예에 따른 기준 전압 생성기(10a)는 제1 부스팅 시간(BT1)동안 디지털-아날로그 변환기(200a)에 대한 부스팅 동작을 수행할 수 있다. 이 때, 복수의 스위치들(S0~Sn-1)들 중 적어도 하나가 전원 전압(VDD)과 연결되는 상태가 되도록 하는 부스팅 코드(<B0:Bn-1>)를 부스팅 전압 컨트롤러(130)가 출력하는 것을, 디지털-아날로그 변환기(200a)에 대한 부스팅 동작이라고 표현할 수 있다.
부스팅 시간 동안에 부스팅 코드(<B0:Bn-1>)가 11…11이 됨에 따라, 기준 전압(VREF)은 빠르게 증가할 수 있고, 제1 타겟 전압 레벨(VT1)에 빠르게 도달할 수 있다. 따라서, 기준 전압(VREF)이 제1 타겟 전압 레벨(VT1)에 도달하는 정착 시간(Settling Time)이 감소될 수 있고, 기준 전압 생성기(10a)가 제1 타겟 전압 레벨(VT1)의 기준 전압(VREF)을 생성하는 속도가 빨라질 수 있다.
도 5 및 도 6b를 참조하면, 부스팅 전압 컨트롤러(130)는 부스팅 펄스(BP) 및 기준 코드(<D0:Dn-1>)에 기초하여, 기준 코드(<D0:Dn-1>)와 동일한 부스팅 코드(<B0:Bn-1>)를 부스팅 시간 동안 출력할 수 있다.
예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 전압 컨트롤러(130)는 제1 부스팅 시간(BT1) 동안 00…01인 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 제1 부스팅 시간(BT1) 이후에, 부스팅 전압 컨트롤러(130)는 00…00인 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 따라서, 기준 코드(<D0:Dn-1>)의 값이 커질수록 부스팅 시간 동안의 부스팅 코드(<B0:Bn-1>)의 값도 커질 수 있다.
부스팅 시간 동안에 기준 코드(<D0:Dn-1>)뿐만 아니라, 부스팅 코드(<B0:Bn-1>)에 의해 복수의 노드들(N0~Nn-1)에 추가적으로 전원 전압(VDD)이 인가되므로, 기준 전압(VREF)은 상대적으로 빠르게 증가할 수 있고, 타겟 전압 레벨에 빠르게 도달할 수 있다. 따라서, 기준 전압(VREF)이 타겟 전압에 도달하는 정착 시간(Settling Time)이 감소될 수 있다.
도 5 및 도 6c를 참조하면, 부스팅 전압 컨트롤러(130)는 부스팅 펄스(BP) 및 기준 코드(<D0:Dn-1>)에 기초하여, 기준 코드(<D0:Dn-1>)의 값에 비례하는 값을 가지는 부스팅 코드(<B0:Bn-1>)를 부스팅 시간 동안 출력할 수 있다.
일 실시예에서, 제1 부스팅 시간(BT1) 동안 부스팅 코드(<B0:Bn-1>)는, 기준 코드(<D0:Dn-1>)의 값의 2배의 값을 가질 수 있다. 예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 코드 컨트롤러(120)는 제1 부스팅 시간(BT1) 동안 00…10인 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 제1 부스팅 시간(BT1) 이후에, 부스팅 코드 컨트롤러(120)는 00…00인 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 따라서, 기준 코드(<D0:Dn-1>)의 값이 커질수록 부스팅 시간 동안의 부스팅 코드(<B0:Bn-1>)의 값도 커질 수 있다.
제1 부스팅 시간(BT1) 동안에 부스팅 코드(<B0:Bn-1>)의 값이 기준 코드(<D0:Dn-1>)의 값의 2배를 갖도록 부스팅 코드(<B0:Bn-1>)가 생성됨에 따라, 기준 전압(VREF)은 상대적으로 빠르게 증가할 수 있고, 제1 타겟 전압 레벨(VT1)에 빠르게 도달할 수 있다. 따라서, 기준 전압(VREF)이 제1 타겟 전압 레벨(VT1)에 도달하는 정착 시간(Settling Time)이 감소될 수 있다.
도 5, 도 6a 및 도 6d를 참조하면, 부스팅 펄스 생성기(110a)는 기준 코드(<D0:Dn-1>)에 기초하여, 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 부스팅 펄스 생성기(110a)는 기준 코드(<D0:Dn-1>)에 대응되는 기준 전압(VREF)의 타겟 전압 레벨에 비례하는 부스팅 시간을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 따라서, 도 5의 부스팅 펄스 생성기(110a)는 기준 코드(<D0:Dn-1>)의 값에 비례하는 부스팅 시간을 갖는 부스팅 펄스(BP)를 생성할 수 있다.
예를 들어, 도 6a와 같이 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 펄스 생성기(110a)는 제1 부스팅 시간(BT1)을 갖는 제1 부스팅 펄스(BP1)를 생성할 수 있다. 반면, 도 6d에서와 같이 기준 코드(<D0:Dn-1>)가 01…11인 경우에, 부스팅 펄스 생성기(110a)는 제2 부스팅 시간(BT2)을 갖는 제2 부스팅 펄스(BP2)를 생성할 수 있다. 이 때, 도 6a의 기준 코드(<D0:Dn-1>)의 값보다 도 6d의 기준 코드(<D0:Dn-1>)의 값이 크므로, 제2 부스팅 시간(BT2)은 제1 부스팅 시간(BT1)보다 길 수 있다.
도 6d의 기준 코드(<D0:Dn-1>)는 도 6a의 기준 코드(<D0:Dn-1>)보다 큰 값을 가지므로, 도 6d의 기준 코드(<D0:Dn-1>)에 대응되는 제2 타겟 전압(VT2)은 도 6a의 기준 코드(<D0:Dn-1>)에 대응되는 제1 타겟 전압(VT1)보다 큰 값을 가질 수 있다. 따라서, 부스팅 펄스 생성기(110a)는 상대적으로 더 긴 제2 부스팅 시간(BT2)을 갖는 부스팅 펄스(BP2)를 생성하여, 부스팅 동작을 길게 수행할 수 있고, 기준 전압(VREF)이 제2 타겟 전압(VT2)에 도달하는 정착 시간을 줄일 수 있다.
도 6a 내지 도 6d를 참조하면, 본 개시의 예시적 실시예에 따른 기준 전압 생성기(10a)는 기준 코드(<D0:Dn-1>)의 값에 기초하여, 부스팅 시간을 조절할 수 있고, 부스팅 코드(<B0:Bn-1>)의 값을 조절할 수도 있다. 이에 따라 기준 전압(VREF)이 타겟 전압 레벨에 도달하는 안정 시간을 효율적으로 단축시킬 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 7을 참조하면, 기준 전압 생성기(10b)는 기준 코드(<D0:Dn-1>) 및 인에이블 신호(EN)를 수신할 수 있고, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(V_REF)을 생성할 수 있다. 기준 전압 생성기(10b)는 부스팅 회로(100b) 및 디지털-아날로그 변환기(200b)를 포함할 수 있다.
부스팅 회로(100b)는 부스팅 펄스 생성기(110b), 부스팅 코드 컨트롤러(120b) 및 부스팅 전압 컨트롤러(130b)를 포함할 수 있다. 부스팅 회로(100b)는 일정한 부스팅 시간 동안 디지털-아날로그 변환기(200b)에 대한 부스팅 동작을 수행할 수 있다.
부스팅 펄스 생성기(110b)는 하이 레벨의 인에이블 신호(EN)가 수신된 시점으로부터 부스팅 시간 동안에는 제1 논리 레벨(예를 들어, 하이 레벨)을 갖고, 부스팅 시간 이후에는 제2 논리 레벨(예를 들어, 로우 레벨)을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 도 3c 및 도 6d에서 설명한 바와 같이 부스팅 펄스 생성기(110b)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 부스팅 시간을 결정할 수 있다. 다른 일 실시예에서는, 부스팅 펄스 생성기(110b)는 기준 코드(<D0:Dn-1>)에 무관하게 일정한 시간 동안 하이 레벨을 갖는 부스팅 펄스(BP)를 생성할 수도 있다.
부스팅 코드 컨트롤러(120b)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 제1 부스팅 코드(<C0:Cn-1>)를 출력할 수 있다. 제1 부스팅 코드(<C0:Cn-1>)는 부스팅 시간 동안에는 기준 코드(<D0:Dn-1>)와 상이한 코드일 수 있고, 부스팅 시간 이후에는 기준 코드(<D0:Dn-1>)와 동일할 수 있다. 제1 부스팅 코드(<C0:Cn-1>)는 도 3a 내지 도 3c에서의 부스팅 코드(<C0:Cn-1>)에 대한 설명이 동일하게 적용될 수 있다.
부스팅 전압 컨트롤러(130b)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 제2 부스팅 코드(<B0:Bn-1>)를 출력할 수 있다. 제2 부스팅 코드(<B0:Bn-1>)에 의해서, 부스팅 시간 동안 디지털-아날로그 변환기(200b)의 복수의 스위치들(S0~Sn-1)들 중 적어도 하나가 전원 전압(VDD)과 연결될 수 있다. 제2 부스팅 코드(<B0:Bn-1>)는, 부스팅 시간 이후에 모두 0 값을 가질 수 있다. 제2 부스팅 코드(<B0:Bn-1>)는 도 6a 내지 도 6d에서의 제2 부스팅 코드(<B0:Bn-1>)에 대한 설명이 동일하게 적용될 수 있다.
디지털-아날로그 변환기(200b)는 복수의 제1 스위치들(T0~Tn-1) 및 복수의 제2 스위치들(S0~Sn-1)을 포함할 수 있고, 제1 부스팅 코드(<C0:Cn-1>)는 복수의 제1 스위치들(T0~Tn-1)을 제어하고, 제2 부스팅 코드(<B0:Bn-1>)는 복수의 제2 스위치들(S0~Sn-1)을 제어할 수 있다.
디지털-아날로그 변환기(200b)는 제1 부스팅 코드(<C0:Cn-1>)에 기초하여, 타겟 전압 레벨을 갖는 기준 전압(V_REF)을 생성할 수 있고, 제1 부스팅 코드(<C0:Cn-1>) 및 제2 부스팅 코드(<B0:Bn-1>)에 기초하여, 부스팅 시간 동안 부스팅될 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10b)는 기준 코드(<D0:Dn-1>)의 값에 기초하여, 부스팅 시간을 조절할 수 있고, 제1 부스팅 코드(<C0:Cn-1>) 및 제2 부스팅 코드(<B0:Bn-1>)의 값을 조절할 수도 있다. 이에 따라 기준 전압(VREF)이 타겟 전압 레벨에 도달하는 안정 시간을 단축시킬 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 8을 참조하면, 기준 전압 생성기(10c)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)를 수신할 수 있고, 기준 코드(<D0:Dn-1>)를 기초로 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
기준 전압 생성기(10c)는 부스팅 회로(100c), 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200_2)를 포함할 수 있다. 패스트 디지털-아날로그 변환기(200_1)는 도 7의 디지털-아날로그 변환기(200b)와 동일한 구성일 수 있고, 도 7의 디지털-아날로그 변환기(200b)에 대한 설명이 동일하게 적용될 수 있다. 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200_2)에 대한 설명은 도 9에서 후술하겠다.
부스팅 회로(100c)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 제1 패스트 부스팅 코드(<FC0:FCn-1>) 및 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 패스트 디지털-아날로그 변환기(200_1)로 전송할 수 있다. 패스트 디지털-아날로그 변환기(200_1)는 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 기초로, 기준 전압(VREF)을 출력할 수 있다. 제1 패스트 부스팅 코드(<FC0:FCn-1>) 및 제2 패스트 부스팅 코드(<FB0:FBn-1>)에 대해서는 도 10에서 후술하겠다.
슬로우 디지털-아날로그 변환기(200_2)는 기준 코드(<D0:Dn-1>)를 수신하고, 기준 코드(<D0:Dn-1>)를 기초로 기준 전압(VREF)을 출력할 수 있다. 슬로우 디지털-아날로그 변환기(200_2)는 패스트 디지털-아날로그 변환기(200_1)보다 기준 전압(VREF)의 안정 시간이 길지만, 전력 소모가 적을 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10c)는 부스팅 회로(100c), 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200_2)를 포함함으로써, 기준 전압 생성기(10c)가 기준 코드(<D0:Dn-1>)를 변환하여 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성하는 데에 걸리는 정착 시간이 감소될 수 있다. 또한, 슬로우 디지털-아날로그 변환기(200_2)를 이용하여, 기준 전압(VREF)을 생성하는 데에 소모되는 전력이 감소될 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다.
도 9를 참조하면, 기준 전압 생성기(10c)는 기준 코드(<D0:Dn-1>) 및 인에이블 신호(EN)를 수신할 수 있고, 기준 전압(V_REF)을 생성할 수 있다. 기준 전압 생성기(10c)는 부스팅 회로(100c), 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200_2)를 포함할 수 있다. 패스트 디지털-아날로그 변환기(200_1)는 도 7의 디지털-아날로그 변환기(200b)에 대응될 수 있다.
부스팅 회로(100c)는 부스팅 펄스 생성기(110c), 부스팅 코드 컨트롤러(120c), 부스팅 전압 컨트롤러(130c) 및 패스트 DAC 펄스 생성기(140)를 포함할 수 있다. 부스팅 회로(100c)는 일정한 부스팅 시간 동안 패스트 디지털-아날로그 변환기(200_1)에 대한 부스팅 동작을 수행할 수 있다.
부스팅 펄스 생성기(110c)는 하이 레벨의 인에이블 신호(EN)가 수신된 시점으로부터 부스팅 시간 동안에는 제1 논리 레벨(예를 들어, 로직 하이)을 갖고, 부스팅 시간 이후에는 제2 논리 레벨(예를 들어, 로직 로우)을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 도 3c 및 도 6d에서 설명한 바와 같이 부스팅 펄스 생성기(110c)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 부스팅 시간을 결정할 수 있다. 다른 일 실시예에서는, 부스팅 펄스 생성기(110c)는 기준 코드(<D0:Dn-1>)에 무관하게 동일한 폭을 갖는 부스팅 펄스(BP)를 생성할 수도 있다.
부스팅 코드 컨트롤러(120c)는 기준 코드(<D0:Dn-1>), 부스팅 펄스(BP) 및 패스트 DAC 인에이블 신호(EN_F)를 수신하고, 기준 코드(<D0:Dn-1>), 부스팅 펄스(BP) 및 패스트 DAC 인에이블 신호(EN_F)에 기초하여, 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 패스트 DAC 인에이블 신호(EN_F)가 제1 논리 레벨(예를 들어, 하이 레벨)인 상태에서, 제1 패스트 부스팅 코드(<FC0:FCn-1>)는 부스팅 시간 동안에 기준 코드(<D0:Dn-1>)와 상이한 코드일 수 있고, 부스팅 시간 이후에는 기준 코드(<D0:Dn-1>)와 동일한 코드일 수 있다. 패스트 DAC 인에이블 신호(EN_F)가 제1 논리 레벨에서 제2 논리 레벨(예를 들어, 로우 레벨)로 천이되면, 부스팅 코드 컨트롤러(120c)는 패스트 디지털-아날로그 변환기(200_1)의 n개의 스위치들(FT0~FTn-1)이 그라운드 전압(GND)과 연결되도록 하는 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 예를 들어, 패스트 DAC 인에이블 신호(EN_F)가 로우 레벨로 천이되면, 부스팅 코드 컨트롤러(120c)는 00…00인 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 따라서, 패스트 DAC 인에이블 신호(EN_F)가 로우 레벨로 천이되면, 패스트 디지털-아날로그 변환기(200_1)는 변환 동작을 수행하지 않을 수 있다.
부스팅 전압 컨트롤러(130c)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 출력할 수 있다. 제2 패스트 부스팅 코드(<FB0:FBn-1>)에 의해서, 부스팅 시간 동안 디지털-아날로그 변환기(200b)의 복수의 스위치들(S0~Sn-1)들 중 적어도 하나는 전원 전압(VDD)과 연결될 수 있다. 제2 패스트 부스팅 코드(<FB0:FBn-1>)는, 부스팅 시간 이후에 모두 0 값을 가질 수 있다. 제2 부스팅 코드(<B0:Bn-1>)는 도 6a 내지 도 6d에서의 제2 부스팅 코드(<B0:Bn-1>)에 대한 설명이 동일하게 적용될 수 있다.
패스트 DAC 펄스 생성기(140)는 하이 레벨의 인에이블 신호(EN)가 수신된 시점으로부터 패스트 DAC 동작 시간 동안에는 제1 논리 레벨(예를 들어, 로직 하이)을 갖고, 패스트 DAC 동작 시간 이후에는 제2 논리 레벨(예를 들어, 로직 로우)을 갖는 패스트 DAC 인에이블 신호(EN_F)를 생성할 수 있다. 패스트 DAC 동작 시간은 부스팅 시간보다 길 수 있다. 따라서, 패스트 DAC 인에이블 신호(EN_F)는 부스팅 펄스(BP)보다 폭이 넓은 펄스일 수 있다. 패스트 DAC 펄스 생성기(140)는 기준 코드(<D0:Dn-1>)의 값에 기초하여, 패스트 DAC 동작 시간을 결정할 수 있다. 일 실시예에서, 패스트 DAC 펄스 생성기(140)는 기준 코드(<D0:Dn-1>)의 값이 커질수록 패스트 DAC 동작 시간이 길도록 패스트 DAC 인에이블 신호(EN_F)를 생성할 수 있다.
패스트 디지털-아날로그 변환기(200_1)는 제1 패스트 부스팅 코드(<FC0:FCn-1>)에 기초하여, 기준 전압(V_REF)을 생성할 수 있고, 제1 패스트 부스팅 코드(<FC0:FCn-1>) 및 제2 패스트 부스팅 코드(<FB0:FBn-1>)에 기초하여, 부스팅 시간 동안 부스팅될 수 있다. 패스트 디지털-아날로그 변환기(200_1)는 패스트 DAC 인에이블 신호(EN_F)에 기초하여, 동작이 제어될 수 있다. 기준 전압(VREF)이 타겟 전압 레벨에 도달하고, 패스트 DAC 인에이블 신호(EN_F)는 로우 레벨로 천이될 수 있고, 패스트 디지털-아날로그 변환기(200_1)는 동작하지 않을 수 있다.
일 실시예에서, 패스트 디지털-아날로그 변환기(200_1)는 R-2R 사다리형 디지털-아날로그 변환기일 수 있고, 서로 다른 저항값을 갖는 복수의 제1 저항들(R) 및 복수의 제2 저항들(2R)을 포함할 수 있고, 복수의 제2 저항들(2R) 각각은 복수의 제1 저항들(R) 각각의 2배의 저항 값을 가질 수 있다.
슬로우 디지털-아날로그 변환기(200_2)는 기준 코드(<D0:Dn-1>)를 수신할 수 있고, 인에이블 신호(EN)가 제1 논리 레벨을 가질 때 기준 코드(<D0:Dn-1>)를 기초로 기준 전압(VREF)을 생성할 수 있다.
일 실시예에서, 슬로우 디지털-아날로그 변환기(200_2)는 R-2R 사다리형 디지털-아날로그 변환기일 수 있고, 서로 다른 저항값을 갖는 복수의 제3 저항들(4R) 및 복수의 제4 저항들(8R)을 포함할 수 있고, 복수의 제4 저항들(8R) 각각은 복수의 제3 저항들(4R) 각각의 2배의 저항 값을 가질 수 있다. 복수의 제3 저항들(4R) 각각의 저항 값은 패스트 디지털-아날로그 변환기(200_1)의 복수의 제1 저항들(R) 각각의 저항 값의 배수일 수 있다. 예를 들어, 복수의 제3 저항들(4R) 각각의 저항 값은 복수의 제1 저항들(R) 각각의 저항 값의 4배일 수 있다. 이에 따라, 슬로우 디지털-아날로그 변환기(200_2)는 패스트 디지털-아날로그 변환기(200_1)보다 전력 소비가 감소할 수 있고, 출력되는 기준 전압(VREF)의 안정 시간은 증가할 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10c)는 패스트 디지털-아날로그 변환기(200_1)를 이용하여, 기준 전압(VREF)의 안정 시간을 감소시킬 수 있고, 기준 전압(VREF)이 타겟 전압 레벨에 도달한 후에는, 슬로우 디지털-아날로그 변환기(200_2)만을 구동하여, 전력 소비를 감소시킬 수 있다.
다만, 도 9에서는 부스팅 회로(100c)가 부스팅 펄스 생성기(110c), 부스팅 코드 컨트롤러(120c), 부스팅 전압 컨트롤러(130c) 및 패스트 DAC 펄스 생성기(140)를 포함하는 경우에 대해서만 설명하였으나, 부스팅 회로(100c)는 부스팅 코드 컨트롤러(120c) 및 부스팅 전압 컨트롤러(130c) 중 적어도 하나를 포함할 수 있고, 부스팅 코드 컨트롤러(120c)에 의한 부스팅 동작을 수행하거나, 또는 부스팅 전압 컨트롤러(130c)에 의한 부스팅 동작을 수행할 수도 있다.
도 10은 도 9의 기준 전압 생성기의 동작의 일 실시예를 설명하기 위한 타이밍도이다.
도 9 및 도 10을 참조하면, 기준 전압 생성기(10c)는 인에이블 신호(EN) 및 기준 코드(<D0:Dn-1>)에 기초하여, 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성할 수 있다.
부스팅 코드 컨트롤러(120c)는 기준 코드(<D0:Dn-1>), 부스팅 펄스(BP) 및 패스트 DAC 인에이블 신호(EN_F)를 수신하고, 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 일 실시예에서, 부스팅 코드 컨트롤러(120c)는 하이 레벨의 부스팅 펄스(BP)에 기초하여, 부스팅 시간(BT) 동안에 모두 1 값을 갖는 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 부스팅 시간(BT)이 종료되면, 부스팅 코드 컨트롤러(120c)는 하이 레벨의 패스트 DAC 인에이블 신호(EN_F) 및 로우 레벨의 부스팅 펄스(BP)에 기초하여, 기준 코드(<D0:Dn-1>)와 동일한 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다. 부스팅 코드 컨트롤러(120c)는 패스트 DAC 인에이블 신호(EN_F)가 로우 레벨로 천이되면, 모두 0값을 갖는 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 출력할 수 있다 .
예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 펄스 생성기(110c)는 부스팅 시간(BT)의 폭을 갖는 부스팅 펄스(BP)를 생성할 수 있고, 패스트 DAC 펄스 생성기(140)는 패스트 DAC 동작 시간(FT)의 폭을 갖는 펄스인 패스트 DAC 인에이블 신호(EN_F)를 생성할 수 있다.
부스팅 코드 컨트롤러(120c)는 부스팅 시간(BT) 동안에 11…11인 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 생성할 수 있고, 부스팅 시간(BT)이후이면서 패스트 DAC 동작 시간(FT) 동안에는 00…01인 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 생성할 수 있다. 패스트 DAC 동작 시간(FT)이후에는 00…00인 제1 패스트 부스팅 코드(<FC0:FCn-1>)를 생성할 수 있다.
부스팅 전압 컨트롤러(130c)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 출력할 수 있다. 일 실시예에서, 부스팅 전압 컨트롤러(130c)는 하이 레벨의 부스팅 펄스(BP)에 기초하여, 부스팅 시간(BT) 동안에 모두 1 값을 갖는 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 출력할 수 있다. 부스팅 전압 컨트롤러(130c)는 로우 레벨의 부스팅 펄스(BP)에 기초하여, 모두 0 값을 갖는 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 출력할 수 있다.
예를 들어, 기준 코드(<D0:Dn-1>)가 00…01인 경우에, 부스팅 전압 컨트롤러(130c)는 부스팅 시간(BT) 동안에 11…11인 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 생성할 수 있고, 부스팅 시간(BT) 이후에 00…00인 제2 패스트 부스팅 코드(<FB0:FBn-1>)를 생성할 수 있다.
도 10에서는 제1 패스트 부스팅 코드(<FC0:FCn-1>) 및 제2 패스트 부스팅 코드(<FB0:FBn-1>)가 부스팅 시간(BT)동안에 모두 1의 값을 가질 때에 대해서만 설명하였으나, 본 개시의 예시적 실시예에 따른 기준 전압 생성기(10c)는 이에 한정되는 것은 아니다. 제1 패스트 부스팅 코드(<FC0:FCn-1>)는 도 3b에서와 같이 부스팅 시간(BT)동안에 기준 코드(<D0:Dn-1>)의 값의 2배의 값을 가지도록 생성될 수도 있다. 또한, 제2 패스트 부스팅 코드(<FB0:FBn-1>)는 도 6b 및 도 6c에서와 같이 기준 코드(<D0:Dn-1>)와 동일하거나, 기준 코드(<D0:Dn-1>)의 값에 2배의 값을 가지도록 생성될 수도 있다.
도 11은 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다. 도 9와 동일한 부호에 대해서는 도 11에서 설명을 생략하겠다.
도 11을 참조하면, 기준 전압 생성기(10d)는 부스팅 회로(100d), 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200d_2)를 포함할 수 있다.
부스팅 회로(100d)는 부스팅 펄스 생성기(110d), 제1 부스팅 코드 컨트롤러(120d_1), 제1 부스팅 전압 컨트롤러(130d_1), 패스트 DAC 펄스 생성기(140), 제2 부스팅 코드 컨트롤러(120d_2) 및 제2 부스팅 전압 컨트롤러(130d_2)를 포함할 수 있다. 부스팅 회로(100d)는 동일한 부스팅 시간 동안 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 동작을 수행할 수 있다. 패스트 디지털-아날로그 변환기(200_1)에 대한 부스팅 회로(100d)의 부스팅 동작은 도 9에 대한 설명이 적용될 수 있다. 따라서, 도 11의 제1 부스팅 코드 컨트롤러(120d_1) 및 제1 부스팅 전압 컨트롤러(130d_1)는 도 9의 부스팅 코드 컨트롤러(120c) 및 부스팅 전압 컨트롤러(130c)에 각각 대응될 수 있다.
부스팅 펄스 생성기(110d)는 하이 레벨의 인에이블 신호(EN)가 수신된 시점으로부터 부스팅 시간 동안에는 제1 논리 레벨(예를 들어, 하이 레벨)을 갖고, 부스팅 시간 이후에는 제2 논리 레벨(예를 들어, 로우 레벨)을 갖는 부스팅 펄스(BP)를 생성할 수 있다. 일 실시예에서, 도 3c 및 도 6d에서 설명한 바와 같이 부스팅 펄스 생성기(110d)는 기준 코드(<D0:Dn-1>)를 기초로 하여, 부스팅 시간을 결정할 수 있다. 다른 일 실시예에서는, 부스팅 펄스 생성기(110d)는 기준 코드(<D0:Dn-1>)에 무관하게 일정한 시간 동안 하이 레벨을 갖는 부스팅 펄스(BP)를 생성할 수도 있다.
도 11의 제2 부스팅 코드 컨트롤러(120d_2) 및 제2 부스팅 전압 컨트롤러(130d_2)는 도 7의 부스팅 코드 컨트롤러(120b) 및 부스팅 전압 컨트롤러(130b)에 각각 대응될 수 있다. 따라서, 제2 부스팅 코드 컨트롤러(120d_2)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 제1 슬로우 부스팅 코드(<SC0:SCn-1>)를 출력할 수 있다. 제1 슬로우 부스팅 코드(<SC0:SCn-1>)는 부스팅 시간 동안에는 기준 코드(<D0:Dn-1>)와 상이한 코드일 수 있고, 부스팅 시간 이후에는 기준 코드(<D0:Dn-1>)와 동일할 수 있다.
제2 부스팅 전압 컨트롤러(130d_2)는 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)를 수신하고, 기준 코드(<D0:Dn-1>) 및 부스팅 펄스(BP)에 기초하여, 제2 슬로우 부스팅 코드(<SB0:SBn-1>)를 출력할 수 있다. 제2 슬로우 부스팅 코드(<SB0:SBn-1>)에 의해서, 부스팅 시간 동안 슬로우 디지털-아날로그 변환기(200d_2)의 복수의 스위치들(SS0~SSn-1)들 중 적어도 하나가 전원 전압(VDD)과 연결될 수 있다. 제2 슬로우 부스팅 코드(<SB0:SBn-1>)는, 부스팅 시간 이후에 모두 0 값을 가질 수 있다.
다만, 도 11에서는 부스팅 회로(100d)가 제2 부스팅 코드 컨트롤러(120d_2) 및 제2 부스팅 전압 컨트롤러(130d_2)를 모두 포함하는 경우에 대해서만 설명하였으나, 부스팅 회로(100d)는 제2 부스팅 코드 컨트롤러(120d_2) 및 제2 부스팅 전압 컨트롤러(130d_2) 중 적어도 하나를 포함할 수 있고, 제2 부스팅 코드 컨트롤러(120d_2)에 의한 부스팅 동작을 수행하거나, 또는 제2 부스팅 전압 컨트롤러(130d_2)에 의한 부스팅 동작을 수행할 수도 있다.
따라서, 본 개시의 예시적 실시예에 따른 기준 전압 생성기(10d)에 포함된 부스팅 회로(100d)는 슬로우 디지털-아날로그 변환기(200d_2)에 대해서도 부스팅 동작을 수행할 수 있고, 이에 따라 기준 전압(VREF)이 타겟 전압 레벨에 도달하는 안정 시간을 더욱 단축시킬 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 기준 전압 생성기의 예시적 블록도를 나타내는 도면이다. 도 9 및 도 11에서와 동일한 부호에 대해서는 도 12에서 설명을 생략하겠다. 도 12는 도 11과 비교할 때, 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 시간이 서로 다른 것을 특징으로 한다. 도 13은 도 12의 패스트 부스팅 펄스 및 슬로우 부스팅 펄스의 일 실시예를 설명하기 위한 타이밍도이다.
도 12를 참조하면, 기준 전압 생성기(10e)는 부스팅 회로(100e), 패스트 디지털-아날로그 변환기(200_1) 및 슬로우 디지털-아날로그 변환기(200d_2)를 포함할 수 있다.
부스팅 회로(100e)는 제1 부스팅 펄스 생성기(110e_1), 제1 부스팅 코드 컨트롤러(120e_1), 제1 부스팅 전압 컨트롤러(130e_1), 패스트 DAC 펄스 생성기(140), 제2 부스팅 펄스 생성기(110e_2), 제2 부스팅 코드 컨트롤러(120e_2) 및 제2 부스팅 전압 컨트롤러(130e_2)를 포함할 수 있다. 부스팅 회로(100e)는 패스트 부스팅 시간 동안 패스트 디지털-아날로그 변환기(200_1)에 대한 부스팅 동작을 수행하고, 슬로우 부스팅 시간 동안 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 동작을 수행할 수 있다.
도 11의 부스팅 회로(100d)와 비교할 때, 부스팅 회로(100e)는 제1 부스팅 펄스 생성기(110e_1) 및 제2 부스팅 펄스 생성기(110e_2)를 포함할 수 있다. 제1 부스팅 펄스 생성기(110e_1)는 패스트 부스팅 펄스(FBP)를 생성할 수 있고, 제2 부스팅 펄스 생성기(110e_2)는 슬로우 부스팅 펄스(SBP)를 생성할 수 있다. 패스트 부스팅 펄스(FBP)는 패스트 디지털-아날로그 변환기(200_1)에 대한 부스팅 동작을 수행하기 위해 생성될 수 있고, 슬로우 부스팅 펄스(SBP)는 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 동작을 수행하기 위해 생성될 수 있다. 따라서, 제1 부스팅 코드 컨트롤러(120e_1) 및 제1 부스팅 전압 컨트롤러(130e_1)는 제1 부스팅 펄스 생성기(110e_1)로부터 패스트 부스팅 펄스(FBP)를 수신하고, 제2 부스팅 코드 컨트롤러(120e_2) 및 제2 부스팅 전압 컨트롤러(130e_2)는 제2 부스팅 펄스 생성기(110e_2)로부터 슬로우 부스팅 펄스(SBP)를 수신할 수 있다.
도 12 및 도 13을 참조하면, 제1 부스팅 펄스 생성기(110e_1)는 인에이블 신호(EN)가 하이 레벨로 천이되는 시점에서 하이 레벨로 천이되고, 패스트 부스팅 시간(BT_F)이후에 로우 레벨로 천이되는 패스트 부스팅 펄스(FBP)를 생성할 수 있다. 제2 부스팅 펄스 생성기(110e_2)는 인에이블 신호(EN)가 하이 레벨로 천이되는 시점에서 하이 레벨로 천이되고, 슬로우 부스팅 시간(BT_S)이후에 로우 레벨로 천이되는 슬로우 부스팅 펄스(SBP)를 생성할 수 있다. 일 실시예에서, 슬로우 부스팅 시간(BT_S) 및 패스트 부스팅 시간(BT_F)은 서로 다를 수 있다. 예를 들어, 슬로우 부스팅 시간(BT_S)은 패스트 부스팅 시간(BT_F)보다 길 수 있다.
슬로우 디지털-아날로그 변환기(200d_2)는 패스트 디지털-아날로그 변환기(200_1)에 비해, 기준 전압(VREF)이 타겟 전압 레벨에 도달하는 안정 시간이 길 수 있다. 따라서, 기준 전압 생성기(10e)는 패스트 부스팅 시간(BT_F)보다 긴 슬로우 부스팅 시간(BT_S)을 갖는 슬로우 부스팅 펄스(SBP)를 생성할 수 있고, 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 동작을 길게 수행할 수 있다.
일 실시예에서, 슬로우 부스팅 시간(BT_S)은 패스트 DAC 동작 시간(FT)보다 짧을 수 있다. 슬로우 디지털-아날로그 변환기(200d_2)에 대한 부스팅 동작이 종료된 후에 패스트 디지털-아날로그 변환기(200_1)의 변환 동작이 종료될 수 있다.
본 개시의 예시적 실시예에 따른 기준 전압 생성기(10e)는 기준 코드(<D0:Dn-1>)를 변환하여 타겟 전압 레벨을 갖는 기준 전압(VREF)을 생성하는 데에 걸리는 정착 시간이 감소되며, 슬로우 디지털-아날로그 변환기(200d_2)를 이용하여, 기준 전압(VREF)을 생성하는 데에 소모되는 전력이 감소될 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 기준 전압 생성기를 포함하는 메모리 장치의 블록도이다. 본 개시의 예시적 실시예에 따라, 기준 전압 생성기(1400)를 포함하는 메모리 장치(1000)는 예를 들면, EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치일 수 있다. 다른 한편으로, 메모리 장치(1000)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM, DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power DDR) SDRAM, GDDR (Graphic DDR) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 휘발성 메모리 장치일 수도 있다.
도 14를 참조하면, 메모리 장치(1000)는 메모리 셀 어레이(1100), 데이터 기입/독출 회로(1200), 제어 로직(1300), 기준 전압 생성기(1400) 및 전력 공급 회로(1500)를 포함할 수 있다.
메모리 셀 어레이(1100)는 저장된 데이터에 대응하는 상태를 가지는 복수의 메모리 셀들을 포함할 수 있다. 데이터 기입/독출 회로(1200)는 복수의 선택 신호들 및 바이어스 신호들을 생성함으로써, 외부로부터 수신된 데이터(DATA)를 복수의 메모리 셀들에 기입하거나 복수의 메모리 셀들에 저장된 데이터(DATA)를 독출할 수 있다.
제어 로직(1300)은 메모리 장치(1000)의 외부로부터 커맨드(CMD), 어드레스(ADDR) 및 외부 신호(EXT_SIG)를 수신할 수 있고, 메모리 장치(1000)의 다른 구성요소들을 제어하기 위한 복수의 제어 신호들을 생성할 수 있다.
기준 전압 생성기(1400)는 제어 로직(1300)으로부터 기준 코드(<D0:Dn-1>)를 디지털적으로 연산함으로써 기준 전압들(VREFa, VREFb)을 생성할 수 있다. 전력 공급 회로(1500)로 제공되는 기준 전압(VREFa)은 전력 공급 회로(1500)가 생성하는 전원 전압 또는 전원 전류의 크기를 결정하는데 사용될 수 있다. 또한 데이터 기입/독출 회로(1200)에 제공되는 기준 전압(VREFb)은 데이터 기입을 위한 프로그램 전압의 크기를 결정하거나, 데이터 독출을 위한 독출 전압의 크기를 결정하는데 사용될 수 있다.
기준 전압 생성기(1400)는 도 1, 도 2, 도 4, 도 5, 도 7, 도 8, 도 9, 도 11 및 도 12의 기준 전압 생성기(10, 10a, 10b, 10c, 10d)일 수 있다. 따라서, 기준 전압 생성기(1400)는 기준 코드(<D0:Dn-1>)에 대응되는 타겟 전압 레벨을 갖는 기준 전압들(VREFa, VREFb)을 빠르게 생성할 수 있고, 전력 소모가 적을 수 있다.
도 15는 본 개시의 예시적 실시예에 따른 컴퓨팅 시스템(2000)을 도시하는 블록도이다. 도 15에 도시된 바와 같이, 컴퓨팅 시스템(2000)은 중앙처리장치(2010), 메모리 시스템(2020), 사용자 인터페이스(2030) 및 비휘발성 저장장치(2040)를 포함할 수 있다. 중앙처리장치(2010), 메모리 시스템(2020), 사용자 인터페이스(2030) 및 비휘발성 저장장치(2040)는 버스(2050)를 통해서 서로 통신할 수 있다. 도 15에 도시되지 않았으나, 컴퓨팅 시스템(2000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(2000)은 퍼스널 컴퓨터 또는 서버로 구현될 수도 있고, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
중앙처리장치(2010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 중앙처리장치(2010)는 마이크로프로세서(micro-processor), 그래픽 처리 장치(graphics processing unit; GPU)일수 있다. 중앙처리장치(2010)는 버스(2050)를 통하여 메모리 시스템(2020), 사용자 인터페이스(2030) 및 비휘발성 저장장치(2040)와 통신을 수행할 수 있다. 중앙처리장치(2010)는 주변 구성요소 상호연결(Peripheral Component Interconnect, PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 시스템(2020)은 메모리 장치(2021) 및 메모리 컨트롤러(2022)를 포함할 수 있고, 컴퓨팅 시스템(2000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들면, 메모리 시스템(2020)은 중앙처리장치(2010)의 데이터 메모리로서 기능할 수 있고, DMA(direct memory access)등을 지원함으로써 버스(2050)로부터 수신된 데이터를 저장하거나 저장된 데이터를 버스(2050)로 전송할 수도 있다. 본 개시의 예시적 실시예에 따른 메모리 장치(2021)는 메모리 시스템(2020)에 포함될 수 있다. 즉, 메모리 장치(2021)는 기준 전압 생성기를 포함할 수 있고, 기준 전압 생성기는 전술된 본 개시의 예시적 실시예들 중 어느 하나에 따라 동작할 수 있다. 즉, 기준 전압 생성기는 기준 전압을 빠르게 생성할 수 있고, 기준 전압을 생성하는 데에 전력 소모가 적을 수 있다.
사용자 인터페이스(2030)는, 사용자로부터 입력 신호를 수신하기 위하여 키보드, 키패드, 마우스 등과 같은 입력 수단을 포함할 수 있고, 사용자에게 출력 신호를 제공하기 위하여 프린터, 디스플레이 장치 등과 같은 출력 수단을 포함할 수 있다.
비휘발성 저장장치(2040)는, 예컨대 EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 반도체 메모리 장치를 포함할 수도 있고, 자기 디스크 등을 포함할 수도 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 발명의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 10a, 10b, 10c, 10d: 기준 전압 생성기
100, 100a, 100b, 100c, 100d: 부스팅 회로
110, 110a, 110b, 110c, 110d: 부스팅 펄스 생성기
120, 120b, 120c: 부스팅 코드 컨트롤러
120d_1: 제1 부스팅 코드 컨트롤러
120d_2: 제2 부스팅 코드 컨트롤러
130, 130b, 130c: 부스팅 전압 컨트롤러
130d_1: 제1 부스팅 전압 컨트롤러
130d_2: 제2 부스팅 전압 컨트롤러
140: 패스트 DAC 펄스 생성기
200, 200a, 200b: 디지털-아날로그 변환기
200_1: 패스트 디지털-아날로그 변환기
200_2: 슬로우 디지털-아날로그 변환기
200d_2: 슬로우 디지털-아날로그 변환기
1000: 메모리 장치

Claims (10)

  1. 제1 부스팅 펄스를 생성하는 제1 부스팅 펄스 생성기 및 상기 제1 부스팅 펄스에 기초하여, 기준 코드로부터 제1 부스팅 코드를 출력하는 제1 부스팅 코드 컨트롤러를 포함하는 부스팅 회로; 및
    상기 제1 부스팅 코드를 변환하여 기준 전압을 출력하는 제1 디지털-아날로그 변환기를 포함하고,
    상기 제1 부스팅 코드는 상기 제1 부스팅 펄스가 제1 논리 레벨일 때 부스팅 동작을 수행하기 위해 상기 기준 코드의 코드 값보다 큰 코드 값인 부스팅된 코드 값을 가지고, 상기 제1 부스팅 펄스가 제2 논리 레벨일 때 상기 기준 코드와 동일한 코드 값을 갖는 것을 특징으로 하는 기준 전압 생성기.
  2. 제1 항에 있어서,
    상기 부스팅된 코드 값은, 상기 제1 디지털-아날로그 변환기가 최대 기준 전압을 출력하도록 하는 코드 값인 것을 특징으로 하는 기준 전압 생성기.
  3. 제1 항에 있어서,
    상기 부스팅된 코드 값은, 상기 제1 디지털-아날로그 변환기가 타겟 전압 레벨의 2배의 기준 전압을 출력하도록 하는 코드 값인 것을 특징으로 하는 기준 전압 생성기.
  4. 제1 항에 있어서,
    상기 제1 부스팅 펄스 생성기는 상기 기준 코드에 기초하여, 상기 제1 부스팅 펄스의 펄스 폭을 결정하고,
    상기 제1 부스팅 펄스 생성기는, 상기 기준 코드에 대응하는 타겟 전압 레벨이 커질수록 상기 제1 부스팅 펄스가 상기 제1 논리 레벨일 때의 펄스 폭이 길어지도록 상기 제1 부스팅 펄스를 생성하는 것을 특징으로 하는 기준 전압 생성기.
  5. 제1 항에 있어서,
    상기 부스팅 회로는, 상기 제1 부스팅 펄스에 기초하여, 제2 부스팅 코드를 출력하는 부스팅 전압 컨트롤러를 더 포함하고,
    상기 제1 디지털-아날로그 변환기는 R-2R 사다리형 디지털-아날로그 변환기 이며,
    상기 제1 디지털-아날로그 변환기는 상기 제1 디지털-아날로그 변환기의 복수의 노드들 각각과 전원 전압을 서로 연결하는 복수의 스위치들을 포함하고,
    상기 제2 부스팅 코드는 상기 복수의 스위치들을 제어하는 것을 특징으로 하는 기준 전압 생성기.
  6. 제1 항에 있어서,
    상기 부스팅 회로는, 상기 제1 부스팅 펄스에 기초하여 상기 기준 코드로부터 제2 부스팅 코드를 출력하는 제2 부스팅 코드 컨트롤러를 더 포함하고,
    상기 기준 전압 생성기는, 상기 제2 부스팅 코드를 변환하여 상기 기준 전압을 출력하는 제2 디지털-아날로그 변환기를 더 포함하고,
    상기 제2 부스팅 코드는 상기 제1 부스팅 펄스가 제1 논리 레벨일 때 부스팅 동작을 수행하기 위해 상기 기준 코드의 코드 값 이상의 코드 값을 가지고, 상기 제1 부스팅 펄스가 제2 논리 레벨일 때 0의 값을 갖는 것을 특징으로 하는 기준 전압 생성기.
  7. 부스팅 펄스를 생성하는 부스팅 펄스 생성기, 및 상기 부스팅 펄스에 기초하여 부스팅 코드를 출력하는 부스팅 전압 컨트롤러를 포함하는 부스팅 회로; 및
    기준 코드를 변환하여 기준 전압을 출력하고, R-2R 사다리형 디지털-아날로그 변환기인 제1 디지털-아날로그 변환기를 포함하고,
    상기 부스팅 코드에 기초하여, 상기 제1 디지털-아날로그 변환기의 복수의 노드들 각각에 전압이 인가되는 것을 특징으로 하는 기준 전압 생성기.
  8. 제7 항에 있어서,
    상기 제1 디지털-아날로그 변환기의 복수의 노드들 각각과 전원 전압을 서로 연결하는 복수의 스위치들을 포함하고,
    상기 부스팅 코드는 상기 복수의 스위치들을 제어하는 것을 특징으로 하는 기준 전압 생성기.
    상기 부스팅 전압 컨트롤러는, 상기 부스팅 펄스가 제1 논리 레벨일 때, 상기 복수의 스위치들 중 적어도 하나를 상기 전원 전압과 연결시키고, 상기 부스팅 펄스가 제2 논리 레벨일 때, 상기 복수의 스위치들을 오픈시키는 부스팅 코드를 출력하는 것을 특징으로 하는 기준 전압 생성기.
  9. 제7 항에 있어서,
    상기 부스팅 펄스 생성기는 상기 기준 코드에 기초하여, 상기 부스팅 펄스의 펄스 폭을 결정하는 것을 특징으로 하는 기준 전압 생성기.
  10. 기준 전압 생성기를 포함하는 메모리 장치에 있어서,
    상기 기준 전압 생성기는,
    부스팅 펄스를 생성하는 부스팅 펄스 생성기, 및 상기 부스팅 펄스에 기초하여 기준 코드로부터 부스팅 코드를 출력하는 부스팅 코드 컨트롤러를 포함하는 부스팅 회로; 및
    상기 부스팅 코드를 변환하여 기준 전압을 출력하는 디지털-아날로그 변환기를 포함하고,
    상기 부스팅 코드는 상기 부스팅 펄스가 제1 논리 레벨일 때 상기 기준 코드와 상이한 코드 값을 가지고, 상기 부스팅 펄스가 제2 논리 레벨일 때 상기 기준 코드와 동일한 값을 갖는 것을 특징으로 하는 메모리 장치.
KR1020170153967A 2017-11-17 2017-11-17 기준 전압 생성기 및 이를 포함하는 메모리 장치 KR102553262B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170153967A KR102553262B1 (ko) 2017-11-17 2017-11-17 기준 전압 생성기 및 이를 포함하는 메모리 장치
US16/191,367 US10439632B2 (en) 2017-11-17 2018-11-14 Reference voltage generator and semiconductor device including the same
CN201811364521.XA CN109802681B (zh) 2017-11-17 2018-11-16 参考电压生成器和包括其的半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170153967A KR102553262B1 (ko) 2017-11-17 2017-11-17 기준 전압 생성기 및 이를 포함하는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20190056718A KR20190056718A (ko) 2019-05-27
KR102553262B1 true KR102553262B1 (ko) 2023-07-07

Family

ID=66533386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170153967A KR102553262B1 (ko) 2017-11-17 2017-11-17 기준 전압 생성기 및 이를 포함하는 메모리 장치

Country Status (3)

Country Link
US (1) US10439632B2 (ko)
KR (1) KR102553262B1 (ko)
CN (1) CN109802681B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487430B1 (ko) 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491418B1 (ko) 2002-11-01 2005-05-25 주식회사 하이닉스반도체 부스팅 회로

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338592A (en) * 1980-02-11 1982-07-06 Hybrid Systems Corporation High accuracy digital-to-analog converter and transient elimination system thereof
JPH0758912B2 (ja) * 1986-12-29 1995-06-21 株式会社アドバンテスト 高速セトリングｄ／ａ変換器
US4888589A (en) * 1988-06-09 1989-12-19 Precision Monolithics, Inc. Digital-to-analog converter with diode control
US5084703A (en) * 1991-04-12 1992-01-28 Beckman Industrial Corporation Precision digital-to-analog converter
JPH07106964A (ja) * 1993-08-12 1995-04-21 Toshiba Corp パルス増幅器およびｄ／ａ変換装置
KR0153542B1 (ko) * 1993-11-26 1998-10-15 김광호 반도체 집적장치의 기준전압 발생회로
SE507892C2 (sv) 1996-11-04 1998-07-27 Ericsson Telefon Ab L M Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda
KR19990066248A (ko) 1998-01-23 1999-08-16 구본준 전압분배방식의 디/에이 변환기
US6292122B1 (en) * 2000-03-04 2001-09-18 Qualcomm, Incorporated Digital-to-analog interface circuit having adjustable time response
JP2002334577A (ja) * 2001-05-07 2002-11-22 Mitsubishi Electric Corp 半導体集積回路装置
JP2005295240A (ja) 2004-03-31 2005-10-20 Sharp Corp ディジタル−アナログコンバータ回路
KR20050104599A (ko) 2004-04-29 2005-11-03 삼성에스디아이 주식회사 디지털/아날로그 컨버터와, 이를 이용한 발광 표시 장치및 그 표시 패널
US7283082B1 (en) 2006-06-16 2007-10-16 Texas Instruments Incorporated High-speed, high-resolution voltage output digital-to-analog converter and method
US7773019B2 (en) * 2008-08-26 2010-08-10 Atmel Corporation Digital-to-analog converter
KR101514964B1 (ko) 2008-12-30 2015-04-27 주식회사 동부하이텍 디지털 아날로그 변환 장치 및 그 변환 방법
US8390493B1 (en) * 2010-02-09 2013-03-05 Cirrus Logic, Inc. Low-noise voltage reference generator with digitally-filtered reference matching
US8542144B2 (en) 2011-09-30 2013-09-24 Silicon Laboratories Inc. Analog to digital converter
JP5835005B2 (ja) 2012-02-27 2015-12-24 株式会社ソシオネクスト Ｄ／ａ変換器
KR101848776B1 (ko) * 2012-05-09 2018-04-16 에스케이하이닉스 주식회사 내부전압 생성회로
US8912940B2 (en) 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8884799B2 (en) 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US9136866B2 (en) 2013-10-09 2015-09-15 Analog Devices Global Digital-to-analog converter and a method of operating a digital-to-analog converter
JP6435787B2 (ja) 2014-11-07 2018-12-12 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6767732B2 (ja) 2015-03-30 2020-10-14 ラピスセミコンダクタ株式会社 Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置
US9515671B1 (en) * 2015-06-06 2016-12-06 Silicon Laboratories Inc. Apparatus for gain selection with compensation for parasitic elements and associated methods
CN109391270B (zh) * 2017-08-08 2023-09-26 恩智浦美国有限公司 具有含有电阻器阵列的子dac的数/模转换器（dac）

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491418B1 (ko) 2002-11-01 2005-05-25 주식회사 하이닉스반도체 부스팅 회로

Also Published As

Publication number Publication date
US20190158109A1 (en) 2019-05-23
KR20190056718A (ko) 2019-05-27
US10439632B2 (en) 2019-10-08
CN109802681A (zh) 2019-05-24
CN109802681B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
JP5598677B2 (ja) メモリの動作条件に作用するためのパラメータを含むメモリ命令
JP4533684B2 (ja) 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置
US8149045B2 (en) Variable stage charge pump and method for providing boosted output voltage
WO2018016176A1 (ja) ニューラルネットワーク回路
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
US8278992B2 (en) Circuit and method for generating internal voltage, and semiconductor device having the circuit
US9548114B2 (en) Resistive semiconductor memory capable of performing incremental step pulse programming (ISPP) based on digital code values of memory cells
KR102553262B1 (ko) 기준 전압 생성기 및 이를 포함하는 메모리 장치
CN112750481A (zh) 存储器装置
US20190129457A1 (en) Semiconductor devices having voltage generators using weighted combination of feedback voltages
JPWO2017154863A1 (ja) レギュレータ回路および半導体記憶装置
KR100813534B1 (ko) 반도체 메모리 장치
KR20180015318A (ko) 반도체장치
JP2006065945A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP4551284B2 (ja) 不揮発性半導体記憶装置
JP2014179147A (ja) メモリモジュール、メモリモジュールを備えるマイクロコンピュータ、および半導体装置
KR102573270B1 (ko) 반도체 메모리 장치 및 이의 구동 방법
CN114758684A (zh) 内部电压生成电路以及包括内部电压生成电路的半导体设备
JP5950647B2 (ja) 基準電圧回路
WO2023286548A1 (ja) メモリ装置
WO2023286547A1 (ja) メモリ装置
Prasad et al. Special Circuits and Devices
KR20240058678A (ko) 시뮬레이션 방법 및 시뮬레이션 장치
KR20240081615A (ko) 전원 전압 생성부, 드라이버 ic, 및 표시 장치
TW202205272A (zh) 一種記憶體裝置及其輸入輸出緩衝控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant