KR102487430B1 - 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 - Google Patents

기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 Download PDF

Info

Publication number
KR102487430B1
KR102487430B1 KR1020180053544A KR20180053544A KR102487430B1 KR 102487430 B1 KR102487430 B1 KR 102487430B1 KR 1020180053544 A KR1020180053544 A KR 1020180053544A KR 20180053544 A KR20180053544 A KR 20180053544A KR 102487430 B1 KR102487430 B1 KR 102487430B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
signal
unit
output
Prior art date
Application number
KR1020180053544A
Other languages
English (en)
Other versions
KR20190129229A (ko
Inventor
강지효
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180053544A priority Critical patent/KR102487430B1/ko
Priority to US16/206,841 priority patent/US10699754B2/en
Priority to CN201811567922.5A priority patent/CN110474630B/zh
Publication of KR20190129229A publication Critical patent/KR20190129229A/ko
Priority to US16/890,158 priority patent/US11004483B2/en
Application granted granted Critical
Publication of KR102487430B1 publication Critical patent/KR102487430B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Abstract

반도체 장치는 기준전압 생성 회로 및 버퍼를 포함할 수 있다. 상기 기준전압 생성 회로는 전압 설정 신호에 기초하여 제 1 기준전압 및 상기 제 1 기준전압과 동일한 레벨을 갖거나 상기 제 1 기준전압보다 단위 레벨만큼 낮은 레벨을 갖는 제 2 기준전압을 생성할 수 있다. 상기 버퍼는 상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성할 수 있다.

Description

기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 {REFERENCE VOLTAGE GENERATING CIRCUIT, BUFFER, SEMICONDUCTOR APPARATUS, AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 반도체 장치 및 반도체 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다. 컴퓨터 시스템 구성하는 반도체 장치들은 클럭과 데이터를 전송 및 수신하여 서로 통신할 수 있다. 반도체 장치들은 버퍼를 구비하여 외부 장치로부터 전송된 신호를 수신하거나 반도체 장치 내부 회로들 사이에서 신호를 수신할 수 있다. 상기 버퍼는 차동 증폭 동작을 수행할 수 있다. 상기 버퍼는 차동 신호 및 싱글 엔디드 (single ended) 신호를 수신할 수 있는데, 싱글 엔디드 신호를 증폭하기 위해서는 기준전압이 필요하다. 따라서, 상기 반도체 장치는 외부 장치로부터 상기 기준전압을 제공 받거나, 내부적으로 상기 기준 전압을 생성할 수 있는 기준전압 생성 회로를 구비하고 있다.
본 발명의 실시예는 기준전압의 레벨이 세틀링(settling) 되는 시간을 감소시킬 수 있는 기준전압 생성 회로와, 하나 이상의 기준전압을 수신하여 버퍼링 및/또는 증폭 동작을 수행할 수 있는 버퍼, 이를 이용하는 반도체 장치 및 반도체 시스템을 제공할 수 있다.
본 발명의 실시예는 기준전압이 생성되는 노드의 로딩을 감소시킬 수 있는 기준전압 생성 회로와, 하나 이상의 기준전압을 수신하여 버퍼링 및/또는 증폭 동작을 수행할 수 있는 버퍼, 이를 이용하는 반도체 장치 및 반도체 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 전압 설정 신호에 기초하여 제 1 기준전압 및 상기 제 1 기준전압과 동일한 레벨을 갖거나 상기 제 1 기준전압보다 단위 레벨만큼 낮은 레벨을 갖는 제 2 기준전압을 생성하는 기준전압 생성 회로; 및 상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 전압 설정 신호에 기초하여 제 1 범위의 전압 중 하나를 제 1 기준전압으로 제공하고, 제 2 범위의 전압 중 하나를 제 2 기준전압으로 제공하며, 전압 선택 신호에 기초하여 상기 제 1 및 제 2 기준전압 중 하나를 출력하는 기준전압 생성 회로; 및 상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함할 수 있다.
본 발명의 실시예는 회로 면적을 감소시키면서 기준전압의 레벨을 빠르게 안정화시킬 수 있다. 따라서, 반도체 장치가 빠르고 정확하게 통신을 수행할 수 있도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 3은 도 2에 도시된 기준전압 생성 회로의 구성을 보여주는 도면,
도 4는 도 2에 도시된 버퍼의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 6은 도 2에 도시된 기준전압 생성 회로의 구성을 보여주는 도면,
도 7은 도 2에 도시된 버퍼의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 반도체 시스템(1)은 제 1 반도체 장치(110) 및 제 2 반도체 장치(120)를 포함할 수 있다. 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)가 동작하는데 필요한 다양한 제어신호를 제공할 수 있다. 예를 들어, 상기 제 1 반도체 장치(110)는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor), 어플리케이션 프로세서(AP) 및 메모리 컨트롤러와 같은 호스트 장치일 수 있다. 상기 제 2 반도체 장치(120)는 예를 들어, 메모리 장치일 수 있고, 상기 메모리 장치는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 2 반도체 장치(120)는 신호 버스(101)를 통해 상기 제 1 반도체 장치(110)와 연결될 수 있다. 상기 신호 버스(101)는 외부 신호(SE)를 전송하기 위한 신호 전송 경로, 링크 또는 채널일 수 있다. 상기 신호 버스(101)는 복수의 버스를 포함할 수 있다. 예를 들어, 상기 신호 버스(101)는 클럭 버스, 커맨드 어드레스 버스 및 데이터 버스 등을 포함할 수 있다. 상기 외부 신호(SE)는 클럭 신호, 커맨드 어드레스 신호 및 데이터 등을 포함할 수 있다. 상기 제 2 반도체 장치(120)는 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(110)와 연결되고, 상기 신호 버스(101)를 통해 데이터 상기 제 1 반도체 장치(110)와 통신할 수 있다. 상기 제 1 반도체 장치(110)는 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(120)로 외부 신호(SE)를 전송하거나, 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(120)로부터 전송된 외부 신호(SE)를 수신할 수 있다. 상기 제 2 반도체 장치(120)는 상기 신호 버스(101)를 통해 상기 제 1 반도체 장치(110)로 외부 신호(SE)를 전송하거나, 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(120)로부터 전송된 외부 신호(SE)를 수신할 수 있다.
상기 제 1 반도체 장치(110)는 외부 신호 전송기(111, TXE) 및 외부 신호 수신기(112, RXE)를 포함할 수 있다. 상기 외부 신호 전송기(111)는 상기 신호 버스(101)와 연결되고, 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(120)로 외부 신호(SE)를 전송할 수 있다. 상기 외부 신호 수신기(112)는 상기 신호 버스(101)와 연결되고, 상기 신호 버스(101)를 통해 상기 제 2 반도체 장치(120)로부터 전송된 외부 신호(SE)를 수신할 수 있다. 상기 제 2 반도체 장치(120)는 외부 신호 전송기(121, TXE) 및 외부 신호 수신기(122, RXE)를 포함할 수 있다. 상기 외부 신호 전송기(121)는 상기 신호 버스(101)와 연결되고, 상기 신호 버스(101)를 통해 상기 제 1 반도체 장치(110)로 외부 신호(SE)를 전송할 수 있다. 상기 외부 신호 수신기(122)는 상기 신호 버스(101)와 연결되고, 상기 신호 버스(101)를 통해 상기 제 1 반도체 장치(110)로부터 전송된 외부 신호(SE)를 수신할 수 있다. 상기 제 2 반도체 장치(120)는 내부 신호 전송기(123, TXI) 및 내부 신호 수신기(124, RXI)를 더 포함할 수 있다. 상기 내부 신호 전송기(123) 및 상기 내부 신호 수신기(124)는 상기 제 2 반도체 장치(120)의 내부에서 신호 전송을 하기 위한 회로들일 수 있다. 상기 내부 신호 전송기(123)는 내부 신호(SI)를 전송하고, 상기 내부 신호 수신기(124)는 상기 내부 신호 전송기(123)로부터 전송된 상기 내부 신호(SI)를 수신할 수 있다.
상기 제 1 반도체 장치(110)의 상기 외부 신호 수신기(112)는 상기 외부 신호(SE)를 수신하기 위해 제 1 기준전압(VREF1)을 사용할 수 있다. 상기 제 2 반도체 장치(120)의 상기 외부 신호 수신기(122)는 상기 외부 신호(SE)를 수신하기 위해 제 2 기준전압(VREF2)을 사용할 수 있다. 상기 신호 버스(101)를 통해 전송되는 외부 신호(SE)는 차동 신호 또는 싱글 엔디드(single ended) 신호일 수 있다. 상기 외부 신호 수신기(111)는 상기 차동 신호 중 어느 하나 또는 상기 싱글 엔디드 신호와 상기 제 1 기준전압(VREF1)을 비교 증폭하여 상기 외부 신호를 수신할 수 있다. 상기 외부 신호 수신기(112)는 상기 차동 신호 중 어느 하나 또는 상기 싱글 엔디드 신호와 상기 제 2 기준전압(VREF2)을 비교 증폭하여 상기 외부 신호를 수신할 수 있다. 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)은 서로 동일한 전압 레벨을 가질 수도 있고, 서로 다른 전압 레벨을 가질 수도 있다. 상기 내부 신호 수신기(124)는 상기 내부 신호(SI)를 수신하기 위해 제 3 기준전압(VREF3)을 사용할 수 있다. 상기 내부 신호(SI)는 차동 신호 또는 싱글 엔디드 신호일 수 있다. 상기 내부 신호 수신기(124)는 상기 차동 신호 중 어느 하나 또는 상기 싱글 엔디드 신호와 상기 제 3 기준전압(VREF3)을 비교 증폭하여 상기 내부 신호를 수신할 수 있다. 상기 제 2 기준전압(VREF2) 및 제 3 기준전압(VREF3)은 서로 동일한 전압 레벨을 가질 수도 있고, 서로 다른 전압 레벨을 가질 수도 있다.
도 1에서, 상기 제 1 반도체 장치(110) 및 제 2 반도체 장치(120)는 각각 기준전압 생성 회로(115, 125)를 더 포함할 수 있다. 상기 기준전압 생성 회로(115)는 상기 외부 신호 수신기(112)로 제공되는 상기 제 1 기준전압(VREF1)을 생성할 수 있다. 상기 기준전압 생성 회로(125)는 상기 외부 신호 수신기(122) 및 상기 내부 신호 수신기(124)로 각각 제공되는 상기 제 2 기준전압(VREF2) 및 제 3 기준전압(VREF3)을 생성할 수 있다. 일 실시예에서, 상기 기준전압 생성 회로(115)는 상기 제 2 반도체 장치(120)에서 사용되는 어떠한 기준전압(VREF)을 생성할 수 있고, 또 다른 신호 버스(102)를 통해 상기 기준전압(VREF)을 상기 제 2 반도체 장치(120)로 제공할 수 있다. 즉, 상기 제 1 반도체 장치(120)는 상기 신호 버스(102)를 통해 상기 제 1 반도체 장치(110)로부터 상기 제 2 및 제 3 기준전압(VREF2, VREF3)을 수신할 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 장치(200)의 구성을 보여주는 도면이다. 도 2에서, 상기 반도체 장치(200)는 기준전압 생성 회로(210) 및 버퍼(220)를 포함할 수 있다. 상기 기준전압 생성 회로(210)는 도 1에 도시된 기준전압 생성 회로(115, 125)로 각각 적용될 수 있고, 상기 버퍼(220)는 도 1에 도시된 외부 신호 수신기(112, 122) 또는 내부 신호 수신기(124)로 각각 적용될 수 있다. 상기 기준전압 생성 회로(210)는 전압 설정 신호(SET<1:3>)를 수신하고, 상기 전압 설정 신호(SET<1:3>)에 기초하여 다양한 전압 레벨을 갖는 제 1 및 제 2 기준전압(VREF1, VREF2)을 생성할 수 있다. 상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 1 기준전압(VREF1)을 생성하고, 상기 제 1 기준전압(VREF1)과 동일한 레벨을 갖거나 상기 제 1 기준전압(VREF1)보다 단위 레벨만큼 낮은 레벨을 갖는 상기 제 2 기준전압(VREF2)을 생성할 수 있다. 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)은 상기 버퍼(220)의 타겟 기준전압을 결정할 수 있다.
상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 다양한 레벨을 갖는 전압 중 특정 전압을 상기 제 1 및 제 2 기준전압(VREF1, VREF2)으로 각각 선택할 수 있다. 상기 전압 설정 신호(SET<1:3>)는 3비트를 갖고, 상기 기준전압 생성 회로(210)는 3비트 기준전압 생성 회로인 것을 예시하였으나, 이에 한정하려는 의도는 아니며, 상기 기준전압 생성 회로(210)에서 생성되는 제 1 및 제 2 기준전압(VREF1, VREF2)을 선택하기 위한 상기 전압 설정 신호의 비트 수는 다양하게 변화될 수 있다.
상기 버퍼(220)는 상기 기준전압 생성 회로(210)로부터 생성된 타겟 기준전압과 입력 신호(IN)에 기초하여 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)는 상기 기준전압 생성 회로(210)로부터 제공된 타겟 기준전압과 상기 입력 신호(IN)를 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)는 상기 제 1 기준전압(VREF1), 상기 제 2 기준전압(VREF2) 및 상기 입력 신호(IN)에 기초하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)는 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 기준전압 생성 회로(210)로부터 상기 버퍼(220)로 제공되는 타겟 기준전압은 상기 제 1 기준전압(VREF1)과 상기 제 2 기준전압(VREF2) 사이의 전압 레벨을 가질 수 있다.
도 2에서, 상기 반도체 장치(200)는 기준전압 디코더(230)를 더 포함할 수 있다. 상기 기준전압 디코더(230)는 어드레스 신호(A<1:n>, n은 2 이상의 정수)를 수신하여 상기 전압 설정 신호(SET<1:3>)를 생성할 수 있다. 상기 기준전압 디코더(230)는 상기 어드레스 신호(A<1:n>)를 디코딩하여 상기 전압 설정 신호(SET<1:3>)를 생성할 수 있다. 상기 전압 설정 신호(SET<1:3>)는 상기 어드레스 신호(A<1:n>)에 따라 서로 다른 로직 값을 갖도록 생성될 수 있다. 예를 들어, 상기 기준전압 디코더(230)는 상기 어드레스 신호(A<1:n>)에 따라 2n+1 개의 서로 다른 로직 값을 갖는 전압 설정 신호를 생성할 수 있다. 상기 전압 설정 신호의 비트 수에 따라 상기 2n+1개의 서로 다른 로직 값 중 일부 또는 전부가 사용될 수 있다. 상기 어드레스 신호(A<1:n>)는 타겟 기준전압의 레벨을 설정하기 위한 정보를 갖는 신호일 수 있다. 일 실시예에서, 상기 기준전압 디코더(230)는 상기 기준전압 생성 회로(210)의 구성요소로서 포함될 수 있다.
도 3은 도 2에 도시된 기준전압 생성 회로(210)의 구성을 보여주는 도면이다. 도 3에서, 상기 기준전압 생성 회로(210)는 복수의 단위 저항(RU)을 구비할 수 있다. 상기 복수의 단위 저항(RU)은 각각 단위 저항 값을 가질 수 있다. 상기 복수의 단위 저항(RU)은 고전압(VH) 단자와 저전압(VL) 단자 사이에서 직렬로 연결될 수 있다. 상기 고전압(VH)은 상기 저전압(VL)보다 높은 레벨을 가질 수 있다. 상기 기준전압 생성 회로(210)는 상기 복수의 단위 저항(RU)을 통해 상기 고전압(VH)의 레벨을 단계적으로 강하시켜 다양한 레벨을 갖는 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 생성할 수 있다.
상기 기준전압 생성 회로(210)는 제 1 스위치(311) 및 제 2 스위치(312)를 포함할 수 있다. 상기 제 1 스위치(311)는 제 1 노드(N1)와 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 1 노드(N1)는 제 1 단위 저항(RU1)의 일 단과 연결될 수 있고, 상기 제 1 노드(N1)로부터 제 1 전압이 출력될 수 있다. 상기 제 1 기준전압(VREF1)은 상기 제 1 출력 노드(ON1)로부터 출력될 수 있다. 상기 제 1 스위치(311)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 1 전압을 상기 제 1 기준전압(VREF1)으로 제공할 수 있다. 설명의 명확성을 위해, 도 3에서, 상기 기준전압 생성 회로(210)를 구성하는 스위치들이 수신하는 전압 설정 신호(SET<1:3>)는 특정 로직 값으로 표기되었다. 상기 제 2 스위치(312)는 제 2 노드(N2) 및 상기 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 제 1 노드(N1)와 제 2 노드(N2) 사이에는 상기 제 1 단위 저항(RU1) 및 제 2 단위 저항(RU2)이 연결될 수 있다. 상기 제 1 단위 저항(RU1)의 타 단은 상기 제 2 단위 저항(RU2)의 일 단과 연결되고, 상기 제 2 단위 저항(RU2)의 타 단은 상기 제 2 노드(N2)와 연결될 수 있다. 상기 제 2 노드(N2)로부터 제 2 전압이 출력될 수 있다. 상기 제 2 기준전압(VREF2)은 상기 제 2 출력 노드(ON2)로부터 출력될 수 있다. 상기 제 2 스위치(312)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 2 전압을 상기 제 2 기준전압(VREF2)으로 제공할 수 있다.
상기 기준전압 생성 회로(210)는 제 3 내지 제 7 스위치(313, 314, 315, 316, 317)를 더 포함할 수 있다. 상기 제 3 스위치(313)는 제 2 노드(N2)와 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 3 스위치(313)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 2 전압을 상기 제 1 기준전압(VREF1)으로 제공할 수 있다. 상기 제 4 스위치(314)는 제 3 노드(N3) 및 상기 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 제 2 노드(N2)와 제 3 노드(N3) 사이에는 상기 제 3 단위 저항(RU3) 및 제 4 단위 저항(RU4)이 연결될 수 있다. 상기 제 3 단위 저항(RU3)의 일 단은 상기 제 2 노드(N2)와 연결되고, 상기 제 3 단위 저항(RU3)의 타 단은 상기 제 4 단위 저항(RU4)의 일 단과 연결되며, 상기 제 4 단위 저항(RU4)의 타 단은 상기 제 3 노드(N3)와 연결될 수 있다. 상기 제 3 노드(N3)로부터 제 3 전압이 출력될 수 있다. 상기 제 4 스위치(314)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 3 전압을 상기 제 2 기준전압(VREF2)으로 제공할 수 있다. 상기 제 5 스위치(315)는 상기 제 3 노드(N3)와 상기 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 5 스위치(315)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 3 전압을 상기 제 1 기준전압(VREF1)으로 제공할 수 있다. 상기 제 6 스위치(316)는 제 4 노드(N4) 및 상기 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 제 3 노드(N3)와 제 4 노드(N4) 사이에는 상기 제 5 단위 저항(RU5) 및 제 6 단위 저항(RU6)이 연결될 수 있다. 상기 제 5 단위 저항(RU5)의 일 단은 상기 제 3 노드(N3)와 연결되고, 상기 제 5 단위 저항(RU5)의 타 단은 상기 제 6 단위 저항(RU6)의 일 단과 연결되며, 상기 제 6 단위 저항(RU6)의 타 단은 상기 제 4 노드(N4)와 연결될 수 있다. 상기 제 4 노드(N4)로부터 제 4 전압이 출력될 수 있다. 상기 제 6 스위치(316)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 4 전압을 상기 제 2 기준전압(VREF2)으로 제공할 수 있다. 상기 제 7 스위치(317)는 상기 제 4 노드(N4) 및 상기 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 7 스위치(317)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 4 전압을 상기 제 1 기준전압(VREF1)으로 제공할 수 있다.
상기 제 2 전압은 상기 제 1 전압보다 단위 레벨만큼 낮은 레벨을 가질 수 있다. 상기 제 1 단위 저항(RU1) 및 제 2 단위 저항(RU2)에 의한 전압 강하 레벨은 상기 단위 레벨에 대응할 수 있다. 상기 제 3 전압은 상기 제 2 전압보다 단위 레벨만큼 낮은 레벨을 가질 수 있다. 상기 제 3 단위 저항(RU3) 및 제 4 단위 저항(RU4)에 의한 전압 강하 레벨은 상기 단위 레벨에 대응할 수 있다. 상기 제 4 전압은 상기 제 3 전압보다 단위 레벨만큼 낮은 레벨을 가질 수 있다. 상기 제 5 단위 저항(RU5) 및 제 6 단위 저항(RU)에 의한 전압 강하 레벨은 상기 단위 레벨에 대응할 수 있다.
상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 적어도 2개의 스위치를 동시에 턴온시킬 수 있고, 동시에 턴온된 2개의 스위치로부터 출력되는 제 1 및 제 2 기준전압(VREF1, VREF2)에 기초하여 타겟 기준전압(VT)을 결정할 수 있다. 상기 타겟 기준전압(VT)의 레벨은 상기 제 1 및 제 2 기준전압(VREF1, VREF2)의 레벨의 합을 반으로 나눈 값일 수 있다. 예를 들어, 상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 1 로직 값(000)을 가질 때, 상기 제 1 및 제 2 스위치(311, 312)를 동시에 턴온시킬 수 있고, 상기 제 1 전압으로부터 제 1 기준전압(VREF1)을 생성하며, 상기 제 2 전압으로부터 제 2 기준전압(VREF2)을 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)은 상기 제 1 노드(N1)와 제 2 노드(N2)의 전압 레벨의 중간에 대응하는 레벨을 가질 수 있다. 상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 2 로직 값(001)을 가질 때, 상기 제 2 및 제 3 스위치(312, 313)를 동시에 턴온시킬 수 있고, 상기 제 2 전압으로부터 각각 상기 제 1 및 제 2 기준전압(VREF1, VREF2)를 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)는 상기 제 2 노드(N2)의 전압 레벨에 대응할 수 있다.
상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 3 로직 값(010)을 가질 때, 상기 제 3 및 제 4 스위치(313, 314)를 동시에 턴온시킬 수 있다. 상기 기준전압 생성 회로(210)는 상기 제 2 전압으로부터 제 1 기준전압(VREF1)을 생성하며, 상기 제 3 전압으로부터 제 2 기준전압(VREF2)을 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)은 상기 제 2 노드(N2)와 상기 제 3 노드(N3)의 전압 레벨의 중간에 대응하는 레벨을 가질 수 있다. 상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 4 로직 값(011)을 가질 때, 상기 제 4 및 제 5 스위치(314, 315)를 동시에 턴온시킬 수 있고, 상기 제 3 전압으로부터 제 1 기준전압(VREF1)을 생성하며, 상기 제 3 전압으로부터 제 2 기준전압(VREF2)을 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)는 상기 제 3 노드(N3)의 전압 레벨에 대응할 수 있다.
상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 5 로직 값(100)을 가질 때, 상기 제 5 및 제 6 스위치(315, 316)를 동시에 턴온시킬 수 있다. 상기 기준전압 생성 회로(210)는 상기 제 3 전압으로부터 제 1 기준전압(VREF1)을 생성하며, 상기 제 4 전압으로부터 제 2 기준전압(VREF2)을 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)은 상기 제 3 노드(N3)와 상기 제 4 노드(N4)의 전압 레벨의 중간에 대응하는 레벨을 가질 수 있다. 상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)가 제 6 로직 값(101)을 가질 때, 상기 제 6 및 제 7 스위치(316, 317)를 동시에 턴온시킬 수 있고, 상기 제 4 전압으로부터 제 1 기준전압(VREF1)을 생성하며, 상기 제 4 전압으로부터 제 2 기준전압(VREF2)을 생성할 수 있다. 따라서, 상기 타겟 기준전압(VT)는 상기 제 4 노드(N4)의 전압 레벨에 대응할 수 있다.
도 4는 도 2에 도시된 버퍼(220)의 구성을 보여주는 도면이다. 도 4에서, 상기 버퍼(220)는 제 1 차동 입력부(410) 및 제 2 차동 입력부(420)를 포함할 수 있다. 상기 제 1 차동 입력부(410)는 상기 고전압(VH) 단자 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 1 차동 입력부(410)는 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 수신하고, 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 기초하여 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(420)는 상기 고전압(VH) 단자 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 2 차동 입력부(420)는 상기 입력 신호(IN)를 수신하고, 상기 입력 신호(IN)에 기초하여 부 출력 노드(NO)의 전압 레벨을 변화시킬 수 있다. 상기 정 출력 노드(PO)로부터 상기 출력 신호(OUT)가 생성될 수 있다. 상기 버퍼(220)는 상기 입력 신호(IN)의 레벨이 상기 버퍼(220)의 타겟 기준전압(VT)보다 높은 레벨을 가질 때, 상기 정 출력 노드(PO)로부터 하이 레벨을 갖는 신호를 출력할 수 있다. 상기 버퍼(220)는 상기 입력 신호(IN)의 레벨이 상기 버퍼(220)의 타겟 기준전압(VT)보다 낮은 레벨을 가질 때, 상기 정 출력 노드(PO)로부터 로우 레벨을 갖는 신호를 출력할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 도 3에 도시된 것과 같이 상기 제 1 및 제 2 기준전압(VREF1, VREF2)으로부터 결정될 수 있다.
상기 제 1 차동 입력부(410)는 제 1 입력부(411) 및 제 2 입력부(412)를 포함할 수 있다. 상기 제 1 입력부(411)는 상기 제 1 기준전압(VREF1)을 수신하고, 상기 제 1 기준전압(VREF1)에 기초하여 상기 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 입력부(412)는 상기 제 2 기준전압(VREF2)을 수신하고, 상기 제 2 기준전압(VREF2)에 기초하여 상기 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(420)는 제 3 입력부(421)를 포함할 수 있다. 상기 제 3 입력부(421)는 상기 입력 신호(IN)를 수신하고, 상기 입력 신호(IN)에 기초하여 상기 부 출력 노드(NO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(420)는 제 4 입력부(422)를 더 포함할 수 있다. 상기 제 4 입력부(422)는 상기 입력 신호(IN)를 수신하고, 상기 부 출력 노드(NO)의 전압 레벨을 변화시킬 수 있다. 상기 제 4 입력부(422)는 상기 제 1 차동 입력부(410)가 2개의 입력부를 구비하는 것에 대응하여 상기 제 2 차동 입력부(420)의 더미 입력부로서 기능할 수 있다. 상기 제 2 차동 입력부(420)는 상기 제 4 입력부(422)를 구비함으로써, 상기 정 출력 노드(PO)와 상기 부 출력 노드(NO)의 로딩을 실질적으로 동일하게 맞출 수 있다. 따라서, 상기 버퍼(220)는 2개의 기준전압을 사용하여 입력 신호(IN)를 증폭하더라도 정확한 출력 신호(OUT)를 생성할 수 있다.
상기 버퍼(220)는 로드(430) 및 전류원(440)을 더 포함할 수 있다. 상기 로드(430)는 상기 고전압(VH) 단자와 상기 제 1 및 제 2 차동 입력부(410, 420) 사이에 연결될 수 있다. 상기 로드(430)는 상기 고전압(VH) 단자와 상기 정 출력 노드(PO) 및 상기 부 출력 노드(NO)를 각각 연결할 수 있다. 상기 로드(430)는 수동 저항 로드일 수도 있고, 전류 미러 형태로 구성된 로드일 수도 있다. 상기 전류원(440)은 상기 제 1 및 제 2 차동 입력부(410, 420)와 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 전류원(440)은 상기 제 1 및 제 2 차동 입력부(410, 420)로부터 상기 저전압(VL) 단자까지의 전류 경로를 형성할 수 있다.
상기 제 1 입력부(411)는 제 1 트랜지스터(T1)를 포함할 수 있다. 상기 제 1 트랜지스터(T1)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T1)는 게이트로 상기 제 1 기준전압(VREF1)을 수신하고, 드레인이 상기 정 출력 노드(PO)와 연결되며, 소스가 상기 전류원(440)과 연결될 수 있다. 상기 제 2 입력부(412)는 제 2 트랜지스터(T2)를 포함할 수 있다. 상기 제 2 트랜지스터(T2)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T2)는 게이트로 상기 제 2 기준전압(VREF2)을 수신하고, 드레인이 상기 정 출력 노드(PO)와 연결되며, 소스가 상기 전류원(440)과 연결될 수 있다. 상기 제 3 입력부(421)는 제 3 트랜지스터(T3)를 포함할 수 있다. 상기 제 3 트랜지스터(T3)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 3 트랜지스터(T3)는 게이트로 상기 입력 신호(IN)를 수신하고, 드레인이 상기 부 출력 노드(NO)와 연결되며, 소스가 상기 전류원(440)과 연결될 수 있다. 상기 제 4 입력부(422)는 제 4 트랜지스터(T4)를 포함할 수 있다. 상기 제 4 트랜지스터(T4)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 4 트랜지스터(T4)는 게이트로 상기 입력 신호(IN)를 수신하고, 드레인이 상기 부 출력 노드(NO)와 연결되며, 소스가 상기 전류원(440)과 연결될 수 있다. 상기 제 2 차동 입력부(420)가 제 3 입력부(421) 만을 구비할 때, 상기 제 3 트랜지스터(T3)의 사이즈는 상기 제 1 또는 제 2 트랜지스터(T1, T2)의 사이즈의 2배일 수 있다. 상기 제 2 차동 입력부(420)가 제 3 및 제 4 입력부(421, 422)를 모두 구비할 때, 상기 제 1 내지 제 4 트랜지스터(T1, T2, T3, T4)의 사이즈는 모두 동일할 수 있다.
도 2 내지 도 4를 참조하여 본 발명의 실시예에 따른 반도체 장치(200)의 동작을 설명하면 다음과 같다. 예를 들어, 상기 기준전압 디코더(230)가 상기 어드레스 신호(A<1:n>)에 기초하여 000을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 1 및 제 2 스위치(311, 312)가 함께 턴온될 수 있다. 상기 제 1 노드(N1)의 전압 레벨인 제 1 전압이 상기 제 1 기준전압(VREF1)으로 제공되고, 상기 제 2 노드(N2)의 전압 레벨인 제 2 전압이 상기 제 2 기준전압(VREF2)으로 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 1 전압 및 제 2 전압 사이의 전압 레벨일 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 1 단위 저항(RU1) 및 제 2 단위 저항(RU2) 사이의 전압 레벨에 대응될 수 있다.
상기 기준전압 디코더(230)가 상기 어드레스 신호(A<1:n>)에 기초하여 001을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 2 및 제 3 스위치(312, 313)가 함께 턴온될 수 있다. 상기 제 2 노드(N2)의 전압 레벨인 제 2 전압이 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)으로 각각 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 2 전압에 대응하는 전압 레벨을 가질 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 제 2 단위 저항(RU2) 및 제 3 단위 저항(RU3) 사이의 전압 레벨에 대응될 수 있다.
상기 기준전압 디코더(230)가 상기 어드레스 신호(A<1:n>)에 기초하여 010을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 3 및 제 4 스위치(313, 314)가 함께 턴온될 수 있다. 상기 제 2 노드(N2)의 전압 레벨인 제 2 전압이 상기 제 1 기준전압(VREF1)으로 제공되고, 상기 제 3 노드(N3)의 전압 레벨인 제 3 전압이 상기 제 2 기준전압(VREF2)으로 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 2 전압 및 제 3 전압 사이의 전압 레벨일 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 3 단위 저항(RU3) 및 제 4 단위 저항(RU4) 사이의 전압 레벨에 대응할 수 있다.
상기 기준전압 디코더(230)가 상기 어드레스 신호(A<1:n>)에 기초하여 011을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 4 및 제 5 스위치(314, 315)가 함께 턴온될 수 있다. 상기 제 3 노드(N3)의 전압 레벨인 제 3 전압이 상기 제 1 기준전압(VREF1) 및 상기 제 2 기준전압(VREF2)으로 각각 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 제 3 전압에 대응하는 전압 레벨을 가질 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 4 단위 저항(RU4) 및 제 5 단위 저항(RU5) 사이의 전압 레벨에 대응할 수 있다.
상기 기준전압 디코더(230)가 상기 어드레스 신호(A<1:n>)에 기초하여 100을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 5 및 제 6 스위치(315, 316)가 함께 턴온될 수 있다. 상기 제 3 노드(N3)의 전압 레벨인 제 3 전압이 상기 제 1 기준전압(VREF1)으로 제공되고, 상기 제 4 노드(N4)의 전압 레벨인 제 4 전압이 상기 제 2 기준전압(VREF2)으로 각각 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 3 전압 및 제 4 전압 사이의 전압 레벨일 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 5 단위 저항(RU5) 및 제 6 단위 저항(RU6) 사이의 전압 레벨에 대응할 수 있다.
상기 기준전압 디코더(230)가 상기 어드레스 신호(A<<1:n>)에 기초하여 101을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 6 및 제 7 스위치(316, 317)가 함께 턴온될 수 있다. 상기 제 4 노드(N4)의 전압 레벨인 제 4 전압이 상기 제 1 기준전압(VREF1) 및 상기 제 2 기준전압(VREF2)으로 각각 제공될 수 있다. 상기 버퍼(220)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2)을 수신하고, 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 의해 결정된 타겟 기준전압(VT)을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(220)의 타겟 기준전압(VT)은 제 4 전압에 대응하는 전압 레벨을 가질 수 있다. 즉, 상기 버퍼(220)의 타겟 기준전압(VT)은 상기 제 6 단위 저항(RU6) 및 제 7 단위 저항(RU7) 사이의 전압 레벨에 대응할 수 있다.
상기 기준전압 생성 회로(210)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 2개의 출력 노드를 통해 2개의 기준전압을 생성할 수 있다. 따라서, 상기 버퍼(220)의 타겟 기준전압의 레벨이 세틀링(selttling)되는 시간은 감소될 수 있고, 상기 버퍼(220)는 빠르고 정확하게 상기 입력 신호(IN)를 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 장치(500)의 구성을 보여주는 도면이다. 도 5에서, 상기 반도체 장치(500)는 기준전압 생성 회로(510) 및 버퍼(520)를 포함할 수 있다. 상기 기준전압 생성 회로(510)는 도 1에 도시된 기준전압 생성 회로(115, 125)로 각각 적용될 수 있고, 상기 버퍼(520)는 도 1에 도시된 외부 신호 수신기(112, 122) 또는 내부 신호 수신기(124)로 각각 적용될 수 있다. 상기 기준전압 생성 회로(510)는 전압 설정 신호(SET<1:3>)를 수신하고, 상기 전압 설정 신호(SET<1:3>)에 기초하여 제 1 및 제 2 기준전압(VREF1, VREF2)을 생성할 수 있다. 상기 기준전압 생성 회로(510)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 제 1 범위의 전압 중 하나를 선택하고, 선택된 전압을 상기 제 1 기준전압(VREF1)으로 생성할 수 있다. 상기 기준전압 생성 회로(510)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 제 2 범위의 전압 중 하나를 선택하고, 선택된 전압을 상기 제 2 기준전압(VREF2)으로 생성할 수 있다. 상기 제 2 범위는 상기 제 1 범위와 일부 또는 전부가 중첩될 수 있다.
상기 기준전압 생성 회로(510)는 전압 선택 신호(SEL<1>)를 수신하고, 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 하나를 선택적으로 출력할 수 있다. 상기 기준전압 생성 회로(510)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 선택되지 않은 기준전압을 디스에이블시킬 수 있다. 상기 기준전압 생성 회로(510)는 4비트 기준전압 생성 회로인 것을 예시하였으나, 이에 한정하려는 의도는 아니다. 상기 버퍼(520)는 상기 제 1 기준전압(VREF1), 상기 제 2 기준전압(VREF2) 및 상기 입력 신호(IN)를 수신하여 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(520)는 상기 제 1 기준전압(VREF1), 상기 제 2 기준전압(VREF2) 및 상기 입력 신호(IN)에 기초하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 버퍼(520)는 상기 입력 신호(IN)와 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 하나를 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 잇다.
상기 반도체 장치(500)는 기준전압 디코더(530)를 더 포함할 수 있다. 상기 기준전압 디코더(530)는 어드레스 신호(A<1:n>)를 수신하여 상기 전압 설정 신호(SET<1:3>) 및 상기 전압 선택 신호(SEL<1>)를 생성할 수 있다. 상기 기준전압 디코더(530)는 상기 어드레스 신호(A<1:n>)의 적어도 일부를 디코딩하여 상기 전압 설정 신호(SET<1:3>)를 생성할 수 있다. 예를 들어, 상기 어드레스 신호(A<1:n>)는 n개의 비트를 갖는 신호일 수 있고, 상기 기준전압 디코더(530)는 상기 어드레스 신호의 제 1 내지 제 n-1 비트(A<1:n-1>)에 기초하여 상기 전압 설정 신호(SET<1:3>)를 생성할 수 있다. 예를 들어, 상기 기준전압 디코더(530)는 상기 어드레스 신호(A<1:n-1>)에 따라 2n-1 개의 서로 다른 로직 값을 갖는 전압 설정 신호를 생성할 수 있다. 상기 전압 설정 신호의 비트 수에 따라 상기 2n-1 개의 서로 다른 로직 값 중 일부 또는 전부가 사용될 수 있다. 상기 기준전압 디코더(530)는 상기 어드레스 신호(A<1:n>)의 적어도 하나의 비트에 기초하여 상기 전압 선택 신호(SEL<1>)를 생성할 수 있다. 예를 들어, 상기 기준전압 디코더(530)는 상기 어드레스 신호의 제 n 비트(A<n>)를 상기 전압 선택 신호(SEL<1>)로 사용할 수 있다. 상기 기준전압 생성 회로(510)는 상기 어드레스 신호(A<1:n>)의 일부로부터 생성된 전압 설정 신호(SET<1:3>)에 기초하여 서로 동일하거나 서로 다른 레벨을 갖는 2개의 기준전압을 생성하고, 상기 어드레스 신호(A<1:n>)의 일부로부터 생성된 전압 선택 신호(SEL<1>)에 기초하여 2개의 기준전압 중 하나를 선택하여 사용함으로써, 상기 기준전압을 생성하기 위한 어드레스 신호(A<1:n>)의 비트 수를 감소시키고, 상기 기준전압 디코더(530)의 회로 면적을 감소시킬 수 있다. 일 실시예에서, 상기 기준전압 디코더(530)는 상기 기준전압 생성 회로(510)의 구성요소로서 포함될 수 있다.
도 6은 도 5에 도시된 기준전압 생성 회로(510)의 구성을 보여주는 도면이다. 도 6에서, 상기 기준전압 생성 회로(510)는 제 1 전압 생성부(610), 제 2 전압 생성부(620) 및 출력 선택부(630)를 포함할 수 있다. 상기 제 1 전압 생성부(610)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 1 범위의 전압 중 하나를 상기 제 1 기준전압(VREF1)으로 출력할 수 있다. 상기 제 2 전압 생성부(620)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 2 범위의 전압 중 하나를 상기 제 2 기준전압(VREF2)으로 출력할 수 있다. 상기 출력 선택부(630)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 하나를 선택적으로 출력할 수 있다.
상기 기준전압 생성 회로(510)는 디스에이블부(640)를 더 포함할 수 있다. 일 실시예에서, 상기 기준전압 생성 회로(510)는 상기 출력 선택부(630)를 대체하여 상기 디스에이블부(640)를 구비할 수 있다. 일 실시예에서, 상기 기준전압 생성 회로(510)는 상기 출력 선택부(630)와 함께 상기 디스에이블부(640)를 구비할 수 있다. 상기 디스에이블부(640)는 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 선택되지 않은 기준전압을 디스에이블시킬 수 있다. 예를 들어, 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 선택되지 않은 기준전압이 출력되는 노드를 디스에이블 전압으로 구동할 수 있다. 상기 디스에이블 전압은 저전압(VL)에 대응할 수 있다.
도 6에서, 상기 기준전압 생성 회로(510)는 복수의 단위 저항(RU)을 포함할 수 있다. 상기 복수의 단위 저항(RU)은 고전압(VH) 단자와 저전압(VL) 단자 사이에서 직렬로 연결될 수 있다. 상기 제 1 전압 생성부(610)는 제 1 노드(N11)와 제 5 노드(N15) 사이에 연결될 수 있다. 상기 제 1 노드(N11)와 제 2 노드(N12) 사이, 상기 제 2 노드(N12)와 제 3 노드(N13) 사이, 상기 제 3 노드(N13)와 제 4 노드(N14) 사이 및 상기 제 4 노드(N14) 및 상기 제 5 노드(N15) 사이에는 각각 단위 저항(RU)이 연결될 수 있다. 상기 제 1 노드(N11)로부터 제 1 전압이 출력될 수 있고, 상기 제 2 노드(N12)로부터 제 2 전압이 출력될 수 있으며, 상기 제 3 노드(N13)로부터 제 3 전압이 출력될 수 있고, 상기 제 4 노드(N14)로부터 제 4 전압이 출력될 수 있으며, 상기 제 5 노드(N15)로부터 제 5 전압이 출력될 수 있다. 상기 제 2 전압은 상기 제 1 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 1 및 제 2 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 3 전압은 상기 제 2 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 2 및 제 3 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 4 전압은 상기 제 3 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 3 및 제 4 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 5 전압은 상기 제 4 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 4 및 제 5 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 1 전압 생성부(610)는 상기 제 1 내지 제 5 전압 중 하나를 상기 제 1 기준전압(VREF1)으로 생성할 수 있다.
상기 제 1 전압 생성부(610)는 제 1 스위치(611), 제 2 스위치(612), 제 3 스위치(613), 제 4 스위치(614) 및 제 5 스위치(615)를 포함할 수 있다. 상기 제 1 스위치(611)는 상기 제 1 노드(N11) 및 제 1 중간 노드(MN1) 사이에 연결되고, 000의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 1 전압을 상기 제 1 중간 노드(MN1)로 출력할 수 있다. 설명의 명확성을 위해, 도 6에서, 상기 기준전압 생성 회로(210)를 구성하는 스위치들이 수신하는 전압 설정 신호(SET<1:3>)는 특정 로직 값으로 표기되었다. 상기 제 2 스위치(612)는 상기 제 2 노드(N12) 및 제 1 중간 노드(MN1) 사이에 연결되고, 001의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 2 전압을 상기 제 1 중간 노드(MN1)로 출력할 수 있다. 상기 제 3 스위치(613)는 상기 제 3 노드(N13) 및 제 1 중간 노드(MN1) 사이에 연결되고, 010의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 3 전압을 상기 제 1 중간 노드(MN1)로 출력할 수 있다. 상기 제 4 스위치(614)는 상기 제 4 노드(N14) 및 제 1 중간 노드(MN1) 사이에 연결되고, 011의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 4 전압을 상기 제 1 중간 노드(MN1)로 출력할 수 있다. 상기 제 5 스위치(615)는 상기 제 5 노드(N15) 및 제 1 중간 노드(MN1) 사이에 연결되고, 100의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 5 전압을 상기 제 1 중간 노드(MN1)로 출력할 수 있다.
상기 제 2 전압 생성부(620)는 상기 제 3 노드(N13)와 제 7 노드(N17) 사이에 연결될 수 있다. 상기 제 5 노드(N15)와 제 6 노드(N16) 사이에는 단위 저항(RU)이 연결될 수 있고, 상기 제 6 노드(N16)와 제 7 노드(N17) 사이에는 단위 저항(RU)이 연결될 수 있다. 상기 제 6 노드(N16)로부터 제 6 전압이 출력될 수 있고, 상기 제 7 노드(N17)로부터 제 7 전압이 출력될 수 있다. 상기 제 6 전압은 상기 제 5 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 5 및 제 6 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 7 전압은 상기 제 6 전압보다 단위 레벨만큼 낮은 전압 레벨을 가질 수 있고, 상기 제 6 및 제 7 전압의 레벨 차이는 상기 단위 저항(RU) 1개에 의한 전압 강하 레벨에 대응할 수 있다. 상기 제 2 전압 생성부(620)는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 3 전압 내지 제 7 전압 중 하나를 상기 제 2 기준전압(VREF2)으로 생성할 수 있다.
상기 제 2 전압 생성부(620)는 제 1 스위치(621), 제 2 스위치(622), 제 3 스위치(623), 제 4 스위치(624) 및 제 5 스위치(625)를 포함할 수 있다. 상기 제 1 스위치(621)는 상기 제 3 노드(N13) 및 제 2 중간 노드(MN2) 사이에 연결되고, 000의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 3 전압을 상기 제 2 중간 노드(MN2)로 출력할 수 있다. 상기 제 2 스위치(622)는 상기 제 4 노드(N14) 및 제 2 중간 노드(MN2) 사이에 연결되고, 001의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 4 전압을 상기 제 2 중간 노드(MN2)로 출력할 수 있다. 상기 제 3 스위치(623)는 상기 제 5 노드(N15) 및 제 2 중간 노드(MN2) 사이에 연결되고, 010의 로직 값을 갖는 상기 전압 설정 신호(SEL<1:3>)에 기초하여 상기 제 5 전압을 상기 제 2 중간 노드(MN2)로 출력할 수 있다. 상기 제 4 스위치(624)는 상기 제 6 노드(N16) 및 제 2 중간 노드(MN2) 사이에 연결되고, 011의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 6 전압을 상기 제 2 중간 노드(MN2)로 출력할 수 있다. 상기 제 5 스위치(625)는 상기 제 7 노드(N17) 및 제 2 중간 노드 사이에 연결되고, 100의 로직 값을 갖는 상기 전압 설정 신호(SET<1:3>)에 기초하여 상기 제 7 전압을 상기 제 2 중간 노드(MN2)로 출력할 수 있다.
상기 출력 선택부(630)는 제 1 스위치(631) 및 제 2 스위치(632)를 포함할 수 있다. 상기 제 1 스위치(631)는 상기 제 1 중간 노드(MN1) 및 상기 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 1 스위치(631)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 1 중간 노드(MN1)와 상기 제 1 출력 노드(ON1)를 연결할 수 있다. 예를 들어, 상기 제 1 스위치(631)는 상기 전압 선택 신호(SEL<1>)의 상보 신호(SEL<1>B)를 수신하여 턴온될 수 있다. 상기 제 1 스위치(631)는 상기 제 1 전압 생성부(610)로부터 생성된 전압을 상기 제 1 기준전압(VREF1)을 출력할 수 있다. 상기 제 2 스위치(632)는 상기 제 2 중간 노드(MN2) 및 상기 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 제 2 스위치(632)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 2 중간 노드(MN2)와 상기 제 2 출력 노드(ON2)를 연결할 수 있다. 예를 들어, 상기 제 2 스위치(632)는 상기 전압 선택 신호(SEL<1>)를 수신하여 턴온될 수 있다. 상기 제 2 스위치(632)는 상기 제 2 전압 생성부(620)로부터 생성된 전압을 상기 제 2 기준전압(VREF2)으로 출력할 수 있다.
상기 디스에이블부(640)는 제 1 스위치(641) 및 제 2 스위치(642)를 포함할 수 있다. 상기 제 1 스위치(641)는 상기 제 1 출력 노드(ON1) 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 1 스위치(641)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 1 출력 노드(ON1)를 상기 저전압(VL) 단자와 연결할 수 있다. 예를 들어, 상기 제 1 스위치(641)는 상기 전압 선택 신호(SEL<1>)를 수신하여 턴온될 수 있다. 상기 제 1 스위치(641)는 상기 제 1 출력 노드(ON1)를 상기 저전압(VL)으로 구동하여 상기 제 1 기준전압(VREF1)을 디스에이블시킬 수 있다. 상기 제 2 스위치(642)는 상기 제 2 출력 노드(ON2) 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 2 스위치(642)는 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 제 2 출력 노드(ON2)를 상기 저전압(VL) 단자와 연결할 수 있다. 예를 들어, 상기 제 2 스위치(642)는 상기 전압 선택 신호(SEL<1>)의 상보 신호(SEL<1>B)를 수신하여 턴온될 수 있다. 상기 제 2 스위치(642)는 상기 제 2 출력 노드(ON2)를 상기 저전압(VL)으로 구동하여 상기 제 2 기준전압(VREF2)을 디스에이블시킬 수 있다.
도 7은 도 5에 도시된 버퍼(520)의 구성을 보여주는 도면이다. 도 7에서, 상기 버퍼(520)는 제 1 차동 입력부(710) 및 제 2 차동 입력부(720)를 포함할 수 있다. 상기 제 1 차동 입력부(710)는 상기 고전압(VH) 단자 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 1 차동 입력부(710)는 상기 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 수신하고, 상기 제 1 및 제 2 기준전압(VREF1, VREF2)에 기초하여 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(720)는 상기 고전압(VH) 단자 및 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 제 2 차동 입력부(720)는 상기 입력 신호(IN)를 수신하고, 상기 입력 신호(IN)에 기초하여 부 출력 노드(NO)의 전압 레벨을 변화시킬 수 있다. 상기 정 출력 노드(PO)로부터 상기 출력 신호(OUT)가 생성될 수 있다.
상기 제 1 차동 입력부(710)는 제 1 입력부(711) 및 제 2 입력부(712)를 포함할 수 있다. 상기 제 1 입력부(711)는 상기 제 1 기준전압(VREF1)을 수신하고, 상기 제 1 기준전압(VREF1)에 기초하여 상기 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 입력부(712)는 상기 제 2 기준전압(VREF2)을 수신하고, 상기 제 2 기준전압(VREF2)에 기초하여 상기 정 출력 노드(PO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(720)는 제 3 입력부(721)를 포함할 수 있다. 상기 제 3 입력부(721)는 상기 입력 신호(IN)를 수신하고, 상기 입력 신호(IN)에 기초하여 상기 부 출력 노드(NO)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 차동 입력부(720)는 제 4 입력부(722)를 더 포함할 수 있다. 상기 제 4 입력부(722)는 상기 저전압(VL)을 수신하고, 상기 부 출력 노드(NO)와 연결될 수 있다. 상기 기준전압 생성 회로(510)에 의해 상기 제 1 및 제 2 기준전압(VREF1, VREF2) 중 하나가 선택되는 경우, 다른 하나는 상기 저전압(CL)으로 디스에이블될 수 있다. 따라서, 상기 제 4 입력부(722)는 상기 저전압(VL)을 수신하여, 상기 제 1 차동 입력부(710)의 로딩과 상기 제 2 차동 입력부(720)의 로딩을 맞출 수 있다.
상기 버퍼(520)는 로드(730) 및 전류원(740)을 더 포함할 수 있다. 상기 로드(730)는 상기 고전압(VH) 단자와 상기 제 1 및 제 2 차동 입력부(710, 720) 사이에 연결될 수 있다. 상기 로드(730)는 상기 고전압(VH) 단자와 상기 정 출력 노드(PO) 및 상기 부 출력 노드(NO)를 각각 연결할 수 있다. 상기 로드(730)는 수동 저항 로드일 수도 있고, 전류 미러 형태로 구성된 로드일 수도 있다. 상기 전류원(740)은 상기 제 1 및 제 2 차동 입력부(710, 720)와 상기 저전압(VL) 단자 사이에 연결될 수 있다. 상기 전류원(740)은 상기 제 1 및 제 2 차동 입력부(710, 720)로부터 상기 저전압(VL) 단자까지의 전류 경로를 형성할 수 있다.
상기 제 1 입력부(711)는 제 1 트랜지스터(T11)를 포함할 수 있다. 상기 제 1 트랜지스터(T11)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T11)는 게이트로 상기 제 1 기준전압(VREF1)을 수신하고, 드레인이 상기 정 출력 노드(PO)와 연결되며, 소스가 상기 전류원(740)과 연결될 수 있다. 상기 제 2 입력부(712)는 제 2 트랜지스터(T12)를 포함할 수 있다. 상기 제 2 트랜지스터(T12)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T12)는 게이트로 상기 제 2 기준전압(VREF2)을 수신하고, 드레인이 상기 정 출력 노드(PO)와 연결되며, 소스가 상기 전류원(740)과 연결될 수 있다. 상기 제 3 입력부(721)는 제 3 트랜지스터(T13)를 포함할 수 있다. 상기 제 3 트랜지스터(T13)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 3 트랜지스터(T13)는 게이트로 상기 입력 신호(IN)를 수신하고, 드레인이 상기 부 출력 노드(NO)와 연결되며, 소스가 상기 전류원(740)과 연결될 수 있다. 상기 제 4 입력부(722)는 제 4 트랜지스터(T14)를 포함할 수 있다. 상기 제 4 트랜지스터(T14)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 4 트랜지스터(T14)는 게이트로 상기 저전압(VL)을 수신하고, 드레인이 상기 부 출력 노드(NO)와 연결되며, 소스가 상기 전류원(740)과 연결될 수 있다. 상기 제 2 차동 입력부(720)가 제 3 입력부(721) 만을 구비할 때, 상기 제 3 트랜지스터(T13)의 사이즈는 상기 제 1 또는 제 2 트랜지스터(T11, T12)의 사이즈의 2배일 수 있다. 상기 제 2 차동 입력부(720)가 제 3 및 제 4 입력부(721, 722)를 모두 구비할 때, 상기 제 1 내지 제 4 트랜지스터(T11, T12, T13, T14)의 사이즈는 모두 동일할 수 있다.
도 5 내지 도 7을 참조하여 본 발명의 실시예에 따른 반도체 장치(500)의 동작을 설명하면 다음과 같다. 상기 어드레스 신호(A<1:n-1>)에 기초하여 상기 기준전압 디코더(530)가 000을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 1 전압 생성부(610)의 제 1 스위치(611) 및 상기 제 2 전압 생성부(620)의 제 1 스위치(621)가 턴온될 수 있다. 따라서, 상기 제 1 노드(N11)가 상기 제 1 중간 노드(MN1)와 연결되어 상기 제 1 전압이 상기 제 1 중간 노드(MN1)로 제공되고, 상기 제 3 노드(N13)가 상기 제 2 중간 노드(MN2)와 연결되어 제 3 전압이 상기 제 2 중간 노드(MN2)로 제공될 수 있다. 이 때, 상기 기준전압 디코더(530)가 상기 어드레스 신호(A<n>)에 기초하여 하이 레벨을 갖는 전압 선택 신호(SEL<1>)를 생성하면, 상기 출력 선택부(630)의 상기 제 2 스위치(632)는 턴온되고, 상기 제 1 스위치(631)는 턴오프될 수 있다. 따라서, 상기 제 2 중간 노드(MN2)가 상기 제 2 출력 노드(ON2)와 연결되고, 상기 제 3 전압이 상기 제 2 기준전압(VREF2)으로 출력될 수 있다. 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 디스에이블부(640)의 제 1 스위치(641)는 턴온되고, 제 2 스위치(642)는 턴오프될 수 있다. 상기 제 1 스위치(641)는 상기 제 1 출력 노드(ON1)를 상기 저전압(VL)으로 구동하고, 상기 제 1 기준전압(VREF1)을 상기 저전압(VL)의 레벨로 디스에이블시킬 수 있다.
상기 제 1 입력부(711)는 상기 저전압(VL)의 레벨로 디스에이블된 상기 제 1 기준전압(VREF1)을 수신하고, 상기 제 2 입력부(712)는 상기 제 3 전압의 레벨을 갖는 상기 제 2 기준전압(VREF2)을 수신할 수 있다. 상기 제 3 입력부(721)는 상기 입력 신호(IN)를 수신할 수 있다. 상기 제 4 입력부(722)는 상기 저전압(VL)을 수신하여 턴오프될 수 있다. 따라서, 상기 제 2 입력부(712) 및 제 3 입력부(722)는 상기 제 2 기준전압(VREF2) 및 상기 입력 신호(IN)의 전압 레벨을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 제 1 입력부(711) 및 상기 제 4 입력부(722)는 각각 저전압(VL)을 수신하여 턴오프되므로, 상기 정 출력 노드(PO) 및 상기 부 출력 노드(NO)가 바라보는 로딩은 동일해질 수 있다.
상기 어드레스 신호(A<1:n-1>)에 기초하여 상기 기준전압 디코더(530)가 100을 갖는 전압 설정 신호(SET<1:3>)를 생성하면, 상기 제 1 전압 생성부(610)의 제 5 스위치(615) 및 상기 제 2 전압 생성부(620)의 제 5 스위치(625)가 턴온될 수 있다. 따라서, 상기 제 5 노드(N15)가 상기 제 1 중간 노드(MN1)와 연결되어 상기 제 5 전압이 상기 제 1 중간 노드(MN1)로 제공되고, 상기 제 7 노드(N17)가 상기 제 2 중간 노드(MN2)와 연결되어 제 7 전압이 상기 제 2 중간 노드(MN2)로 제공될 수 있다. 이 때, 상기 기준전압 디코더(530)가 상기 어드레스 신호(A<n>)에 기초하여 로우 레벨을 갖는 전압 선택 신호(SEL<1>)를 생성하면, 상기 출력 선택부(630)의 상기 제 1 스위치(631)는 턴온되고, 상기 제 2 스위치(632)는 턴오프될 수 있다. 따라서, 상기 제 1 중간 노드(MN1)가 상기 제 1 출력 노드(ON1)와 연결되고, 상기 제 5 전압이 상기 제 1 기준전압(VREF1)으로 출력될 수 있다. 상기 전압 선택 신호(SEL<1>)에 기초하여 상기 디스에이블부(640)의 제 2 스위치(642)는 턴온되고, 제 1 스위치(641)는 턴오프될 수 있다. 상기 제 2 스위치(642)는 상기 제 2 출력 노드(ON2)를 상기 저전압(VL)으로 구동하고, 상기 제 2 기준전압(VREF2)을 상기 저전압(VL)의 레벨로 디스에이블시킬 수 있다.
상기 제 1 입력부(711)는 상기 제 7 전압의 레벨을 갖는 제 1 기준전압(VREF1)을 수신하고, 상기 제 2 입력부(712)는 상기 저전압의 레벨로 디스에이블된 상기 제 2 기준전압(VREF2)을 수신할 수 있다. 상기 제 3 입력부(721)는 상기 입력 신호(IN)를 수신할 수 있다. 상기 제 4 입력부(722)는 상기 저전압(VL)을 수신하여 턴오프될 수 있다. 따라서, 상기 제 1 입력부(711) 및 제 3 입력부(722)는 상기 제 1 기준전압(VREF1) 및 상기 입력 신호(IN)의 전압 레벨을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 제 2 입력부(712) 및 상기 제 4 입력부(722)는 각각 저전압(VL)을 수신하여 턴오프되므로, 상기 정 출력 노드(PO) 및 상기 부 출력 노드(NO)가 바라보는 로딩은 동일해질 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (23)

  1. 제 1 코드 값을 갖는 전압 설정 신호에 기초하여 제 1 전압을 제 1 기준전압으로 출력하는 제 1 스위치;
    상기 제 1 코드 값 또는 제 2 코드 값을 갖는 상기 전압 설정 신호에 기초하여 상기 제 1 전압보다 단위 레벨만큼 낮은 레벨을 갖는 제 2 전압을 제 2 기준전압으로 출력하는 제 2 스위치;
    상기 제 2 코드 값을 갖는 상기 전압 설정 신호에 기초하여 상기 제 2 전압을 상기 제 1 기준전압으로 출력하는 제 3 스위치; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
  2. 삭제
  3. 고전압 단자와 저전압 단자 사이에 직렬로 연결되는 복수의 단위 저항;
    전압 설정 신호에 기초하여 제 1 단위 저항의 일 단으로부터 출력되는 제 1 전압을 제 1 기준전압으로 출력하는 제 1 스위치;
    상기 전압 설정 신호에 기초하여 일 단이 상기 제 1 단위 저항의 타 단과 연결되는 제 2 단위 저항의 타 단으로부터 출력되는 제 2 전압을 제 2 기준전압으로 출력하는 제 2 스위치; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 전압 설정 신호에 기초하여 상기 제 2 단위 저항의 타 단과 연결되는 제 3 단위 저항의 일 단으로부터 출력되는 상기 제 2 전압을 상기 제 1 기준전압으로 출력하는 제 3 스위치; 및
    상기 전압 설정 신호에 기초하여 일 단이 상기 제 3 단위 저항의 타 단과 연결되는 제 4 단위 저항의 타 단으로부터 출력되는 제 3 전압을 상기 제 2 기준전압으로 출력하는 제 4 스위치를 더 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    전압 설정 신호에 기초하여 제 1 기준전압 및 상기 제 1 기준전압과 동일한 레벨을 갖거나 상기 제 1 기준전압보다 단위 레벨만큼 낮은 레벨을 갖는 제 2 기준전압을 생성하는 기준전압 생성 회로;
    고전압 단자 및 저전압 단자 사이에 연결되고, 상기 제 1 기준전압 및 상기 제 2 기준전압에 기초하여 정 출력 노드의 전압 레벨을 변화시키는 제 1 차동 입력부; 및
    상기 고전압 단자 및 상기 저전압 단자 사이에 연결되고, 입력 신호에 기초하여 부 출력 노드의 전압 레벨을 변화시키는 제 2 차동 입력부를 포함하고,
    상기 정 출력 노드로부터 출력 신호가 생성되는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 제 1 차동 입력부는 상기 제 1 기준전압에 기초하여 상기 정 출력 노드의 전압 레벨을 변화시키는 제 1 입력부; 및
    상기 제 2 기준전압에 기초하여 상기 정 출력 노드의 전압 레벨을 변화시키는 제 2 입력부를 포함하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 제 2 차동 입력부는 상기 입력 신호에 기초하여 상기 부 출력 노드의 전압 레벨을 변화시키는 제 3 입력부를 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 제 2 차동 입력부는 상기 입력 신호에 기초하여 상기 부 출력 노드의 전압 레벨을 변화시키는 제 4 입력부를 더 포함하는 반도체 장치.
  10. 어드레스 신호에 기초하여 전압 설정 신호를 생성하는 기준전압 디코더;
    상기 전압 설정 신호에 기초하여 제 1 기준전압 및 제 2 기준전압을 생성하는 기준전압 생성 회로; 및
    상기 제 1 기준전압 및 상기 제 2 기준전압에 기초하여 정 출력 노드의 전압 레벨을 변화시키는 제 1 차동 입력부; 및
    입력 신호에 기초하여 부 출력 노드의 전압 레벨을 변화시키는 제 2 차동 입력부를 포함하고,
    상기 정 출력 노드로부터 출력 신호가 생성되는 반도체 장치.
  11. 전압 설정 신호에 기초하여 고전압과 상기 고전압보다 낮은 레벨을 갖는 저전압 사이의 제 1 전압 내지 제 n 전압 중 하나를 제 1 기준전압으로 출력하고, n은 3 이상의 정수인 제 1 전압 생성부;
    상기 전압 설정 신호에 기초하여 상기 고전압과 상기 저전압 사이의 제 m 전압 내지 제 m+n 전압 중 하나를 제 2 기준전압으로 출력하며, m은 2 이상의 정수인 제 2 전압 생성부;
    전압 선택 신호에 기초하여 상기 제 1 기준전압 및 상기 제 2 기준전압 중 하나를 선택적으로 출력하는 출력 선택부; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 출력 선택부는 상기 전압 선택 신호에 기초하여 상기 제 1 전압 생성부로부터 출력된 전압을 제 1 출력 노드로 제공하고, 상기 제 1 출력 노드로부터 상기 제 1 기준전압이 출력되는 제 1 스위치; 및
    상기 전압 선택 신호에 기초하여 상기 제 2 전압 생성부로부터 출력된 전압을 제 2 출력 노드로 제공하고, 상기 제 2 출력 노드로부터 상기 제 2 기준전압이 출력되는 제 2 스위치를 포함하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 전압 선택 신호에 기초하여 상기 제 1 및 제 2 기준전압 중 선택되지 않은 기준전압을 디스에이블시키는 전압 차단부를 더 포함하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 전압 차단부는 상기 전압 선택 신호에 기초하여 상기 제 1 출력 노드를 상기 저전압으로 구동하는 제 3 스위치; 및
    상기 전압 선택 신호에 기초하여 상기 제 2 출력 노드를 상기 저전압으로 구동하는 제 4 스위치를 포함하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    고전압 단자 및 저전압 단자 사이에 직렬로 연결되는 복수의 단위 저항;
    전압 설정 신호에 기초하여 제 1 단위 저항 내지 제 n 단위 저항 중 어느 하나의 저항으로부터 제 1 기준전압을 생성하고, n은 3 이상의 정수인 제 1 전압 생성부;
    상기 전압 설정 신호에 기초하여 제 m 단위 저항 내지 제 m+n 단위 저항 중 어느 하나의 저항으로부터 제 2 기준전압을 생성하고, m은 2 이상의 정수인 제 2 전압 생성부;
    전압 선택 신호에 기초하여 상기 제 1 및 제 2 기준전압 중 하나를 선택적으로 출력하는 출력 선택부; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 전압 선택 신호에 기초하여 상기 제 1 및 제 2 기준전압 중 선택되지 않은 기준전압을 디스에이블시키는 전압 차단부를 더 포함하는 반도체 장치.
  18. 전압 설정 신호에 기초하여 제 1 범위의 전압 중 하나를 제 1 기준전압으로 제공하고, 제 2 범위의 전압 중 하나를 제 2 기준전압으로 제공하며, 전압 선택 신호에 기초하여 상기 제 1 및 제 2 기준전압 중 하나를 출력하는 기준전압 생성 회로;
    고전압 단자와 저전압 단자 사이에 연결되고, 상기 제 1 및 제 2 기준전압에 기초하여 정 출력 노드의 전압 레벨을 변화시키는 제 1 차동 출력부; 및
    상기 고전압 단자와 상기 저전압 단자 사이에 연결되고, 입력 신호에 기초하여 부 출력 노드의 전압 레벨을 변화시키는 제 2 차동 출력부를 포함하고,
    상기 정 출력 노드로부터 출력 신호가 생성되는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 제 1 차동 출력부는 상기 고전압 단자와 상기 저전압 단자 사이에 연결되고, 상기 제 1 기준전압에 기초하여 상기 정 출력 노드의 전압 레벨을 변화시키는 제 1 입력부; 및
    상기 고전압 단자와 상기 저전압 단자 사이에 연결되고, 상기 제 2 기준전압에 기초하여 상기 정 출력 노드의 전압 레벨을 변화시키는 제 2 입력부를 포함하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 제 2 차동 출력부는 상기 고전압 단자와 상기 저전압 단자 사이에 연결되고, 상기 입력 신호에 기초하여 상기 부 출력 노드의 전압 레벨을 변화시키는 제 3 입력부를 포함하는 반도체 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서,
    상기 부 출력 노드에 연결되고, 상기 저전압을 수신하는 제 4 입력부를 더 포함하는 반도체 장치.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    어드레스 신호의 적어도 일부 비트에 기초하여 전압 설정 신호를 생성하고, 상기 어드레스 신호의 적어도 하나의 비트에 기초하여 전압 선택 신호를 생성하는 기준전압 디코더;
    상기 전압 설정 신호에 기초하여, 제 1 범위의 제 1 내지 제 n 전압 중에서 하나를 제 1 기준전압을 생성하고 제 2 범위의 제 m 내지 제 m+n 전압 중에서 하나를 제 2 기준전압으로 생성하며, 상기 전압 선택 신호에 기초하여 상기 제 1 기준전압 및 상기 제 2 기준전압 중 하나를 출력하고, n은 3 이상의 정수이며, m은 2 이상의 정수인 기준전압 생성 회로; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    어드레스 신호의 적어도 일부 비트에 기초하여 전압 설정 신호를 생성하고, 상기 어드레스 신호의 적어도 하나의 비트에 기초하여 전압 선택 신호를 생성하는 기준전압 디코더;
    고전압 단자와 저전압 단자 사이에 직렬로 연결되는 복수의 단위 저항을 포함하고, 상기 전압 설정 신호에 기초하여, 제 1 내지 제 n 단위 저항 중에서 하나로부터 제 1 기준전압을 생성하며 제 m 내지 제 m+n 단위 저항 중에서 하나로부터 제 2 기준전압을 생성하고, 상기 전압 선택 신호에 기초하여 상기 제 1 기준전압 및 상기 제 2 기준전압 중 하나를 출력하며, n은 3 이상의 정수이고, m은 2 이상의 정수인 기준전압 생성 회로; 및
    상기 제 1 기준전압, 상기 제 2 기준전압 및 입력 신호에 기초하여 출력 신호를 생성하는 버퍼를 포함하는 반도체 장치.
KR1020180053544A 2018-05-10 2018-05-10 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 KR102487430B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180053544A KR102487430B1 (ko) 2018-05-10 2018-05-10 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
US16/206,841 US10699754B2 (en) 2018-05-10 2018-11-30 Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit
CN201811567922.5A CN110474630B (zh) 2018-05-10 2018-12-21 参考电压发生电路、缓冲器、半导体装置以及半导体系统
US16/890,158 US11004483B2 (en) 2018-05-10 2020-06-02 Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053544A KR102487430B1 (ko) 2018-05-10 2018-05-10 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20190129229A KR20190129229A (ko) 2019-11-20
KR102487430B1 true KR102487430B1 (ko) 2023-01-11

Family

ID=68464129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053544A KR102487430B1 (ko) 2018-05-10 2018-05-10 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Country Status (3)

Country Link
US (2) US10699754B2 (ko)
KR (1) KR102487430B1 (ko)
CN (1) CN110474630B (ko)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545510B1 (en) * 2001-12-10 2003-04-08 Micron Technology, Inc. Input buffer and method for voltage level detection
KR100532433B1 (ko) * 2003-05-07 2005-11-30 삼성전자주식회사 하나의 패드를 통하여 데이터를 동시에 입출력하기 위한장치 및 방법
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
KR100687875B1 (ko) * 2005-06-29 2007-02-27 주식회사 하이닉스반도체 기준전압 발생회로
KR100728557B1 (ko) * 2005-11-29 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
KR100907930B1 (ko) * 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치
KR101006430B1 (ko) * 2007-09-04 2011-01-06 주식회사 하이닉스반도체 리시버 회로
US7868809B2 (en) 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
KR101163219B1 (ko) * 2010-07-08 2012-07-11 에스케이하이닉스 주식회사 기준전압 레벨 설정 방법을 사용하는 집적회로
TWI440313B (zh) * 2010-09-03 2014-06-01 Mstar Semiconductor Inc 多態信號指示器
KR20130064991A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20130072085A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로의 기준전압 발생회로
KR20140071757A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리의 동작을 위한 기준 전압 생성 방법
KR102125449B1 (ko) * 2014-03-12 2020-06-22 에스케이하이닉스 주식회사 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
KR20160068562A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 증폭 성능을 향상시킬 수 있는 버퍼 회로
KR20160148788A (ko) * 2015-06-16 2016-12-27 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102409871B1 (ko) * 2015-10-22 2022-06-20 에스케이하이닉스 주식회사 기준전압 생성회로, 이를 이용하는 리시버, 반도체 장치 및 시스템
KR102451996B1 (ko) * 2016-03-31 2022-10-07 삼성전자주식회사 기준 전압의 셀프 트레이닝을 수행하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
US20180358085A1 (en) * 2016-08-25 2018-12-13 SK Hynix Inc. Semiconductor memory apparatus and operating method thereof
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer
KR102553262B1 (ko) * 2017-11-17 2023-07-07 삼성전자 주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치
US10720197B2 (en) * 2017-11-21 2020-07-21 Samsung Electronics Co., Ltd. Memory device for supporting command bus training mode and method of operating the same
KR102661493B1 (ko) * 2018-11-05 2024-04-30 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 미국 특허출원공개공보 US2003/0122589호(2003.07.03.) 1부.*
인용발명 2: 미국 특허출원공개공보 US2014/0153344호(2014.06.05.) 1부.*

Also Published As

Publication number Publication date
US20200294556A1 (en) 2020-09-17
CN110474630A (zh) 2019-11-19
US11004483B2 (en) 2021-05-11
US20190348082A1 (en) 2019-11-14
KR20190129229A (ko) 2019-11-20
CN110474630B (zh) 2023-11-07
US10699754B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
CN107431490B (zh) 用于提供参考电压的设备及方法
US10884674B2 (en) Semiconductor memory device
CN111614332B (zh) 信号接收器电路以及包括其的半导体装置和半导体系统
US11651806B2 (en) Reference voltage training circuit and semiconductor apparatus including the same
US10304503B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
KR20150068780A (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
KR20170025883A (ko) 버퍼 회로, 이를 이용하는 리시버 및 시스템
KR20210036582A (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 이를 이용하는 반도체 시스템
KR20220084592A (ko) 캘리브레이션 회로 및 이를 포함하는 반도체 장치
US20120256675A1 (en) Input reference voltage generating method and integrated circuit using the same
KR20190130833A (ko) 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 시스템
KR102081565B1 (ko) 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
US8692604B2 (en) Impedance calibration circuit
KR102487430B1 (ko) 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US20170194946A1 (en) Data output circuit
KR20170007036A (ko) 입력 회로 및 이를 포함하는 반도체 장치
US9203389B2 (en) Majority determination circuit, majority determination method, and semiconductor device
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
KR20190116023A (ko) 리시버 회로
US11408930B2 (en) Semiconductor device and operation method of the semiconductor device
JP7401395B2 (ja) 基準電圧生成回路
US10971198B2 (en) Semiconductor system and method of operating the same
KR20170127749A (ko) 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
US20110169542A1 (en) Delay circuit of semiconductor memory apparatus and method for delaying

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right