CN107431490B - 用于提供参考电压的设备及方法 - Google Patents

用于提供参考电压的设备及方法 Download PDF

Info

Publication number
CN107431490B
CN107431490B CN201680012764.XA CN201680012764A CN107431490B CN 107431490 B CN107431490 B CN 107431490B CN 201680012764 A CN201680012764 A CN 201680012764A CN 107431490 B CN107431490 B CN 107431490B
Authority
CN
China
Prior art keywords
voltage
resistor
reference voltage
coupled
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680012764.XA
Other languages
English (en)
Other versions
CN107431490A (zh
Inventor
吴俊�
潘东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107431490A publication Critical patent/CN107431490A/zh
Application granted granted Critical
Publication of CN107431490B publication Critical patent/CN107431490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

本发明揭示一种可提供多个参考电压的参考电压产生器。一种参考电压产生器可包含：分压器；多路复用器，其耦合到所述分压器；运算放大器，其可从所述多路复用器接收电压；及多个电阻器，其可从所述运算放大器接收输出。可从耦合到所述电阻器的输出端子提供所述参考电压。一种参考电压产生器可包含：分压器；两个多路复用器，其耦合到所述分压器；运算放大器，其耦合到每一多路复用器；及多个电阻器，其耦合于所述运算放大器的所述输出之间。可从耦合到所述电阻器的输出端子提供参考电压。

Description

用于提供参考电压的设备及方法
相关申请案的交叉参考
本申请案主张2015年9月17日提出申请的美国申请案第14/777,854号的优先权，所述美国申请案是2015年6月15日提出申请的国际申请案第PCT/CN2015/081435号依据35U.S.C.371的国家阶段的申请，所述申请案的申请内容出于任何目的以其全文引用方式并入本文中。
背景技术
参考电压产生器用于各种应用中。举例来说，参考电压可用于数/模应用及模/数应用。电压产生器可用于校准存储器装置中的数据及命令地址线。
在一些应用中，可期望提供多个参考电压。举例来说，装置可在操作期间使用一个以上参考电压。其它应用也可受益于多个参考电压。
发明内容
一种根据本发明的实施例的实例性设备可包含：多路复用器，其经配置以接收多个电压且提供选定电压；运算放大器，其经配置以在非反相输入处接收所述选定电压且从输出提供第一参考电压；电阻器，其耦合到所述运算放大器的所述输出；第一可调整电阻器，其耦合到所述电阻器，其中可从所述电阻器与所述第一可调整电阻器之间提供第二参考电压；及第二可调整电阻器，其耦合到所述第一可调整电阻器及所述运算放大器的反相输入，所述第二可调整电阻器可经配置以维持通过所述电阻器的恒定电流。
根据本发明的实施例的另一实例性设备可包含：第一运算放大器，其可经配置以在非反相输入处接收第一选定电压且从第一输出提供第一参考电压，其中所述第一输出可耦合到所述第一运算放大器的反相输入；第二运算放大器，其可经配置以在非反相输入处接收第二选定电压且从第二输出提供第二参考电压，其中所述第二输出可耦合到所述第二运算放大器的反相输入；及分压器，其可耦合于所述第一输出与所述第二输出之间，所述分压器可经配置以提供多个参考电压，所述多个参考电压中的每一者可具有介于所述第一输出的电压与所述第二输出的电压之间的相应电压。
根据本发明的实施例的实例性方法可包含：将选定电压提供到运算放大器且由多路复用器输出第一参考电压；利用第一电阻器来分割所述第一参考电压以提供多个参考电压；将所述第一电阻器的输出作为反馈提供到所述运算放大器；及维持通过电阻器的恒定电流。
附图说明
图1是根据本发明的实施例的参考电压产生器的框图。
图2A是根据本发明的实施例的参考电压产生器的电路图。
图2B是根据本发明之一实施例之一电路之一方块图。
图2C是根据本发明之一实施例之一电路之一方块图。
图2D是根据本发明的实施例的可调整电阻器的电路图。
图3是根据本发明的实施例的AB类运算放大器的电路图。
图4是根据本发明的实施例的偏置电路的电路图。
图5是根据本发明的实施例的参考电压产生器的电路图。
图6是根据本发明的实施例的存储器的框图。
具体实施方式
下文陈述特定细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在不具有这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的本发明的特定实施例是以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它例子中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以免不必要地使本发明模糊。
本文中描述可允许同时提供多个参考电压的参考电压产生器的实例。参考电压产生器可使多个参考电压之间的电压差保持恒定，即使参考电压的电压电平被改变也是如此。此可允许跨越电压电平范围维持耦合到参考电压的若干电路内及/或若干电路之间的电压比。可至少部分地通过从分压器提供选定电压来控制参考电压的电压电平。对电压电平及参考电压之间的恒定差的选择可促进校准电路及/或装置。
图1图解说明包含根据本发明的实施例的参考电压产生器(VREFGEN)100的设备。如本文中所使用，设备可指代(举例来说)电路、集成电路、存储器装置、存储器系统、电子装置或系统、智能电话、平板计算机、计算机、服务器等。VREFGEN 100可接收输入电压VIN且提供多个参考电压VREF<0-4>。VREFGEN 100可维持参考电压VREF<0-4>中的每一者之间的恒定电压差。举例来说，VREF<0>与VREF<1>之间的电压差可是5mV。如果VREF<0>被设定为-10mV，那么VREF<1>可是-5mV。继续此实例，如果VREFGEN 100被修改使得VREF<0>被设定为-12mV，那么VREF<1>可是-7mV。在一些实施例中，邻近参考电压之间的电压差可相等(例如，VREF<4>＝10mV，VREF<3>＝5mV，VREF<2>＝0mV等)。在一些实施例中，一组邻近参考电压之间的电压差可不同于第二组邻近参考电压之间的电压差。举例来说，VREF<0>与VREF<1>之间的电压差可是5mV，且VREF<1>与VREF<2>之间的电压差可是10mV。其它的参考电压配置可是可能的。在图1中，将VREFGEN 100展示为提供五个参考电压；然而，在一些实施例中，VREFGEN 100可经配置以提供更多或更少的参考电压。
图2A是根据本发明的实施例的参考电压产生器200的电路图。在一些实施例中，参考电压产生器200可用于实施图1中所展示的VREFGEN 100。参考电压产生器200可包含耦合到多路复用器(MUX)215的分压器205。多路复用器215可耦合到运算放大器(op-amp)220。运算放大器220可进一步耦合到多个串联耦合的电阻器225A到225D。串联耦合的电阻器225A到225D可耦合到一或多个线以提供参考电压VREF<0-4>。
分压器205可耦合到源电压VDD(例如，正电源)及参考电压VSS(例如，负电源、接地等)。分压器205可包含电阻器210<1>到210<N>。此处，“N”是表示电阻器210<1>到210<N>的数目的自然数。电阻器210<1>到210<N>可分割源电压VDD以将一或多个电压作为TAP1<N-1:1>而提供到多路复用器215。举例来说，TAP1<N-1>可位于电阻器210<1>与210<2>之间且TAP1<N-2>可位于电阻器210<2>与210<3>之间。举例来说，电阻器210<1:N+1>可具有相同的电阻且邻近电阻器210之间的电压差可表示为VDD/N。在一些实施例中，通过电阻器210<1>到210<N>的电流IRESDIV可相对低(例如1到30μA)。还可使用除了图2A中所展示的分压器之外的分压器。
分压器205可将一或多个电压提供到多路复用器215。多路复用器215可由控制器211控制以提供来自分压器205的电压来作为选定电压VPOS。举例来说，控制器211可将参考电压(RV)参数提供到多路复用器215以用于调整参考电压VREF<0-4>。举例来说，可基于编程于模式寄存器MR 212中的值以多个位来提供RV参数。举例来说，模式寄存器MR 212的模式寄存器位MR<5:0>(6个位)可用于对值进行编程，由控制器211提供的RV参数基于所编程值。在一些实施例中，控制器211可基于模式寄存器MR 212的模式寄存器位MR<1:0>(2个位)而提供RV参数。图2B是根据本发明的实施例的控制器211的电路图。控制器211可是响应于模式寄存器位而提供RV参数的解码器。举例来说，控制器211可接收两个模式寄存器位MR<1>及MR<0>。控制器可包含两个反相器213A及213B以响应于两个模式寄存器位MR<1>及MR<0>而提供互补模式寄存器信号MRF<1>及MRF<0>。控制器包含多个AND电路214A到214D。举例来说，AND电路214A接收MRF<0>与MRF<1>的组合且提供RV<0>。因此，AND电路214A响应于MR<1:0>是“00”而提供有效RV<0>(例如，具有逻辑高电平)。类似地，AND电路214B到214D响应于MR<1:0>是“01”、“10”及“11”而提供有效RV<1:3>(例如，具有逻辑高电平)。因此，响应于模式寄存器位的组合，可激活RV参数的若干位中的一个位。
响应于RV参数，多路复用器215可将选定电压VPOS提供到运算放大器220的非反相输入。在一些实施例中，多路复用器215可为一或多个开关，所述开关响应于RV参数而将分压器205耦合到运算放大器220的非反相输入。图2C是根据本发明的实施例的多路复用器的电路图。多路复用器215可包含响应于模式寄存器位而接收RV参数的开关216A到216D。举例来说，开关216A到216D可接收RV参数<0:3>的相应位。在此实例中，开关216A到216D可响应于RV<0:3>而将TAP1<X:X+3>中的一者选择性地耦合到VPOS。此处，“X”是小于N-3的自然数，其表示一组待耦合电阻器210<X>到210<X+3>。可基于模式寄存器位的组合而激活RV参数的若干位中的一个位以接通开关216A到216D中的对应开关。TAP1<X:X+3>可耦合到包含电阻器210<1>到210<N>的分压器205。如先前所描述，邻近分接头TAP1<X>与TAP1<X+1>之间的电压差等于VDD/N。因此，提供到TAP1<X:X+3>的电压中的一者可提供到运算放大器220。运算放大器220可将参考电压VREF<4>输出到电阻器225A。
电阻器225A到225D可用作分压器以提供参考电压VREF<0-4>。电阻器225A到225D的量值可经挑选以提供每一邻近参考电压VREF<0-4>之间的所要电压差。在一些实施例中，电阻器225A到225D的量值相等。在一些实施例中，电阻器225A到225D具有不同量值。尽管图2A中展示了四个电阻器225A到225D及五个参考电压VREF<0-4>，但可提供更多或更少电阻器及参考电压。
可调整电阻器R1可耦合到电阻器225A到225D。可调整电阻器R1的量值可经调整以修整运算放大器的偏移及不匹配。在一些实施例中，可调整电阻器R1可是修整式电阻器。在一些实施例中，可调整电阻器R1可包含熔丝。在一些实施例中，可在测试程序期间设定对可调整电阻器R1的量值的调整。如果不需要修整运算放大器的偏移及不匹配，那么可调整电阻器R1可被省略或具有恒定电阻值。
可调整电阻器R1可耦合到运算放大器220的反相输入及可调整电阻器R2 226。可调整电阻器R2 226也可耦合到参考电压VSS。可将可调整电阻器R1与可调整电阻器R2 226之间的节点上的反相电压VNEG提供到运算放大器220的反相输入，使得运算放大器220可控制其输出电压VREF<4>，使得选定电压VPOS与反相电压VNEG变得彼此基本上相等。可调整电阻器R2 226的量值可由控制器211调整以使通过电阻器225A到225D的电流IFb保持恒定。使IFb在一电压范围内保持恒定可允许参考电压VREF<0-4>维持每一参考电压之间的恒定电压差。因此，每一参考电压之间的恒定电压差可通过响应于RV参数(举例来说，当提供到电阻器225A到225D的电压被更改时)而控制可调整电阻器R2 226的量值来维持。如先前所描述，当VPOS电压被改变时(例如在选择所要VPOS电压期间)，可更改提供到电阻器225A到225D的电压。VPOS电压的改变会致使电压VREF<4>改变。由于关系i＝V/R，因此改变电压VREF<4>可改变通过电阻器225A到225D的电流IFb。由于用于运算放大器220的负反馈方案，VNEG电压始终跟踪且等于VPOS电压。因此，VPOS的电压与通过电阻器R2 226的电流IFb之间存在以下关系：IFb＝VPOS/R2。
可调整电阻器R2 226可经调整以增大或减小VNEG与参考电压VSS之间的电阻，且因此可用于针对不同VPOS电压而维持恒定电流IFb。举例来说，当VPOS电压被调整到较高电压(形成较高VNEG电压)时，可将可调整电阻器R2 226调整到相对较高电阻，使得电流IFb不因较高VPOS电压而增大。相反，当VPOS电压被调整到较低电压(形成较低VNEG电压)时，可将可调整电阻器R2 226调整到相对较低电阻，使得电流IFb不因较低VPOS电压而减小。
由于VPOS电压与IFb电流之间的关系(因为VNEG电压)，可基于RV参数而调整可调整电阻器R2 226，如先前所描述可调整电阻器R2 226由控制器211用于选择VPOS电压。因此，编程于模式寄存器212(例如，MR<5:0>.MR<1:0>)中的值可是选择VPOS电压及调整电阻器R2 226的依据。举例来说，可响应于RV参数而控制可调整电阻器R2 226的量值，RV参数被提供到多路复用器215以用于以IFb＝VPOS/R2保持恒定的方式调整参考电压VREF<0-4>。
在一些实施例中，可调整电阻器R2 226可经配置以包含多个单元电阻器，所述多个单元电阻器彼此通过多个电开关串联及/或并联连接。如图2A中所展示，控制器211可将RV参数提供到可调整电阻器R2 226。图2D是根据本发明的实施例的可调整电阻器226的电路图。可调整电阻器R2 226可包含开关228A到228D，开关228A到228D响应于模式寄存器位而从控制器215接收RV参数，使得开关228A到228D中被选定的一或多者及其中剩余的一或多者可受控制以至少部分地响应于来自控制器211的RV参数而接通或关断。编程于模式寄存器212(例如，MR<5:0>、MR<1:0>)中的值可用于代替参数RV。举例来说，开关228A到228D可接收RV参数RV<3:0>的相应位。如图2D中所展示，开关228A到228D可响应于RV<0:3>而将TAP2<X+3:X>中的一者选择性地耦合到参考电压VSS，这是因为可基于模式寄存器位的组合而激活RV参数的若干位中的一个位以接通开关228A到228D中的对应开关。可调整电阻器R2226包含多个电阻器227<0>到227<X+3>。举例来说，TAP2<X+1>可位于电阻器227<3>与227<2>之间且TAP2<X+2>可位于电阻器227<2>与227<1>之间。TAP2<X+3:X>可选择性地耦合到参考电压VSS，因此反相电压VNEG与参考电压VSS之间的电阻器227可提供可调整电阻器R2226的电阻。此处，基于RV参数，可同时选择TAP1<X>及TAP2<X>。因此，耦合到VPOS的TAP1<X>与参考电压VSS之间的电阻器210的数目和耦合到参考电压VSS的TAP2<X>与反相电压VNEG之间的电阻器227的数目彼此对应。以此方式，VPOS与VNEG变得基本上相等。如上文所阐述，当改变RV参数以修改电压VPOS(且因此改变输出电压VREF<4>)时，电压VNEG被改变以变得基本上等于已改变电压VPOS。可调整电阻器R2 226的电阻也由RV参数改变以使电流IFb基本上恒定。因此，当可根据由RV参数控制的电压VPOS而改变参考电压VREF<0>到VREF<4>中的每一者的绝对值时，跨越电阻器225A、225B、225C及225D的电压降保持基本上恒定。
在一些实施例中，可在每一参考电压VREF<0-4>的输出端子与参考电压VSS线之间提供解耦电容器(未展示)。可基于被提供参考电压的负载而挑选解耦电容器。在一些实施例中，可在邻近参考电压输出端子之间提供解耦电容器。当从运算放大器220的输出提供的电压迅速改变时，可期望邻近参考电压输出端子之间的解耦电容器。邻近参考电压输出端子之间的解耦电容器可减少参考电压产生器200的响应时间。在一些实施例中，通过电阻器225A到225D的电流IFb可相对高(例如，140μA或更高)，此也可减少参考电压产生器200的响应时间。
在一些实施例中，电阻器及与参考电压VSS线串联耦合的电容器(未展示)可耦合到参考电压VREF<4>的输出端子。电阻器及电容器的量值可经选择以补偿运算放大器220(例如，极零点跟踪频率补偿)。此可为电压产生器200提供更大稳定性。
图3是根据本发明的实施例的AB类运算放大器(op-amp)300的电路图。在一些实施例中，运算放大器300可用于实施图2中所图解说明的运算放大器220。无论电压电平更高还是降低，AB类运算放大器可提供可促进参考电压产生器(例如参考电压产生器200)的快速响应时间的强驱动强度。
运算放大器300是多级运算放大器配置。运算放大器300包含输入级302。来自多路复用器(例如多路复用器215(参见图2A))的电压被提供到输入级302的非反相输入305。反馈信号可被提供到输入级302的反相输入310。输入级302的输入305、310可由提供到输入级302的偏置晶体管的nCasc电压315及nBias电压320偏置。输入级302将输入电压提供到放大级325。放大级325可包含经配置为一或多个电流镜的一或多个晶体管。放大级325可包含呈共源共栅配置及/或其它配置的一或多个电流镜。放大级325可接收一或多个偏置电压pCasc、pFloat、nFloat、nCasc以促进稳定性及/或AB类性能。由放大级325利用的偏置的类型及数目可基于挑选处的AB类运算放大器配置而变化。可将放大级325的输出提供到输出级330，输出级330在运算放大器300的输出335处提供输出电压。可将所述输出电压提供到多个电阻器，例如电阻器225A到225D(图3中未展示)。在一些实施例中，可将电容器340耦合于输出335与放大级325的晶体管之间以促进频率补偿。任选地，电阻器可与电容器340串联耦合。运算放大器300被提供为非限制性实例。在本发明的实施例中，也可使用其它AB类运算放大器。
图4是根据本发明的实施例的偏置电路400的电路图。偏置电路400可用于为图3中所图解说明的运算放大器300提供偏置电压。偏置电路400可包含晶体管、电阻器、电流源及经配置以提供各种偏置电压的其它电路元件。偏置电路400可将偏置电压nBias、nCasc、nFloat、pBias、pCasc及pFloat(举例来说)提供到运算放大器300。可使用电流源405来产生nCasc及nBias偏置电压两者。可使用电流源410来产生nFloat。可使用电流源420来产生pCasc及pBias，且可使用电流源425来产生pFloat。在一些实施例中，电流源405到425中的一或多者可提供相同电流(例如，26μA)。在一些实施例中，电流源405到425可提供不同电流。偏置电路400被提供为非限制性实例。可产生更多或更少偏置电压，此可基于运算放大器的配置。在本发明的实施例中也可使用其它偏置电路。
图5是根据本发明的实施例的参考电压产生器500的电路图。参考电压产生器500可用于实施图1中所展示的VREFGEN 100。参考电压产生器500可包含耦合到多路复用器(MUX)515A到515B的分压器505。每一多路复用器515A到515B可耦合到对应运算放大器520A到520B。运算放大器520A到520B可进一步耦合到多个串联耦合的电阻器525A到525D。电阻器525A到525D可耦合到一或多个线以提供参考电压VREF<0-4>。
分压器505可类似于图2中所图解说明的分压器205。分压器505可耦合到源电压VDD及参考电压VSS。分压器505可包含电阻器510A-N+1。电阻器510A-N+1可将源电压VDD分割成一或多个电压。在一些实施例中，通过电阻器510A-N+1的电流IRESDIV可相对低(例如1到30μA)。也可使用其它分压器。分压器505可将一或多个电压提供到多路复用器515A到515B。
多路复用器515A到515B可由一或多个控制器511操作。举例来说，一或多个控制器511可将参考电压(RV)参数分别提供到多路复用器515A到515B以用于调整参考电压VREF<4>及VREF<0。举例来说，RV参数可由一或多个控制器511基于编程于模式寄存器MR 512中的值而提供为多个位。响应于RV参数，多路复用器515A可将从TAP电压(例如，TAPN、TAP(N-1)、…等)中的一者选择的电压REFHI提供到运算放大器(运算放大器)520A的非反相输入。运算放大器520A可将输出电压VREF<4>提供到电阻器525A。可将运算放大器520A的输出馈送回到运算放大器520A的反相输入，使得输出电压VREF<4>基本上等于电压REFHI。此外响应于RV参数，多路复用器515B可将从TAP电压中的一者选择的电压REFLOW提供到运算放大器520B的非反相输入。运算放大器520B可将输出电压VREF<0>提供到电阻器525D。可将运算放大器520B的输出馈送回到运算放大器520B的反相输入。
参考电压产生器500可经配置使得运算放大器520A的输出响应于电压REFHI而被提供为VREF<4>，且运算放大器520B的输出响应于电压REFLOW而被提供为VREF<0>。电阻器525A到525D可用作分压器且提供参考电压VREF<0-4>。电阻器525A到525D的量值可经挑选以提供每一邻近参考电压VREF<0-4>之间的所要电压差。在一些实施例中，电阻器525A到525D的量值相等。在一些实施例中，电阻器525A到525D的量值不同。在一些实施例中，参考电压产生器500可经配置使得VREF<4>等于电压REFHI且VREF<0>等于电压REFLOW。尽管图5中展示了四个电阻器525A到525D及五个参考电压VREF<0-4>，但在一些实施例中可包含更多或更少电阻器及参考电压。
在一些实施例中，VREF<4>与VREF<0>之间的电压差是恒定的。因此，VREF<4>及VREF<0>两者一起被改变(例如，基于RV参数)以维持恒定电压差。举例来说，假设第一RV参数，第一TAP电压被提供为REFHI电压且第二TAP电压被提供为REFLOW电压，且在所述第一RV参数下REFHI与REFLOW电压之间的电压差是增量V1。假设第二RV参数，不同的第一TAP电压被提供为REFHI电压且不同的第二TAP电压被提供为REFLOW电压，且在第二RV参数下REFHI与REFLOW电压之间的电压差是增量V2，其中增量V1与增量V2相等。如通过先前非限制性实例所图解说明，VREF<4>及VREF<0>可被改变，但VREF<4>与VREF<0>之间的电压差可保持恒定。
尽管VREF<4>及VREF<0>电压被改变，但通过维持VREF<4>与VREF<0>之间的恒定电压差，电流ICROSS可是恒定的。由于恒定ICROSS电流，电压VREF<0>、VREF<1>、VREF<2>、VREF<3>、VREF<4>之间的电压差可维持不变，甚至在VREF<4>及VREF<0>电压被改变(举例来说，基于RV参数)时也如此。运算放大器520A及运算放大器520B中的每一者可经配置为如参考图3及4所论述的AB类运算放大器。
当参考电压VREF<0-4>从高电平移动到低电平时，运算放大器520B可提供强的下拉驱动强度。类似地，当参考电压VREF<0-4>从低电平移动到高电平时，运算放大器520A可提供强的上拉驱动强度。运算放大器520A到520B的互补驱动强度可减小电压产生器500的响应时间。通过电阻器525A到525D的电流ICROSS可相对高(例如，140μA或更高)，此也可减小参考电压产生器500的响应时间。运算放大器520A到520B的不匹配可被最小化，此可抑制电流ICROSS逼近零。
在一些实施例中，可在参考电压VREF<0-4>的每一输出端子与参考电压VSS线之间提供解耦电容器(未展示)。可基于被提供参考电压的负载挑选解耦电容器。在一些实施例中，可在邻近参考电压输出端子之间提供解耦电容器(未展示)。当从运算放大器520A到520B的输出提供的电压迅速改变时，可期望邻近参考电压输出端子之间的解耦电容器。邻近参考电压输出端子之间的解耦电容器可减少参考电压产生器500的响应时间。
在一些实施例中，电阻器及与参考电压VSS线串联耦合的电容器(未展示)可耦合到参考电压VREF<4>及/或VREF<0>的输出端子。电阻器及电容器可经选择以补偿运算放大器520A到520B(例如，极零点跟踪频率补偿)。此可为电压产生器500提供更大稳定性。
参考电压产生器100、200及/或500可用于同时提供多个参考电压。本文中所描述的参考电压产生器可甚至在参考电压线上具有大电容负载的情况下仍具有迅速响应时间。在一些实施例中，本文中所描述的参考电压产生器100、200及/或500可用于对存储器装置的数据DQ及/或命令/地址的输入缓冲器进行不匹配校准。多个参考电压同时可用可允许每一输入缓冲器接收不同参考电压。从来自具有一或多个多路复用器的分压器的各种电压电平做出选择的能力可允许使用宽范围的参考电压电平。此可促进使输入缓冲器不匹配最小化。参考电压产生器100、200及/或500还可用于其它应用中。
图6图解说明根据本发明的实施例的存储器600。存储器600包含存储器单元阵列602，存储器单元可为(举例来说)易失性存储器单元(例如，DRAM存储器单元、SRAM存储器单元)、非易失性存储器单元(例如，闪存存储器单元)或者一些其它类型的存储器单元。存储器600包含命令解码器606，命令解码器606通过命令总线608接收存储器命令且在存储器600内产生对应控制信号以实施各种存储器操作。命令解码器606对施加到命令总线608的存储器命令做出响应以对存储器阵列602执行各种操作。举例来说，命令解码器606用于产生内部控制信号以从存储器阵列602读取数据且将数据写入到存储器阵列602。行地址信号及列地址信号通过地址总线620被施加到存储器600且被提供到地址锁存器610。接着地址锁存器610输出单独列地址及单独行地址。
行地址及列地址由地址锁存器610分别提供至行地址解码器622及列地址解码器628。列地址解码器628选择延伸穿过阵列602、对应于相应列地址之位线。行地址解码器622连接至字线驱动器624，字线驱动器624激活阵列602中对应于所接收行地址的相应存储器单元行。对应于所接收列地址的选定数据线(例如，一或多个位线)耦合到读取/写入电路630以经由输入-输出数据总线640将读取数据提供到数据输出缓冲器634。写入数据通过数据输入缓冲器644及存储器阵列读取/写入电路630而被施加到存储器阵列602。
输入数据缓冲器644可从存储器控制器(未展示)接收数据(举例来说)以响应于写入命令(举例来说)而存储于阵列602中。输出缓冲器634可响应于读取命令(举例来说)而将存储于阵列602中的数据提供到存储器控制器。
在一些实施例中，输入数据缓冲器644可耦合到参考电压产生器(VREFGEN)650。根据本文中所揭示的实施例，VREFGEN 650可被实施为(举例来说)图2中所图解说明的参考电压产生器200或图5中所图解说明的参考电压产生器500。VREFGEN 650可将一或多个参考电压提供到输入数据缓冲器644。在一些实施例中，VREFGEN 650可将一或多个参考电压提供到输入缓冲器644的输入数据线。一或多个参考电压可用于校准输入数据缓冲器644。在一些实施例中，多路复用器(未展示)可将VREFGEN 650耦合到输入缓冲器644。多路复用器可将来自VREFGEN 650的一或多个参考电压中的选定参考电压施加到输入缓冲器644。在一些实施例中，输入缓冲器644可包含多个输入缓冲器，且一或多个参考电压可从VREFGEN 650而被提供到多个输入缓冲器。也可使用其它配置。
根据本发明的实施例的存储器可用于各种电子装置中，所述电子装置包含但不限于计算系统、电子存储系统、相机、电话、无线装置、显示器、芯片组、机顶盒或游戏系统。
从上文应了解，尽管本文已出于图解说明目的描述了本发明的特定实施例，但可在不背离本发明的精神及范围的情况下做出各种修改。因此，本发明不受除了所附权利要求书以外的限制。

Claims (36)

1.一种用于提供参考电压的设备，其包括：
多路复用器，其经配置以接收多个电压且响应于参考电压RV参数提供选定电压；
运算放大器，其经配置以在所述运算放大器的非反相输入处接收所述选定电压且从所述运算放大器的输出提供第一参考电压；
电阻器，其耦合到所述运算放大器的所述输出；
第一可调整电阻器，其耦合到所述电阻器，其中从所述电阻器与所述第一可调整电阻器之间提供第二参考电压；及
第二可调整电阻器，其包括耦合到所述第一可调整电阻器及所述运算放大器的反相输入的第一端子，以及耦合到接地或负电源电压的第二端子，其中所述第二可调整电阻器经配置以通过在所述非反相输入处的电压增加时响应于所述RV参数增加所述第二可调整电阻器的电阻，以及在所述非反相输入处的电压减小时响应于所述RV参数减小所述第二可调整电阻器的电阻，来维持通过所述电阻器的恒定电流。
2.根据权利要求1所述的设备，其进一步包括：
分压器，其经配置以接收输入电压且分割所述输入电压以提供所述多个电压，其中所述多路复用器耦合到所述分压器，并且经配置以接收所述多个电压且从所述多个电压选择电压且将所述选定电压提供到所述运算放大器。
3.根据权利要求2所述的设备，其进一步包括耦合到所述多路复用器的控制器，其中所述控制器经配置以控制所述多路复用器来选择由所述运算放大器接收的所述选定电压。
4.根据权利要求2所述的设备，其进一步包括串联耦合于所述电阻器与所述第一可调整电阻器之间的多个电阻器，其中从所述多个电阻器中的邻近者之间提供参考电压，且其中所述分压器包括多个串联耦合的电阻器。
5.根据权利要求4所述的设备，其中从所述多个电阻器中的邻近者之间提供的所述参考电压是不同电压。
6.根据权利要求1所述的设备，其中所述第一参考电压与所述第二参考电压之间的电压差是恒定的。
7.根据权利要求3所述的设备，其中
所述控制器经配置以通过提供所述RV参数控制所述多路复用器。
8.根据权利要求7所述的设备，其中以使所述第一参考电压与所述第二参考电压之间的电压差是恒定的方式来调整所述第二可调整电阻器的量值。
9.根据权利要求8所述的设备，其中响应于所述RV参数以使所述第一参考电压与所述第二参考电压之间的所述电压差是恒定的方式来调整所述第二可调整电阻器的所述量值。
10.一种用于提供参考电压的方法，其包括：
响应于参考电压RV参数，由多路复用器将选定电压提供到运算放大器的非反相输入并从所述运算放大器的输出处输出第一参考电压；
利用第一电阻器、第一可调整电阻器和第二可调整电阻器来分割所述第一参考电压以提供多个参考电压；将所述第一电阻器的输出作为反馈提供到所述运算放大器，其中所述第二可调整电阻器包括耦合到所述第一可调整电阻器和所述运算放大器的反相输入的第一端子，以及耦合到接地或负电源电压的第二端子；以及
使用所述第二可调整电阻器通过在所述非反相输入处的电压增加时响应于所述RV参数增加所述第二可调整电阻器的电阻，以及在所述非反相输入处的电压减小时响应于所述RV参数减小所述第二可调整电阻器的电阻，来维持通过所述电阻器的恒定电流。
11.根据权利要求10所述的方法，其进一步包括：
分割源电压以提供多个电压；及
从所述多个电压选择所述选定电压。
12.根据权利要求10所述的方法，其中维持通过所述第一电阻器的所述恒定电流包含调整耦合到所述第一电阻器的第一可调整电阻器。
13.根据权利要求10所述的方法，其中维持通过所述第一电阻器的所述恒定电流包含调整所述第二可调整电阻器的量值。
14.根据权利要求13所述的方法，其中以使所述第一参考电压与第二参考电压之间的电压差是恒定的方式来执行调整所述第二可调整电阻器的所述量值。
15.一种用于提供参考电压的设备，其包括：
第一运算放大器，其经配置以在非反相输入处接收第一选定电压且从第一输出提供第一参考电压，其中所述第一输出耦合到所述第一运算放大器的反相输入；
第二运算放大器，其经配置以在非反相输入处接收第二选定电压且从第二输出提供第二参考电压，其中所述第二输出耦合到所述第二运算放大器的反相输入；及
分压器，其耦合于所述第一输出与所述第二输出之间，所述分压器经配置以提供多个参考电压，所述多个参考电压中的每一者具有介于所述第一输出的电压与所述第二输出的电压之间的相应电压，
其中所述第一参考电压和所述第二参考电压之间的差是恒定的，与所述第一参考电压或所述第二参考电压的变化无关。
16.根据权利要求15所述的设备，其进一步包括：
输入分压器，其经配置以接收输入电压且分割所述输入电压以提供多个电压；
第一多路复用器，其耦合到所述输入分压器且经配置以从所述多个电压选择第一电压并将所述第一选定电压提供到所述第一运算放大器；及
第二多路复用器，其耦合到所述输入分压器且经配置以从所述多个电压选择第二电压并将所述第二选定电压提供到所述第二运算放大器。
17.根据权利要求16所述的设备，其进一步包括耦合到所述第一多路复用器及所述第二多路复用器的控制器，其中所述控制器经配置以控制所述第一多路复用器及所述第二多路复用器以选择分别提供到所述第一运算放大器及所述第二运算放大器的所述第一选定电压及所述第二选定电压。
18.根据权利要求15所述的设备，其中所述分压器包括多个串联耦合的电阻器，其中从所述多个电阻器中的每一者之间提供所述多个参考电压中的单独参考电压。
19.根据权利要求18所述的设备，其中所述单独参考电压彼此不同且不同于所述第一参考电压及所述第二参考电压。
20.根据权利要求15所述的设备，其中所述第一参考电压与所述第二参考电压之间的差独立于所述第一选定电压及所述第二选定电压。
21.根据权利要求15所述的设备，其中通过所述分压器的电流是恒定的。
22.根据权利要求21所述的设备，其中所述电流大于140微安。
23.根据权利要求15所述的设备，其中所述第一选定电压等于所述第一参考电压，且所述第二选定电压等于所述第二参考电压。
24.一种用于提供参考电压的方法，其包括：
响应于参考电压RV参数由多路复用器将选定电压提供到运算放大器的第一输入以输出第一参考电压；
利用第一电阻器和第二可调整电阻器来分割所述第一参考电压以提供多个参考电压；
将所述第二可调整电阻器的输出作为反馈提供到所述运算放大器的第二输入；及
响应于所述RV参数维持通过所述第一电阻器的恒定电流。
25.根据权利要求24所述的方法，其进一步包括：
分割源电压以提供多个电压；及
从所述多个电压选择所述选定电压。
26.根据权利要求24所述的方法，其中所述第一电阻器包括多个电阻器。
27.根据权利要求24所述的方法，其中维持通过所述电阻器的所述恒定电流包含调整耦合到所述第一电阻器的第一可调整电阻器。
28.根据权利要求24所述的方法，其中维持通过所述第一电阻器的所述恒定电流包含：调整所述第二可调整电阻器的量值，其中所述第二可调整电阻器耦合到所述第一电阻器。
29.根据权利要求28所述的方法，其中以使所述第一参考电压与第二参考电压之间的电压差是恒定的方式来执行调整所述第二可调整电阻器的所述量值。
30.根据权利要求29所述的方法，其进一步包括：
将所述RV参数提供到所述多路复用器；及
响应于所述RV参数而将所述选定电压提供到所述运算放大器，
其中响应于所述RV参数而执行所述调整所述第二可调整电阻器的所述量值。
31.一种用于提供参考电压的设备，其包括：
多路复用器，其经配置以接收多个电压且响应于参考电压RV参数选择所述多个电压中的一者以提供参考电压；
运算放大器，其包含第一输入、第二输入及输出，所述第一输入经配置以接收所述参考电压；
第一电阻器，其耦合于所述运算放大器的所述输出与电路节点之间，所述电路节点耦合到所述运算放大器的所述第二输入；及
第二电阻器，其耦合于所述电路节点与电力供应线之间，所述第二电阻器经配置以响应于所述RV参数来表示可变电阻，使得当所述多路复用器选择所述多个电压中的不同电压以改变所述参考电压的电平时使流动通过所述第一电阻器的电流基本上恒定。
32.根据权利要求31所述的设备，其进一步包括一或多个额外电阻器，所述一或多个额外电阻器与所述第一电阻器串联耦合于所述运算放大器的所述输出与所述电路节点之间，使得流动通过所述第一电阻器的所述电流进一步流动通过所述一或多个额外电阻器。
33.根据权利要求31所述的设备，其中所述多路复用器经配置以至少部分地响应于控制信息而选择所述多个电压中的一者，且其中所述第二电阻器经配置以至少部分地响应于所述控制信息而表示可变电阻。
34.一种用于提供参考电压的设备，其包括：
第一电路，其包含第一端子、第二端子及两个或多于两个电阻器，所述两个或多于两个电阻器串联耦合于所述第一端子与所述第二端子之间以提供所述两个或多于两个电阻器的一或多个串联耦合节点，所述第一电路进一步包含第一输出端子及第二输出端子，所述第一输出端子及所述第二输出端子分别耦合到所述第一端子、所述第二端子及所述一或多个串联耦合节点中的选定两者；
第二电路，其经配置以至少部分地响应于第一控制信息而向所述第一端子供应第一电压，且至少部分地响应于第二控制信息而向所述第一端子供应第二电压，其中响应于参考电压RV参数来提供所述第一控制信息；及
第三电路，其经配置以至少响应于所述RV参数使在所述第一端子被供以所述第一电压时通过所述两个或多于两个电阻器的电流基本上等于在所述第一端子被供以所述第二电压时通过所述两个或多于两个电阻器的电流。
35.根据权利要求34所述的设备，
其中所述第三电路包括耦合到所述第二端子的可变电阻器，所述可变电阻器经配置以至少部分地响应于所述第一控制信息而表示第一电阻值，且至少部分地响应于所述第二控制信息而表示第二电阻值；且
其中所述第二电路包括运算放大器，所述运算放大器包含第一输入及第二输入以及输出，所述第一输入经配置以至少部分地响应于所述第一控制信息而接收针对所述第一电压的第三电压，且至少部分地响应于所述第二控制信息而接收针对所述第二电压的第四电压，所述第二输入经配置以至少部分地基于跨越所述可变电阻器的电压降而接收第五电压，且所述输出耦合到所述第一端子。
36.根据权利要求34所述的设备，
其中所述第二电路包括第一运算放大器，所述第一运算放大器包含第一输入及第二输入以及第一输出，所述第一输入经配置以至少部分地响应于所述第一控制信息而接收所述第一电压且至少部分地响应于所述第二控制信息而接收所述第二电压，所述第二输入经配置以耦合到所述第一输出，且所述第一输出经配置以耦合到所述第一端子；且
其中所述第三电路包括第二运算放大器，所述第二运算放大器包含第三输入及第四输入以及第二输出，所述第三输入经配置以至少部分地响应于所述第一控制信息而接收第三电压且至少部分地响应于所述第二控制信息而接收第四电压，且所述第四输入经配置以耦合到所述第二输出，且所述第二输出经配置以耦合到所述第二端子。
CN201680012764.XA 2015-06-15 2016-06-06 用于提供参考电压的设备及方法 Active CN107431490B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/777,854 US10168724B2 (en) 2015-06-15 2015-06-15 Apparatuses and methods for providing reference voltages
PCT/CN2015/081435 WO2016201596A1 (en) 2015-06-15 2015-06-15 Apparatuses and methods for providing reference voltages
CNPCT/CN2015/081435 2015-06-15
US14/777,854 2015-09-17
PCT/CN2016/084933 WO2016202185A1 (en) 2015-06-15 2016-06-06 Apparatuses and methods for providing reference voltages

Publications (2)

Publication Number Publication Date
CN107431490A CN107431490A (zh) 2017-12-01
CN107431490B true CN107431490B (zh) 2021-09-24

Family

ID=57544688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012764.XA Active CN107431490B (zh) 2015-06-15 2016-06-06 用于提供参考电压的设备及方法

Country Status (5)

Country Link
US (3) US10168724B2 (zh)
EP (2) EP3308467A4 (zh)
KR (2) KR102241737B1 (zh)
CN (1) CN107431490B (zh)
WO (2) WO2016201596A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
WO2016201596A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10585672B2 (en) * 2016-04-14 2020-03-10 International Business Machines Corporation Memory device command-address-control calibration
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
US10468089B1 (en) * 2018-06-04 2019-11-05 Nanya Technology Corporation Voltage-stabilizing circuit, DRAM, and method for stabilizing a bit line voltage
US11088666B2 (en) * 2018-10-11 2021-08-10 Microchip Technology Incorporated Operational amplifier with controllable output modes
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
US10892005B1 (en) 2019-11-26 2021-01-12 Micron Technology, Inc. Distributed bias generation for an input buffer
EP4158774A1 (en) * 2020-06-22 2023-04-05 Huawei Technologies Co., Ltd. Cascode amplifier with a feedback circuit for providing a bias voltage

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327376A (ja) 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路
JP3676904B2 (ja) 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路
JP3223844B2 (ja) * 1997-06-27 2001-10-29 日本電気株式会社 基準電圧発生装置
JPH11121694A (ja) 1997-10-14 1999-04-30 Toshiba Corp 基準電圧発生回路およびその調整方法
KR100304955B1 (ko) * 1998-08-20 2001-09-24 김영환 디지털/아날로그변환기
US6724658B2 (en) * 2001-01-15 2004-04-20 Stmicroelectronics S.R.L. Method and circuit for generating reference voltages for reading a multilevel memory cell
JP2002366112A (ja) 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP3573722B2 (ja) 2001-06-21 2004-10-06 Ｎｅｃマイクロシステム株式会社 電圧レギュレータ
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
JP2006072860A (ja) * 2004-09-03 2006-03-16 Rohm Co Ltd 負荷駆動用半導体装置
JP4643954B2 (ja) 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
CN101005237A (zh) * 2006-01-18 2007-07-25 国际整流器公司 用于电压转换器的电流检测放大器
US20070164888A1 (en) * 2006-01-19 2007-07-19 Sangbeom Park Robust reference generation circuit for A/D converter
US7586795B2 (en) * 2006-03-20 2009-09-08 Cypress Semiconductor Corporation Variable reference voltage circuit for non-volatile memory
JP4861047B2 (ja) * 2006-04-24 2012-01-25 株式会社東芝 電圧発生回路及びこれを備える半導体記憶装置
CN100495128C (zh) 2006-04-30 2009-06-03 北京京东方光电科技有限公司 一种伽玛参考电压产生电路
US7580288B2 (en) * 2006-05-24 2009-08-25 Freescale Semiconductor, Inc. Multi-level voltage adjustment
JP4966592B2 (ja) * 2006-06-09 2012-07-04 ローム株式会社 電源回路
US7504979B1 (en) * 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
CN101657969A (zh) * 2007-04-17 2010-02-24 密克罗奇普技术公司 使用内部电压参考的模-数转换器偏移和增益校准
US7710303B2 (en) 2007-04-17 2010-05-04 Microchip Technology Incorporated Analog-to-digital converter offset and gain calibration using internal voltage references
US7474245B1 (en) * 2007-09-13 2009-01-06 Himax Technologies Limited Digital-to-analog converter
JP2009087293A (ja) * 2007-10-03 2009-04-23 Nec Electronics Corp 安定化電源回路
TWM339079U (en) 2008-01-02 2008-08-21 Mstar Semiconductor Inc Voltage generating circuit
US8446142B2 (en) * 2008-03-12 2013-05-21 O2Micro, Inc. Capacity detector for detecting capacity of an energy storage unit
US7944248B2 (en) 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit
JP2010164827A (ja) 2009-01-16 2010-07-29 Renesas Electronics Corp 信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置
KR101127341B1 (ko) 2010-07-16 2012-03-29 엘에스산전 주식회사 아날로그 입력모듈의 과전압 보호장치
CN102055314B (zh) * 2010-11-16 2012-12-19 香港应用科技研究院有限公司 具有增强抗扰度和进程容忍度的可编程电磁干扰抑制
US9313564B2 (en) 2012-04-19 2016-04-12 Broadcom Corporation Line interface unit with feedback control
JP6147035B2 (ja) 2013-03-11 2017-06-14 シナプティクス・ジャパン合同会社 表示パネルドライバ及び表示装置
US10061444B2 (en) * 2013-07-31 2018-08-28 Apple Inc. Self capacitance touch sensing
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
WO2016201596A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Circuit design of a novel FPGA chip FDP2008;吴方等;《半导体学报》;20091115(第11期);132-136 *
一种高可靠电流灵敏放大器设计;李文宏等;《固体电子学研究与进展》;20031230(第04期);455-459 *

Also Published As

Publication number Publication date
KR102241737B1 (ko) 2021-04-20
WO2016202185A1 (en) 2016-12-22
US11150681B2 (en) 2021-10-19
US20190033905A1 (en) 2019-01-31
KR20170109003A (ko) 2017-09-27
CN107431490A (zh) 2017-12-01
EP4149006A1 (en) 2023-03-15
KR102073710B1 (ko) 2020-02-05
EP3308467A4 (en) 2019-01-23
US20170017252A1 (en) 2017-01-19
US11119523B2 (en) 2021-09-14
KR20200014941A (ko) 2020-02-11
WO2016201596A1 (en) 2016-12-22
EP3308467A1 (en) 2018-04-18
US20190094900A1 (en) 2019-03-28
US10168724B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN107431490B (zh) 用于提供参考电压的设备及方法
US7619402B1 (en) Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US7728641B2 (en) Apparatus and method for outputting data of semiconductor memory apparatus
US10884674B2 (en) Semiconductor memory device
US9899989B2 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
US8988955B2 (en) Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path
US9740220B2 (en) Device having internal voltage generating circuit
KR20150113587A (ko) 반도체 장치
US10162377B2 (en) Apparatuses and methods for providing reference voltages
US8692604B2 (en) Impedance calibration circuit
JP4558649B2 (ja) 遅延回路、及び試験装置
US20120306543A1 (en) Semiconductor device including output driver
US20140285231A1 (en) Semiconductor device and trimming method for the same
US10340857B2 (en) Amplifier circuit
CN110474630B (zh) 参考电压发生电路、缓冲器、半导体装置以及半导体系统
CN111161765A (zh) 片上终结电路和半导体存储器
KR101096216B1 (ko) 내부전압발생회로
KR20100076798A (ko) 코어전압 발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant