KR102073710B1 - 기준 전압들을 제공하기 위한 장치들 및 방법들 - Google Patents

기준 전압들을 제공하기 위한 장치들 및 방법들 Download PDF

Info

Publication number
KR102073710B1
KR102073710B1 KR1020177023892A KR20177023892A KR102073710B1 KR 102073710 B1 KR102073710 B1 KR 102073710B1 KR 1020177023892 A KR1020177023892 A KR 1020177023892A KR 20177023892 A KR20177023892 A KR 20177023892A KR 102073710 B1 KR102073710 B1 KR 102073710B1
Authority
KR
South Korea
Prior art keywords
resistor
voltage
coupled
reference voltage
voltages
Prior art date
Application number
KR1020177023892A
Other languages
English (en)
Other versions
KR20170109003A (ko
Inventor
쥔 우
둥 판
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20170109003A publication Critical patent/KR20170109003A/ko
Application granted granted Critical
Publication of KR102073710B1 publication Critical patent/KR102073710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H03M2201/2266—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

복수의 기준 전압들을 제공할 수 있는 기준 전압 발생기가 개시된다. 기준 전압 발생기는 전압 분배기, 전압 분배기에 결합된 다중화기, 다중화기로부터 전압을 수신할 수 있는 연산 증폭기, 및 연산 증폭기로부터 출력을 수신할 수 있는 복수의 저항기들을 포함할 수 있다. 기준 전압들은 저항기들에 결합된 출력 단자들로부터 제공받을 수 있다. 기준 전압 발생기는 전압 분배기, 전압 분배기에 결합된 두 개의 다중화기들, 각각의 다중화기에 결합된 연산 증폭기, 및 두 개의 연산 증폭기들의 출력들 사이에 결합된 복수의 저항기들을 포함할 수 있다. 기준 전압들은 저항기들에 결합된 출력 단자들로부터 제공받을 수 있다.

Description

기준 전압들을 제공하기 위한 장치들 및 방법들
관련 출원(들)에 대한 상호 참조
본 출원은 2015년 6월 15일에 출원된, 35 U.S.C. 371 하에서 국제 출원 번호 PCT/CN2015/081435의 국내 단계 출원인, 2015년 9월 17일에 출원된 미국 출원 번호 제14/777,854호에 대한 우선권을 주장하며, 그 출원들은 임의의 목적을 위해, 전체적으로, 참조로서 여기에 통합된다.
기준 전압 발생기들은 다양한 애플리케이션들에서 사용된다. 예를 들면, 기준 전압들은 디지털-아날로그 및 아날로그-디지털 애플리케이션들을 위해 사용될 수 있다. 전압 발생기들은 메모리 디바이스들에서 데이터 및 명령어-어드레스 라인들의 교정을 위해 사용될 수 있다.
몇몇 애플리케이션들에서, 복수의 기준 전압들을 제공하는 것이 바람직할 수 있다. 예를 들면, 디바이스는 동작 동안 하나 이상의 기준 전압을 사용할 수 있다. 다른 애플리케이션들아 또한 다수의 기준 전압들로부터 이득을 얻을 수 있다.
개시의 실시예에 따른 예시적인 장치는 복수의 전압들을 수신하며 선택된 전압을 제공하도록 구성될 수 있는 다중화기, 비-반전 입력에서 상기 선택된 전압을 수신하며 출력으로부터 제1 기준 전압을 제공하도록 구성될 수 있는 연산 증폭기, 상기 연산 증폭기의 출력에 결합된 저항기, 상기 저항기에 결합된 제1 조정 가능 저항기로서, 제2 기준 전압이 상기 저항기 및 상기 제1 조정 가능 저항기 사이로부터 제공될 수 있는, 상기 제1 조정 가능 저항기, 및 상기 제1 조정 가능 저항기에 및 상기 연산 증폭기의 반전 입력에 결합된 제2 조정 가능 저항기로서, 상기 제2 조정 가능 저항기는 상기 저항기를 통해 정전류를 유지하도록 구성될 수 있는, 상기 제2 조정 가능 저항기를 포함할 수 있다.
본 개시의 실시예에 따른 또 다른 예시적인 장치는 비-반전 입력에서 제1 선택 전압을 수신하며 제1 출력으로부터 제1 기준 전압을 제공하도록 구성될 수 있는 제1 연산 증폭기로서, 상기 제1 출력은 상기 제1 연산 증폭기의 반전 입력에 결합될 수 있는, 상기 제1 연산 증폭기, 비-반전 입력에서 제2 선택 전압을 수신하며 제2 출력으로부터 제2 기준 전압을 제공하도록 구성될 수 있는 제2 연산 증폭기로서, 상기 제2 출력은 상기 제2 연산 증폭기의 반전 입력에 결합될 수 있는, 상기 제2 연산 증폭기, 및 상기 제1 출력 및 상기 제2 사이에 결합될 수 있는 전압 분배기로서, 상기 전압 분배기는 복수의 기준 전압들을 제공하도록 구성될 수 있으며, 상기 복수의 기준 전압들의 각각은 상기 제1 출력의 전압 및 상기 제2 출력의 전압 사이에서 각각의 전압을 가질 수 있는, 상기 전압 분배기를 포함할 수 있다.
본 개시의 실시예에 따른 예시적인 방법은 연산 증폭기에 선택 전압을 제공하며 제1 기준 전압을 출력하는 단계; 복수의 기준 전압들을 제공하기 위해 상기 제1 기준 전압을 제1 저항기와 나누는 단계; 상기 제1 저항기의 출력을 피드백으로서 상기 연산 증폭기에 제공하는 단계; 및 상기 저항기를 통해 정전류를 유지하는 단계를 포함할 수 있다.
도 1은 본 개시의 실시예에 따른 기준 전압 발생기의 블록도이다.
도 2a는 본 개시의 실시예에 따른 기준 전압 발생기의 회로도이다.
도 2b는 본 개시의 실시예에 따른 제어기의 회로도이다.
도 2c는 본 개시의 실시예에 따른 다중화기의 회로도이다.
도 2d는 본 개시의 실시예에 따른 조정 가능 저항기의 회로도이다.
도 3은 본 개시의 실시예에 따른 클래스 AB 연산 증폭기의 회로도이다.
도 4는 본 개시의 실시예에 따른 바이어스 회로의 회로도이다.
도 5는 본 개시의 실시예에 따른 기준 전압 발생기의 회로도이다.
도 6은 본 개시의 실시예에 따른 메모리의 블록도이다.
특정한 세부사항들은 본 발명의 실시예들의 충분한 이해를 제공하기 위해 이하에서 제시된다. 그러나, 본 발명의 실시예들은 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 이 기술분야의 숙련자에게 분명할 것이다. 게다가, 여기에서 설명된 본 발명의 특정한 실시예들은 예로서 제공되며 본 발명의 범위를 이들 특정한 실시예들에 제한하기 위해 사용되어서는 안된다. 다른 인스턴스들에서, 잘 알려진 회로들, 제어 신호들, 타이밍 프로토콜들, 및 소프트웨어 동작들은 본 발명을 불필요하게 모호하게 하는 것을 피하기 위해 상세히 도시되지 않았다.
다수의 기준 전압들이 동시에 제공되도록 허용할 수 있는 기준 전압 발생기들의 예들이 여기에서 설명된다. 기준 전압 발생기들은 다수의 기준 전압들 사이에서의 전압 차가, 기준 전압들의 전압 레벨들이 변경될지라도, 일정하게 유지되도록 허용할 수 있다. 이것은 기준 전압들에 결합된 회로들 내에서 및/또는 그것 사이에서의 전압 비들이 전압 레벨들의 범위에 걸쳐 유지되도록 허용할 수 있다. 기준 전압들의 전압 레벨들은 전압 분배기로부터 선택 전압을 제공함으로써, 적어도 부분적으로, 제어될 수 있다. 전압 레벨들의 선택 및 기준 전압들 사이에서의 일정한 차이는 회로들 및/또는 디바이스들의 교정을 가능하게 할 수 있다.
도 1은 본 개시의 실시예에 따른 기준 전압 발생기(VREFGEN)(100)를 포함한 장치를 예시한다. 여기에서 사용된 바와 같이, 장치는, 예를 들면, 회로, 집적 회로, 메모리 디바이스, 메모리 시스템, 전자 디바이스 또는 시스템, 스마트 폰, 태블릿, 컴퓨터, 서버 등을 나타낼 수 있다. VREFGEN(100)은 입력 전압(VIN)을 수신하며 복수의 기준 전압들(VREF<0> 내지 VREF<4>)을 제공할 수 있다. VREFGEN(100)은 기준 전압들(VREF<0> 내지 VREF<4>)의 각각 사이에서 일정한 전압 차를 유지할 수 있다. 예를 들면, VREF<0> 및 VREF<1> 사이에서의 전압 차는 5mV일 수 있다. VREF<0>이 -10mV로 설정되면, VREF<1>은 -5mV일 수 있다. 이 예를 계속하면, VREF<0>가 -12mV로 설정되도록 VREFGEN(100)이 수정된다면, VREF<1>는 -7mV일 수 있다. 몇몇 실시예들에서, 인접한 기준 전압들 사이에서의 전압 차는 동일할 수 있다(예로서, VREF<4>=10mV, VREF<3>=5mV, VREF<2>=0mV 등). 몇몇 실시예들에서, 일 세트의 인접한 기준 전압들 사이에서의 전압 차는 제2 세트의 인접한 기준 전압들 사이에서의 전압 차와 상이할 수 있다. 예를 들면, VREF<0> 및 VREF<1> 사이에서의 전압 차는 5mV일 수 있으며, VREF<1> 및 VREF<2> 사이에서의 전압 차는 10mV일 수 있다. 기준 전압들의 다른 구성들이 가능할 수 있다. VREFGEN(100)은 5개의 기준 전압들을 제공하는 것으로 도 1에 도시되지만; 몇몇 실시예들에서 VREFGEN(100)은 보다 많은 또는 보다 적은 기준 전압들을 제공하도록 구성될 수 있다.
도 2a는 본 개시의 실시예에 따른 기준 전압 발생기(200)의 회로도이다. 기준 전압 발생기(200)는 몇몇 실시예들에서 도 1에 도시된 VREFGEN(100)을 구현하기 위해 사용될 수 있다. 기준 전압 발생기(200)는 다중화기(MUX)(215)에 결합된 전압 분배기(205)를 포함할 수 있다. 다중화기(215)는 연산 증폭기(op-amp)(220)에 결합될 수 있다. op-amp(220)는 직렬로 결합되는 복수의 저항기들(225A 내지 225D)에 추가로 결합될 수 있다. 직렬 결합 저항기들(225A 내지 225D)은 기준 전압들(VREF<0> 내지 VREF<4>)을 제공하기 위해 하나 이상의 라인들에 결합될 수 있다.
전압 분배기(205)는 소스 전압(VDD)(예로서, 양의 서플라이) 및 기준 전압(VSS)(예로서, 음의 서플라이, 접지 등)에 결합될 수 있다. 전압 분배기(205)는 저항기들(210<1> 내지 210<N>)을 포함할 수 있다. 여기에서 "N"은 저항기들(210<1> 내지 210<N>)의 수를 나타내는 자연수이다. 저항기들(210<1> 내지 210<N>)은 하나 이상의 전압들을 TAP1<N-1:1>으로서 다중화기(215)로 제공하기 위해 소스 전압(VDD)을 나눌 수 있다. 예를 들면, TAP1<N-1>은 저항기들(210<1> 내지 210<2>) 사이에 있을 수 있으며 TAP1<N-2>은 저항기들(210<2> 및 210<3>) 사이에 있을 수 있다. 예를 들면, 저항기들(210<1:N+1>)은 동일한 저항을 가질 수 있으며 인접한 저항기들(210) 사이에서의 전압 차는 VDD/N으로서 표현될 수 있다. 몇몇 실시예들에서, 저항기들(210<1> 내지 210<N>)을 통한 전류(IRESDIV)는 비교적 낮을 수 있다(예로서, 1 내지 30μA). 도 2a에 도시된 것 외의 다른 전압 분배기들이 또한 사용될 수 있다.
전압 분배기(205)는 하나 이상의 전압들을 다중화기(215)로 제공할 수 있다. 다중화기(215)는 선택 전압(VPOS)으로서 전압 분배기(205)로부터 전압을 제공하도록 제어기(211)에 의해 제어될 수 있다. 예를 들면, 제어기(211)는 기준 전압들(VREF<0> 내지 VREF<4>)을 조정하기 위해 다중화기(215)로 기준 전압(RV) 파라미터를 제공할 수 있다. 예를 들면, RV 파라미터는 모드 레지스터(MR)(212)에 프로그램된 값에 기초하여 복수의 비트들로서 제공될 수 있다. 예를 들면, 모드 레지스터(MR)(212)의 모드 레지스터 비트들(MR<5:0>) (6-비트들)은 제어기(211)에 의해 제공된 RV 파라미터가 기초하는 값을 프로그램하기 위해 사용될 수 있다. 몇몇 실시예들에서, 제어기(211)는 모드 레지스터(MR)(212)의 모드 레지스터 비트들(MR<1:0>)(2-비트들)에 기초하여 RV 파라미터를 제공할 수 있다. 도 2b는 본 개시의 실시예에 따른 제어기(211)의 회로도이다. 제어기(211)는 모드 레지스터 비트들에 응답하여 RV 파라미터를 제공하는 디코더일 수 있다. 예를 들면, 제어기(211)는 두 개의 모드 레지스터 비트들(MR<1> 및 MR<0>)을 수신할 수 있다. 제어기는 두 개의 모드 레지스터 비트들(MR<1> 및 MR<0>)에 응답하여 보완 모드 레지스터 신호들(MRF<1> 및 MRF<0>)을 제공하기 위해 두 개의 인버터들(213A 및 213B)을 포함할 수 있다. 제어기는 복수의 AND 회로들(214A 내지 214D)을 포함한다. 예를 들면, AND 회로(214A)는 MRF<0> 및 MRF<1>의 조합을 수신하며 RV<0>를 제공한다. 따라서, AND 회로(214A)는 "00"인 MR<1:0>에 응답하여 활성 RV<0>(예로서, 로직 하이 레벨을 갖는)을 제공한다. 유사하게, AND 회로들(214B 내지 214D)은 "01", "10" 및 "11"인 MR<1:0>에 응답하여 활성 RV<1:3>(예로서, 논리 하이 레벨을 갖는)을 제공한다. 따라서, 모드 레지스터 비트들의 조합에 응답하여, RV 파라미터의 비트들 중 일 비트가 활성화될 수 있다.
RV 파라미터에 응답하여, 다중화기(215)는 선택 전압(VPOS)을 op-amp(220)의 비-반전 입력으로 제공할 수 있다. 몇몇 실시예들에서, 다중화기(215)는 RV 파라미터에 응답하여 op-amp(220)의 비-반전 입력에 전압 분배기(205)를 결합시키는 하나 이상의 스위치들일 수 있다. 도 2c는 본 개시의 실시예에 따른 다중화기의 회로도이다. 다중화기(215)는 모드 레지스터 비트들에 응답하여 RV 파라미터를 수신하는 스위치들(216A 내지 216D)을 포함할 수 있다. 예를 들면, 스위치들(216A 내지 216D)은 RV 파라미터<0:3>의 각각의 비트를 수신할 수 있다. 이 예에서, 스위치들(216A 내지 216D)은 RV<0:3>에 응답하여 VPOS에 TAP1<X:X+3> 중 하나를 선택적으로 결합시킬 수 있다. 여기에서, "X"는 결합될 세트 저항기들(210<X> 내지 210<X+3>)을 나타내는 N-3보다 작은 자연수이다. RV 파라미터의 비트들 중 하나의 비트가 모드 레지스터 비트들의 조합에 기초하여 스위치들(216A 내지 216D)의 대응 스위치를 턴 온하기 위해 활성화될 수 있다. TAP1<X:X+3>은 저항기들(210<1> 내지 210<N>)을 포함하는 전압 분배기(205)에 결합될 수 있다. 이전에 설명된 바와 같이, 인접한 탭들(TAP1<X> 및 TAP1<X+1>) 사이에서의 전압 차는 VDD/N과 같게 된다. 따라서, TAP1<X:X+3>으로 제공된 전압들 중 하나는 op-amp(220)로 제공될 수 있다. op-amp(220)는 기준 전압(VREF<4>)을 저항기(225A)로 출력할 수 있다.
저항기들(225A 내지 225D)은 기준 전압들(VREF<0> 내지 VREF<4>)을 제공하기 위해 전압 분배기로서 동작할 수 있다. 저항기들(225A 내지 225D)의 크기는 각각의 인접한 기준 전압(VREF<0> 내지 VREF<4>) 사이에 원하는 전압 차를 제공하기 위해 선택될 수 있다. 몇몇 실시예들에서, 저항기들(225A 내지 225D)은 크기가 동일하다. 몇몇 실시예들에서, 저항기들(225A 내지 225D)은 상이한 크기들이다. 4개의 저항기들(225A 내지 225D) 및 5개의 기준 전압들(VREF<0> 내지 VREF<4>)이 도 2a에 도시되지만, 보다 많은 또는 보다 적은 저항기들 및 기준 전압들이 제공될 수 있다.
조정 가능 저항기(R1)는 저항기들(225A 내지 225D)에 결합될 수 있다. 조정 가능 저항기(R1)의 크기는 op-amp 오프셋들 및 부정합들을 트리밍하기 위해 조정될 수 있다. 몇몇 실시예들에서, 조정 가능 저항기(R1)는 트리밍된 저항기일 수 있다. 몇몇 실시예들에서, 조정 가능 저항기(R1)는 퓨즈를 포함할 수 있다. 몇몇 실시예들에서, 조정 가능 저항기(R1)의 크기의 조정은 테스트 절차 동안 설정될 수 있다. 조정 가능 저항기(R1)는 op-amp 오프셋들 및 부정합들을 트리밍하는 것이 요구되지 않는다면 생략되거나 또는 일정한 저항 값을 가질 수 있다.
조정 가능 저항기(R1)는 op-amp(220) 및 조정 가능 저항기(R2)(226)의 반전 입력에 결합될 수 있다. 조정 가능 저항기(R2)(226)는 또한 기준 전압(VSS)에 결합될 수 있다. 조정 가능 저항기(R1) 및 조정 가능 저항기(R2)(226) 사이에서의 노드 상에서의 반전 입력(VNEG)은 op-amp(220)의 반전 입력으로 제공될 수 있으며, 따라서 op-amp(220)는 선택된 전압(VPOS) 및 반전 전압(VNEG)이 서로 대체로 동일하게 되도록 그것의 출력 전압(VREF<4>)을 제어할 수 있다. 조정 가능 저항기(R2)(226)의 크기는 저항기들(225A 내지 225D)을 통한 전류(IFb)를 일정하게 유지하기 위해 제어기(211)에 의해 조정될 수 있다. 전압들의 범위에 걸쳐 IFb를 일정하게 유지하는 것은 기준 전압들(VREF<0> 내지 VREF<4>)이 각각의 기준 전압 사이에서 일정한 전압 차를 유지하도록 허용할 수 있다. 따라서, 각각의 기준 전압 사이에서의 일정한 전압 차는 예를 들면, 저항기들(225A 내지 225D)로 제공된 전압이 변경될 때, RV 파라미터에 응답하여 조정 가능 저항기(R2)(226)의 크기를 제어함으로써 유지될 수 있다. 이전에 설명된 바와 같이, 저항기들(225A 내지 225D)로 제공된 전압은, 원하는 VPOS 전압의 선택 동안과 같은, VPOS 전압이 변경될 때 변경될 수 있다. VPOS 전압에서의 변화는 전압(VREF<4>)을 변경하는 것을 야기한다. 전압(VREF<4>)을 변경하는 것은 관계 i=V/R로 인해 저항기들(225A 내지 225D)을 통해 전류(IFb)를 변경할 수 있다. op-amp(220)에 대한 음의 피드백 체계로 인해, VNEG 전압은 항상 VPOS 전압을 추적하며 그것과 같다. 그 결과, 저항기(R2)(226)를 통한 전류(IFb) 및 VPOS의 전압 사이에 관계가 있다: IFb=VPOS/R2.
조정 가능 저항기(R2)(226)는 VNEG 및 기준 전압(VSS) 사이에서의 저항을 증가시키거나 또는 감소시키기 위해 조정될 수 있으며, 결과적으로 상이한 VPOS 전압들을 위한 정전류(IFb)를 유지하기 위해 사용될 수 있다. 예를 들면, 조정 가능 저항기(R2)(226)는 전류(IFb)가 보다 높은 VPOS 전압에 대해 증가하지 않도록 VPOS 전압이 보다 높은 전압(보다 높은 VNEG 전압을 야기하는)으로 조정될 때 비교적 더 높은 저항으로 조정될 수 있다. 반대로, 조정 가능 저항기(R2)(226)는 전류(IFb)가 보다 낮은 VPOS 전압에 대해 감소하지 않도록 VPOS 전압이 보다 낮은 전압(보다 낮은 VNEG 전압을 야기하는)으로 조정될 때 비교적 더 낮은 저항으로 조정될 수 있다.
VPOS 전압 및 IFb 전류 사이에서의 관계로 인해(VNEG 전압에 의해), 조정 가능 저항기(R2)(226)는 이전에 설명된 바와 같이, VPO 전압을 선택하기 위해 제어기(211)에 의해 사용되는, RV 파라미터에 기초하여 조정될 수 있다. 따라서, 모드 레지스터(212)에서 프로그램된 값(예로서, MR<5:0>. MR<1:0>)은 VPOS 전압의 선택을 위해 및 저항기(R2)(226)를 조정하기 위한 기반일 수 있다. 예를 들면, 조정 가능 저항기(R2)(226)의 크기는, IFb=VPOS/R2가 일정하게 유지하는 방식으로, 기준 전압들(VREF<0> 내지 VREF<4>)을 조정하기 위해 다중화기(215)로 제공되는, RV 파라미터에 응답하여 제어될 수 있다.
몇몇 실시예들에서, 조정 가능 저항기(R2)(226)는 복수의 전기 스위치들을 통해 서로 직렬로 및/또는 병렬로 연결된 복수의 유닛 저항기들을 포함하도록 구성될 수 있다. 도 2a에 도시된 바와 같이, 제어기(211)는 조정 가능 저항기(R2)(226)로 RV 파라미터를 제공할 수 있다. 도 2d는 본 개시의 실시예에 따른 조정 가능 저항기(226)의 회로도이다. 조정 가능 저항기(R2)(226)는 모드 레지스터 비트들에 응답하여 제어기(215)로부터 RV 파라미터를 수신하는 스위치들(228A 내지 228D)을 포함할 수 있으며, 따라서 스위치들(228A 내지 228D) 중 선택된 것 또는 것들 및 그것의 남아있는 것 또는 것들은 적어도 부분적으로 제어기(211)로부터의 RV 파라미터에 응답하여 턴 온 또는 오프하도록 제어될 수 있다. 모드 레지스터(212)에서 프로그램된 값(예로서, MR<5:0>, MR<1:0>)은 파라미터 RV 대신에 사용될 수 있다. 예를 들면, 스위치들(228A 내지 228D)은 RV 파라미터(RV<3:0>)의 각각의 비트를 수신할 수 있다. 도 2d에 도시된 바와 같이, 스위치들(228A 내지 228D)은, RV 파라미터의 비트들 중 하나의 비트가 모드 레지스터 비트들의 조합에 기초하여 스위치들(228A 내지 228D)의 대응 스위치를 턴 온하기 위해 활성화될 수 있기 때문에, RV<0:3>에 응답하여 기준 전압(VSS)에 TAP2<X+3:X> 중 하나를 선택적으로 결합할 수 있다. 조정 가능 저항기(R2)(226)는 복수의 저항기들(227<0> 내지 227<X+3>)을 포함한다. 예를 들면, TAP2<X+1>은 저항기들<227<3> 및 227<2>) 사이에 있을 수 있으며 TAP2<X+2>는 저항기들(227<2> 및 227<1>) 사이에 있을 수 있다. TAP2<X+3:X>은 기준 전압(VSS)에 선택적으로 결합될 수 있으며, 따라서 반전 전압(VNEG) 및 기준 전압(VSS) 사이에서의 저항기들(227)은 조정 가능 저항기(R2)(226)의 저항을 제공할 수 있다. 여기에서, RV 파라미터에 기초하여, TAP1<X> 및 TAP2<X>가 동시에 선택될 수 있다. 따라서, VPOS에 결합된 TAP1<X> 및 기준 전압<VSS> 사이에서의 저항기들(210)의 수 및 기준 전압(VSS)에 결합된 TAP2<X> 및 반전 전압(VNEG) 사이에서의 저항기들(227)의 수는 서로 대응한다. 이러한 방식으로, VPOS 및 VNEG는 대체로 동일하게 된다. 상기 설명된 바와 같이, RV 파라미터가 전압(VPOS)을 변경하기 위해 변할 때(및 그에 따라 출력 전압(VREF<4>)을 변경하는), 전압(VNEG)은 변경된 전압(VPOS)과 대체로 같게 되도록 변경된다. 조정 가능 저항기(R2)(226)의 저항은 또한 전류(IFb)가 대체로 일정해지도록 RV 파라미터에 의해 변경된다. 저항기들(225A, 225B, 225C 및 225D)에 걸친 전압 강하들은 따라서 대체로 일정하게 유지되는 반면, 기준 전압들(VREF<0> 내지 VREF<4>)의 각각의 절대 값들은 RV 파라미터에 의해 제어된 전압(VPOS)에 따라 변경될 수 있다.
몇몇 실시예들에서, 디커플링 커패시터들(도시되지 않음)은 각각의 기준 전압(VREF<0> 내지 VREF<4>)에 대한 출력 단자 및 기준 전압(VSS) 라인 사이에 제공될 수 있다. 디커플링 커패시터들은 기준 전압들이 제공되는 로드들에 기초하여 선택될 수 있다. 몇몇 실시예들에서, 디커플링 커패시터들은 인접한 기준 전압 출력 단자들 사이에서 제공될 수 있다. 인접한 기준 전압 출력 단자들 사이에서의 디커플링 커패시터들은 op-amp(220)의 출력으로부터 제공된 전압이 빠르게 변할 때 바람직할 수 있다. 인접한 기준 전압 출력 단자들 사이에서의 디커플링 커패시터들은 기준 전압 발생기(200)의 응답 시간을 감소시킬 수 있다. 몇몇 실시예들에서, 저항기들(225A 내지 225D)을 통한 전류(IFb)는 비교적 높을 수 있으며(예로서, 140μA 이상), 이것은 또한 기준 전압 발생기(200)의 응답 시간을 감소시킬 수 있다.
몇몇 실시예들에서, 기준 전압(VSS) 라인과 직렬로 결합된 저항기 및 커패시터(도시되지 않음)는 기준 전압(VREF<4>)의 출력 단자에 결합될 수 있다. 저항기 및 커패시터에 대한 크기들은 op-amp(220)를 보상하기 위해 선택될 수 있다(예로서, 극 영점 추적 주파수 보상). 이것은 전압 발생기(200)에 대해 보다 많은 안정성을 제공할 수 있다.
도 3은 본 개시의 실시예에 따른 클래스 AB 연산 증폭기(op-amp)(300)의 회로도이다. op-amp(300)는 몇몇 실시예들에서 도 2에 예시된 op-amp(220)를 구현하기 위해 사용될 수 있다. 클래스 AB op-amp는 전압 레벨들이 상승하는지 또는 떨어지는지에 관계없이, 기준 전압 발생기(200)와 같은, 기준 전압 발생기의 빠른 응답 시간을 가능하게 할 수 있는 강한 구동 강도를 제공할 수 있다.
op-amp(300)는 다중-스테이지 op-amp 구성이다. op-amp(300)는 입력 스테이지(302)를 포함한다. 다중화기(215)(도 2a 참조)와 같은, 다중화기로부터의 전압은 입력 스테이지(302)의 비-반전 입력(305)으로 제공된다. 피드백 신호는 입력 스테이지(302)의 반전 입력(310)으로 제공될 수 있다. 입력 스테이지(302)의 입력들(305, 310)은 입력 스테이지(302)의 바이어스 트랜지스터들로 제공된 nCasc 및 nBias 전압들(315, 320)에 의해 바이어싱될 수 있다. 입력 스테이지(302)는 증폭 스테이지(325)로 입력 전압들을 제공한다. 증폭 스테이지(325)는 하나 이상의 전류 미러들로서 구성된 하나 이상의 트랜지스터들을 포함할 수 있다. 증폭 스테이지(325)는 캐스코드(cascode) 구성 및/또는 다른 구성에서 하나 이상의 전류 미러들을 포함할 수 있다. 증폭 스테이지(325)는 안정성 및/또는 클래스 AB 수행을 가능하게 하기 위해 하나 이상의 바이어스 전압들(pCasc, pFloat, nFloast, nCasc)을 수신할 수 있다. 증폭 스테이지(325)에 의해 이용된 바이어스들의 유형 및 수는 선택된 클래스 AB op-amp 구성에 기초하여 달라질 수 있다. 증폭 스테이지(325)의 출력은 op-amp(300)의 출력(335)에서 출력 전압을 제공하는 출력 스테이지(330)로 제공될 수 있다. 출력 전압은 저항기들(225A 내지 225D)(도 3에서 도시되지 않음)과 같은, 복수의 저항기들로 제공될 수 있다. 몇몇 실시예들에서, 커패시터(340)는 주파수 보상을 가능하게 하기 위해 증폭 스페이지(325)의 트랜지스터 및 출력(335) 사이에서 결합될 수 있다. 선택적으로, 저항기는 커패시터(340)와 직렬로 결합될 수 있다. op-amp(300)는 비-제한적 예로서 제공된다. 다른 클래스 AB op-amp들이 또한 본 발명의 실시예들에서 사용될 수 있다.
도 4는 본 개시의 실시예에 따른 바이어스 회로(400)의 회로도이다. 바이어스 회로(400)는 도 3에 예시된 op-amp(300)에 대한 바이어스 전압을 제공하기 위해 사용될 수 있다. 바이어스 회로(400)는 트랜지스터들, 저항기들, 전류 소스들, 및 다양한 바이어스 전압들을 제공하도록 구성된 다른 회로 요소들을 포함할 수 있다. 바이어스 회로(400)는 op-amp(300)로, 바이어스 전압들, 예를 들면, nBias, nCasc, nFloat, pBias, pCasc, 및 pFloat를 제공할 수 있다. nCasc 및 nBias 바이어스 전압들은 양쪽 모두 전류 소스(405)를 사용하여 발생될 수 있다. nFloat는 전류 소스(410)를 사용하여 발생될 수 있다. pCasc 및 pBias는 전류 소스(420)를 사용하여 발생될 수 있으며, pFloat는 전류 소스(425)를 사용하여 발생될 수 있다. 몇몇 실시예들에서, 전류 소스들(405 내지 425) 중 하나 이상은 동일한 전류(예로서, 26μA)를 제공할 수 있다. 몇몇 실시예들에서, 전류 소스들(405 내지 425)은 상이한 전류들을 제공할 수 있다. 바이어스 회로(400)는 비-제한적인 예로서 제공된다. 보다 많은 또는 보다 적은 바이어스 전압들이 발생될 수 있으며, 이것은 연산 증폭기의 구성에 기초할 수 있다. 다른 바이어스 회로들이 또한 본 발명의 실시예들에서 사용될 수 있다.
도 5는 본 개시의 실시예에 따른 기준 전압 발생기(500)의 회로도이다. 기준 전압 발생기(500)는 도 1에 도시된 VREFGEN(100)을 구현하기 위해 사용될 수 있다. 기준 전압 발생기(500)는 다중화기들(MUX)(515A 및 515B)에 결합된 전압 분배기(505)를 포함할 수 있다. 각각의 다중화기(515A 및 515B)는 대응하는 op-amp(520A 및 520B)에 결합될 수 있다. op-amp(520A 및 520B)는 직렬로 결합된 복수의 저항기들(525A 내지 525D)에 추가로 결합될 수 있다. 저항기들(525A 내지 525D)은 기준 전압들(VREF<0> 내지 VREF<4>)을 제공하기 위해 하나 이상의 라인들에 결합될 수 있다.
전압 분배기(505)는 도 2에 예시된 전압 분배기(205)와 유사할 수 있다. 전압 분배기(505)는 소스 전압(VDD) 및 기준 전압(VSS)에 결합될 수 있다. 전압 분배기(505)는 저항기들(510A 내지 510N+1)을 포함할 수 있다. 저항기들(510A 내지 510N+1)은 소스 전압(VDD)을 하나 이상의 전압들로 나눌 수 있다. 몇몇 실시예들에서, 저항기들(510A 내지 510N+1)을 통한 전류(IRESDIV)는 비교적 낮을 수 있다(예로서, 1 내지 30μA). 다른 전압 분배기들이 또한 사용될 수 있다. 전압 분배기(505)는 다중화기들(515A 및 515B)로 하나 이상의 전압들을 제공할 수 있다.
다중화기들(515A 및 515B)은 하나 이상의 제어기들(511)에 의해 동작될 수 있다. 예를 들면, 하나 이상의 제어기들(511)은 각각 기준 전압들(VREF<4> 및 VREF<0>)을 조정하기 위해 다중화기들(515A 및 515B)로 기준 전압(RV) 파라미터를 제공할 수 있다. 예를 들면, RV 파라미터는 모드 레지스터(MR)(512)에 프로그램된 값에 기초하여 복수의 비트들로서 하나 이상의 제어기(511)에 의해 제공될 수 있다. RV 파라미터에 응답하여, 다중화기(515A)는 TAP 전압들(예로서, TAPN, TAP(N-1), ... 등) 중 하나로부터 선택된 전압(REFHI)을 연산 증폭기(op-amp)(520A)의 비-반전 입력으로 제공할 수 있다. op-amp(520A)는 출력 전압(VREF<4>)을 저항기(525A)로 제공할 수 있다. op-amp(520A)의 출력은 op-amp(520A)의 반전 입력으로 피드백될 수 있으며, 따라서 출력 전압(VREF<4>)은 전압(REFHI)과 대체로 동일하다. 또한, RV 파라미터에 응답하여, 다중화기(515B)는 TAP 전압들 중 하나로부터 선택된 전압(REFLOW)을 op-amp(520B)의 비-반전 입력으로 제공할 수 있다. op-amp(520B)는 출력 전압(VREF<0>)을 저항기(525D)로 제공할 수 있다. op-amp(520B)의 출력은 op-amp(520B)의 반전 입력으로 피드백될 수 있다.
기준 전압 발생기(500)는 op-amp(520A)의 출력이 전압(REFHI)에 응답하여 VREF<4>로서 제공되며 op-amp(520B)의 출력이 전압(REFLOW)에 응답하여 VREF<0>로서 제공되도록 구성될 수 있다. 저항기들(525A 내지 525D)은 전압 분배기로서 동작하며 기준 전압들(VREF<0> 내지 VREF<4>)을 제공할 수 있다. 저항기들(525A 내지 525D)의 크기는 각각의 인접한 기준 전압(VREF<0> 내지 VREF<4>) 사이에서 원하는 전압 차를 제공하기 위해 선택될 수 있다. 몇몇 실시예들에서, 저항기들(525A 내지 525D)은 크기가 동일하다. 몇몇 실시예들에서, 저항기들(525A 내지 525D)은 상이한 크기들이다. 몇몇 실시예들에서, 기준 전압 발생기(500)는 VREF<4>가 전압(REFHI)와 동일하며 VREF<0>가 전압(REFLOW)와 동일하도록 구성될 수 있다. 4개의 저항기들(525A 내지 525D) 및 5개의 기준 전압들(VREF<0> 내지 VREF<4>)이 도 5에 도시되지만, 보다 많은 또는 보다 적은 저항기들 및 기준 전압들이 몇몇 실시예들에서 포함될 수 있다.
몇몇 실시예들에서, VREF<4> 및 VREF<0> 사이에서의 전압 차는 일정하다. 따라서, VREF<4> 및 VREF<0> 양쪽 모두는 일정한 전압 차를 유지하기 위해 함께 변경된다(예로서, RV 파라미터에 기초하여). 예를 들면, 제1 RV 파라미터를 가정할 때, 제1 TAP 전압은 REFHI 전압으로서 제공되고 제2 TAP 전압은 REFLOW 전압으로서 제공되며, 제1 RV 파라미터에 대한 REFHI 및 REFLOW 전압들 사이에서의 전압 차는 델타V1(deltaV1)이다. 제2 RV 파라미터를 가정할 때, 상이한 제1 TAP 전압이 REFHI 전압으로서 제공되고 상이한 제2 TAP 전압이 REFLOW 전압으로서 제공되고, 제2 RV 파라미터에 대한 REFHI 및 REFLOW 전압들 사이에서의 전압 차는 델타V2이며, 여기에서 델타V1 및 델타V2는 동일하다. 이전의 비-제한적 예에 의해 예시된 바와 같이, VREF<4> 및 VREF<0>은 변경될 수 있지만, VREF<4> 및 VREF<0> 사이에서의 전압 차는 일정한 채로 있을 수 있다.
VREF<4> 및 VREF<0> 사이에서 일정한 전압 차를 유지함으로써, 전류(ICROSS)는 VREF<4> 및 VREF<0> 전압들이 변경될지라도 일정할 수 있다. 일정한 ICROSS 전류의 결과로서, 전압들(VREF<0>, VREF<1>, VREF<2>, VREF<3>, VREF<4>) 사이에서의 전압 차는, VREF<4> 및 VREF<0> 전압들이, 예를 들면, RV 파라미터에 기초하여 변경될 때도, 유지될 수 있다. op-amp(520A) 및 op-amp(520B)의 각각은 도 3 및 도 4를 참조하여 논의된 바와 같이 클래스 AB 연산 증폭기로서 구성될 수 있다.
기준 전압들(VREF<0> 내지 VREF<4>)이 하이 레벨로부터 로우 레벨로 이동할 때, op-amp(520B)는 강한 풀-다운 구동 강도를 제공할 수 있다. 유사하게, 기준 전압들(VREF<0> 내지 VREF<4>)이 로우 레벨로부터 하이 레벨로 이동할 때, op-amp(520A)는 강한 풀-업 구동 강도를 제공할 수 있다. op-amp들(520a 및 520b)의 보완 구동 강도는 전압 발생기(500)의 응답 시간을 감소시킬 수 있다. 저항기들(525A 내지 525D)을 통한 전류(ICROSS)는 비교적 높을 수 있으며(예로서, 140μA 이상), 이것은 또한 기준 전압 발생기(500)의 응답 시간을 감소시킬 수 있다. op-amp들(520A 및 520B)의 부정합은 최소화될 수 있으며, 이것은 전류(ICROSS)가 0에 도달하는 것을 억제할 수 있다.
몇몇 실시예들에서, 디커플링 커패시터들(도시되지 않음)은 기준 전압들(VREF<0> 내지 VREF<4>)에 대한 각각의 출력 단자 및 기준 전압(VSS) 라인 사이에서 제공될 수 있다. 디커플링 커패시터들은 기준 전압들이 제공되는 로드들에 기초하여 선택될 수 있다. 몇몇 실시예들에에서, 디커플링 커패시터들(도시되지 않음)은 인접한 기준 전압 출력 단자들 사이에서 제공될 수 있다. 인접한 기준 전압 출력 단자들 사이에서의 디커플링 커패시터들은 op-amp들(520A 및 520B)의 출력들로부터 제공된 전압이 빠르게 변할 때 바람직할 것이다. 인접한 기준 전압 출력 단자들 사이에서의 디커플링 커패시터들은 기준 전압 발생기(500)의 응답 시간을 감소시킬 수 있다.
몇몇 실시예들에서, 기준 전압(VSS) 라인과 직렬로 결합된 저항기 및 커패시터(도시되지 않음)는 기준 전압(VREF<4> 및/또는 VREF<0>)의 출력 단자에 결합될 수 있다. 저항기 및 커패시터는 op-amp들(520A 및 520B)을 보상하기 위해 선택될 수 있다(예로서, 극 영점 추적 주파수 보상). 이것은 저압 발생기(500)에 대한 보다 많은 안정성을 제공할 수 있다.
기준 전압 발생기들(100, 200, 및/또는 500)은 동시에 다수의 기준 전압들을 제공하기 위해 사용될 수 있다. 여기에서 설명된 기준 전압 발생기들은 기준 전압 라인 상에서의 큰 용량성 부하를 갖고서도 빠른 응답 시간을 가질 수 있다. 몇몇 실시예들에서, 여기에서 설명된 기준 전압 발생기들(100, 200, 및/또는 500)은 메모리 디바이스의 데이터(DQ) 및/또는 명령어/어드레스에 대한 입력 버퍼들의 부정합 교정을 위해 사용될 수 있다. 동시에 다수의 기준 전압들의 이용 가능성은 각각의 입력 버퍼가 상이한 기준 전압을 수신하도록 허용할 수 있다. 하나 이상의 다중화기들을 가진 전압 분배기로부터의 다양한 전압 레벨들로부터 선택하기 위한 능력은 광범위한 기준 전압 레벨들이 사용되도록 허용할 수 있다. 이것은 입력 버퍼 부정합을 최소화하는 것을 가능하게 할 것이다. 기준 전압 발생기들(100, 200, 및/또는 500)은 또한 다른 애플리케이션들에서 사용될 수 있다.
도 6은 본 개시의 실시예에 따른 메모리(600)를 예시한다. 메모리(600)는 메모리 셀들의 어레이(602)를 포함하며, 이것은 예를 들면, 휘발성 메모리 셀들(예로서, DRAM 메모리 셀들, SRAM 메모리 셀들), 비-휘발성 메모리 셀들(예로서, 플래시 메모리 셀들), 또는 몇몇 다른 유형들의 메모리 셀들일 수 있다. 메모리(600)는 명령어 버스(608)를 통해 메모리 명령어들을 수신하며 다양한 메모리 동작들을 실행하기 위해 메모리(600) 내에서 대응하는 제어 신호들을 발생시키는 명령어 디코더(606)를 포함한다. 명령어 디코더(606)는 메모리 어레이(602) 상에서 다양한 동작들을 수행하기 위해 명령어 버스(608)에 인가된 메모리 명령어들에 응답한다. 예를 들면, 명령어 디코더(606)는 메모리 어레이(602)로부터 데이터를 판독하며 그것으로 데이터를 기록하도록 내부 제어 신호들을 발생시키기 위해 사용된다. 로우 및 컬럼 어드레스 신호들은 어드레스 버스(620)를 통해 메모리(600)에 인가되며 어드레스 래치(610)로 제공된다. 어드레스 래치(610)는 그 후 별개의 컬럼 어드레스 및 별개의 로우 어드레스를 출력한다.
로우 및 컬럼 어드레스들은 어드레스 래치(610)에 의해 각각 로우 어드레스 디코더(622) 및 컬럼 어드레스 디코더(628)로 제공된다. 컬럼 어드레스 디코더(628)는 각각의 컬럼 어드레스들에 대응하는 어레이(602)를 통해 연장된 비트 라인들을 선택한다. 로우 어드레스 디코더(622)는 수신된 로우 어드레스들에 대응하는 어레이(602)에서 메모리 셀들의 각각의 로우들을 활성화시키는 워드 라인 구동기(624)에 연결된다. 수신된 컬럼 어드레스에 대응하는 선택된 데이터 라인(예로서, 비트 라인 또는 비트 라인들)은 입력-출력 데이터 버스(640)를 통해 데이터 출력 버퍼(634)로 판독 데이터를 제공하기 위해 판독/기록 회로(630)에 결합된다. 기록 데이터는 데이터 입력 버퍼(644) 및 메모리 어레이 판독/기록 회로(630)를 통해 메모리 어레이(602)에 인가된다.
입력 데이터 버퍼(644)는 예를 들면, 기록 명령어에 응답하여 어레이(602)에 저장하기 위해, 예를 들면, 메모리 제어기(도시되지 않음)로부터 데이터를 수신할 수 있다. 출력 버퍼(634)는 예를 들면, 판독 명령어에 응답하여 어레이(602)에 저장된 데이터를 메모리 제어기로 제공할 수 있다.
몇몇 실시예들에서, 입력 데이터 버퍼(644)는 기준 전압 발생기(VREFGEN)(650)에 결합될 수 있다. VREFGEN(650)은 여기에서 개시된 실시예, 예를 들면, 도 2에 예시된 기준 전압 발생기(200) 또는 도 5에 예시된 기준 전압 발생기(500)에 따라 구현될 수 있다. VREFGEN(650)은 하나 이상의 기준 전압들을 입력 데이터 버퍼(644)로 제공할 수 있다. 몇몇 실시예들에서, VREFGEN(650)은 하나 이상의 기준 전압들을 입력 버퍼(644)의 입력 데이터 라인으로 제공할 수 있다. 하나 이상의 기준 전압들은 입력 데이터 버퍼(644)를 교정하기 위해 사용될 수 있다. 몇몇 실시예들에서, 다중화기(도시되지 않음)는 VREFGEN(650)을 입력 버퍼(644)에 결합할 수 있다. 다중화기는 VREFGEN(650)으로부터의 하나 이상의 기준 전압들 중 선택된 기준 전압을 입력 버퍼(644)에 인가할 수 있다. 몇몇 실시예들에서, 입력 버퍼(644)는 다수의 입력 버퍼들을 포함할 수 있으며, 하나 이상의 기준 전압들은 VREFGEN(650)으로부터 다수의 입력 버퍼들로 제공될 수 있다. 다른 구성들이 또한 사용될 수 있다.
본 발명의 실시예들에 따른 메모리들은 이에 제한되지 않지만, 컴퓨팅 시스템들, 전자 저장 시스템들, 카메라들, 전화기들, 무선 디바이스들, 디스플레이들, 칩 셋들, 셋 탑 박스들, 또는 게이밍 시스템들을 포함한 다양한 전자 디바이스들 중 임의의 것에 사용될 수 있다.
앞서 말한 것으로부터, 본 발명의 특정 실시예들이 예시의 목적을 위해 여기에서 설명되었지만, 다양한 수정들이 본 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 따라서, 본 발명은 첨부된 청구항들에 의한 경우를 제외하고 제한되지 않는다.

Claims (36)

  1. 장치에 있어서,
    복수의 전압들을 수신하며 선택된 전압을 제공하도록 구성된 다중화기;
    제1 입력에서 상기 선택된 전압을 수신하며 출력으로부터 제1 기준 전압을 제공하도록 구성된 연산 증폭기;
    상기 연산 증폭기의 상기 출력에 결합된 저항기;
    상기 저항기에 결합된 제1 조정 가능 저항기로서, 제2 기준 전압이 상기 저항기 및 상기 제1 조정 가능 저항기 사이로부터 제공되는, 상기 제1 조정 가능 저항기; 및
    상기 제1 조정 가능 저항기에 그리고 상기 연산 증폭기의 제2 입력에 결합된 제2 조정 가능 저항기로서, 상기 제2 조정 가능 저항기는 상기 저항기를 통해 정전류를 유지하도록 구성되는, 상기 제2 조정 가능 저항기를 포함하는, 장치.
  2. 청구항 1에 있어서,
    입력 전압을 수신하며 상기 복수의 전압들을 제공하기 위해 상기 입력 전압을 분배하도록 구성된 전압 분배기를 더 포함하며, 상기 다중화기는 상기 전압 분배기에 결합되며 상기 복수의 전압들을 수신하고 상기 복수의 전압들로부터 전압을 선택하며 선택된 상기 전압을 상기 연산 증폭기로 제공하도록 구성되는, 장치.
  3. 청구항 2에 있어서,
    상기 다중화기에 결합된 제어기를 더 포함하며, 상기 제어기는 상기 연산 증폭기에 의해 수신된 상기 선택된 전압을 선택하도록 상기 다중화기를 제어하도록 구성되는, 장치.
  4. 청구항 2에 있어서,
    상기 전압 분배기는 직렬로 결합된 복수의 저항기들을 포함하는, 장치.
  5. 청구항 1에 있어서,
    상기 저항기 및 상기 제1 조정 가능 저항기 사이에 직렬로 결합된 복수의 저항기들을 더 포함하며, 기준 전압들은 상기 복수의 저항기들 중 인접한 것들 사이로부터 제공되는, 장치.
  6. 청구항 5에 있어서,
    상기 복수의 저항기들 중 인접한 것들 사이로부터 제공된 상기 기준 전압들은 상이한 전압들인, 장치.
  7. 청구항 1에 있어서,
    상기 제1 기준 전압 및 상기 제2 기준 전압 간 전압 차는 일정한, 장치.
  8. 청구항 1에 있어서,
    상기 연산 증폭기는 클래스 AB 연산 증폭기인, 장치.
  9. 청구항 1에 있어서,
    상기 연산 증폭기의 출력에 그리고 상기 저항기 및 상기 제1 조정 가능 저항기 사이에 결합된 커패시터를 더 포함하는, 장치.
  10. 청구항 1에 있어서,
    상기 연산 증폭기의 상기 출력 및 음의 전원 사이에 직렬로 결합된 제2 저항기 및 커패시터를 더 포함하는, 장치.
  11. 청구항 1에 있어서,
    상기 제1 및 제2 조정 가능 저항기들은 트리밍된 저항기들인, 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 방법에 있어서,
    다중화기로 제공되는 기준 전압(RV) 파라미터에 응답하여 상기 다중화기에 의해 연산 증폭기로 선택된 전압을 제공하며 제1 기준 전압을 출력하는 단계;
    복수의 기준 전압들을 제공하기 위해 상기 제1 기준 전압을 제1 저항기와 분배하는 단계;
    상기 제1 저항기의 출력을 피드백으로서 상기 연산 증폭기로 제공하는 단계; 및
    상기 RV 파라미터에 응답하여 상기 제1 저항기를 통해 정전류를 유지하는 단계를 포함하는, 방법.
  22. 청구항 21에 있어서,
    복수의 전압들을 제공하기 위해 소스 전압을 분배하는 단계; 및
    상기 복수의 전압들로부터 상기 선택된 전압을 선택하는 단계를 더 포함하는, 방법.
  23. 청구항 21에 있어서,
    상기 제1 저항기는 복수의 저항기들을 포함하는, 방법.
  24. 청구항 21에 있어서,
    상기 제1 저항기를 통해 상기 정전류를 유지하는 단계는 상기 제1 저항기에 결합된 제1 조정 가능 저항기를 조정하는 단계를 포함하는, 방법.
  25. 청구항 3에 있어서,
    상기 제어기는 기준 전압(RV) 파라미터를 제공함으로써 상기 다중화기를 제어하도록 구성되며,
    상기 다중화기는 상기 RV 파라미터에 응답하여 선택된 전압을 제공하도록 구성되는, 장치.
  26. 청구항 25에 있어서,
    상기 제2 조정 가능 저항기의 크기는 상기 제1 기준 전압 및 상기 제2 기준 전압 간 전압 차가 일정한 방식으로 조정되는, 장치.
  27. 청구항 26에 있어서,
    상기 제2 조정 가능 저항기의 크기는 상기 RV 파라미터에 응답하여, 상기 제1 기준 전압 및 상기 제2 기준 전압 간 전압 차가 일정한 방식으로 조정되는, 장치.
  28. 청구항 24에 있어서,
    상기 제1 저항기를 통해 상기 정전류를 유지하는 단계는 상기 제1 저항기가 결합되는 노드가 아닌 노드에서 결합된 상기 제1 조정 가능 저항기에 결합된 제2 조정 가능 저항기의 크기를 조정하는 단계를 포함하는, 방법.
  29. 청구항 28에 있어서,
    상기 제2 조정 가능 저항기의 크기를 조정하는 단계는 상기 제1 기준 전압과 제2 기준 전압 사이의 전압 차가 일정한 방식으로 실행되고, 상기 제2 기준 전압은 상기 제1 저항기와 상기 제1 조정 가능 저항기 사이로부터 제공되는, 방법.
  30. 삭제
  31. 장치에 있어서,
    복수의 전압들을 수신하며 기준 전압을 제공하기 위해 상기 복수의 전압들 중 하나를 선택하도록 구성된 다중화기;
    제1 입력, 제2 입력 및 출력을 포함한 연산 증폭기로서, 상기 제1 입력은 상기 기준 전압을 수신하도록 구성되는, 상기 연산 증폭기;
    상기 연산 증폭기의 상기 출력 및 회로 노드 사이에 결합된 제1 저항기로서, 상기 회로 노드는 상기 연산 증폭기의 상기 제2 입력에 결합되는, 상기 제1 저항기; 및
    상기 회로 노드 및 전력 공급 라인 사이에 결합된 제2 저항기로서, 상기 제2 저항기는 상기 다중화기가 상기 기준 전압의 레벨을 변경하기 위해 상기 복수의 전압들 중 상이한 것을 선택할 때 상기 제1 저항기를 통해 흐르는 전류가 일정해지도록 가변 저항을 나타내기 위해 구성되는, 상기 제2 저항기를 포함하는, 장치.
  32. 청구항 31에 있어서,
    상기 제1 저항기를 통해 흐르는 상기 전류가 상기 하나 이상의 부가적인 저항기들을 통해 추가로 흐르도록 상기 제1 저항기와 직렬로 상기 회로 노드 및 상기 연산 증폭기의 상기 출력 사이에 결합된 하나 이상의 부가적인 저항기들을 더 포함하는, 장치.
  33. 청구항 31에 있어서,
    상기 다중화기는 적어도 부분적으로, 제어 정보에 응답하여 상기 복수의 전압들 중 하나를 선택하도록 구성되며, 상기 제2 저항기는 적어도 부분적으로, 상기 제어 정보에 응답하여 가변 저항을 나타내도록 구성되는, 장치.
  34. 삭제
  35. 삭제
  36. 삭제
KR1020177023892A 2015-06-15 2016-06-06 기준 전압들을 제공하기 위한 장치들 및 방법들 KR102073710B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
PCT/CN2015/081435 WO2016201596A1 (en) 2015-06-15 2015-06-15 Apparatuses and methods for providing reference voltages
US14/777,854 US10168724B2 (en) 2015-06-15 2015-06-15 Apparatuses and methods for providing reference voltages
CNPCT/CN2015/081435 2015-06-15
US14/777,854 2015-09-17
PCT/CN2016/084933 WO2016202185A1 (en) 2015-06-15 2016-06-06 Apparatuses and methods for providing reference voltages

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207002899A Division KR102241737B1 (ko) 2015-06-15 2016-06-06 기준 전압들을 제공하기 위한 장치들 및 방법들

Publications (2)

Publication Number Publication Date
KR20170109003A KR20170109003A (ko) 2017-09-27
KR102073710B1 true KR102073710B1 (ko) 2020-02-05

Family

ID=57544688

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177023892A KR102073710B1 (ko) 2015-06-15 2016-06-06 기준 전압들을 제공하기 위한 장치들 및 방법들
KR1020207002899A KR102241737B1 (ko) 2015-06-15 2016-06-06 기준 전압들을 제공하기 위한 장치들 및 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207002899A KR102241737B1 (ko) 2015-06-15 2016-06-06 기준 전압들을 제공하기 위한 장치들 및 방법들

Country Status (5)

Country Link
US (3) US10168724B2 (ko)
EP (2) EP3308467A4 (ko)
KR (2) KR102073710B1 (ko)
CN (1) CN107431490B (ko)
WO (2) WO2016201596A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
WO2016201596A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10585672B2 (en) * 2016-04-14 2020-03-10 International Business Machines Corporation Memory device command-address-control calibration
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
US10468089B1 (en) * 2018-06-04 2019-11-05 Nanya Technology Corporation Voltage-stabilizing circuit, DRAM, and method for stabilizing a bit line voltage
US11088666B2 (en) * 2018-10-11 2021-08-10 Microchip Technology Incorporated Operational amplifier with controllable output modes
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
US10892005B1 (en) 2019-11-26 2021-01-12 Micron Technology, Inc. Distributed bias generation for an input buffer
WO2021259442A1 (en) * 2020-06-22 2021-12-30 Huawei Technologies Co., Ltd. Cascode amplifier with a feedback circuit for providing a bias voltage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024129A1 (en) * 2003-07-29 2005-02-03 Ji-Eun Jang Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming
US20070217271A1 (en) * 2006-03-20 2007-09-20 Harold Kutz Variable reference voltage circuit for non-volatile memory
US20070274116A1 (en) * 2006-05-24 2007-11-29 Choy Jon S Multi-level voltage adjustment

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327376A (ja) 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路
JP3676904B2 (ja) 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路
JP3223844B2 (ja) * 1997-06-27 2001-10-29 日本電気株式会社 基準電圧発生装置
JPH11121694A (ja) * 1997-10-14 1999-04-30 Toshiba Corp 基準電圧発生回路およびその調整方法
KR100304955B1 (ko) * 1998-08-20 2001-09-24 김영환 디지털/아날로그변환기
US6724658B2 (en) 2001-01-15 2004-04-20 Stmicroelectronics S.R.L. Method and circuit for generating reference voltages for reading a multilevel memory cell
JP2002366112A (ja) 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP3573722B2 (ja) * 2001-06-21 2004-10-06 Ｎｅｃマイクロシステム株式会社 電圧レギュレータ
KR100538226B1 (ko) * 2003-07-18 2005-12-21 삼성전자주식회사 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
JP2006072860A (ja) * 2004-09-03 2006-03-16 Rohm Co Ltd 負荷駆動用半導体装置
JP4643954B2 (ja) 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
CN101005237A (zh) * 2006-01-18 2007-07-25 国际整流器公司 用于电压转换器的电流检测放大器
US20070164888A1 (en) * 2006-01-19 2007-07-19 Sangbeom Park Robust reference generation circuit for A/D converter
JP4861047B2 (ja) 2006-04-24 2012-01-25 株式会社東芝 電圧発生回路及びこれを備える半導体記憶装置
CN100495128C (zh) * 2006-04-30 2009-06-03 北京京东方光电科技有限公司 一种伽玛参考电压产生电路
JP4966592B2 (ja) 2006-06-09 2012-07-04 ローム株式会社 電源回路
US7504979B1 (en) 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
CN101657969A (zh) * 2007-04-17 2010-02-24 密克罗奇普技术公司 使用内部电压参考的模-数转换器偏移和增益校准
US7710303B2 (en) 2007-04-17 2010-05-04 Microchip Technology Incorporated Analog-to-digital converter offset and gain calibration using internal voltage references
US7474245B1 (en) * 2007-09-13 2009-01-06 Himax Technologies Limited Digital-to-analog converter
JP2009087293A (ja) 2007-10-03 2009-04-23 Nec Electronics Corp 安定化電源回路
TWM339079U (en) 2008-01-02 2008-08-21 Mstar Semiconductor Inc Voltage generating circuit
US8446142B2 (en) 2008-03-12 2013-05-21 O2Micro, Inc. Capacity detector for detecting capacity of an energy storage unit
US7944248B2 (en) 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit
JP2010164827A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置
KR101127341B1 (ko) 2010-07-16 2012-03-29 엘에스산전 주식회사 아날로그 입력모듈의 과전압 보호장치
CN102055314B (zh) * 2010-11-16 2012-12-19 香港应用科技研究院有限公司 具有增强抗扰度和进程容忍度的可编程电磁干扰抑制
US9313564B2 (en) * 2012-04-19 2016-04-12 Broadcom Corporation Line interface unit with feedback control
JP6147035B2 (ja) 2013-03-11 2017-06-14 シナプティクス・ジャパン合同会社 表示パネルドライバ及び表示装置
US10061444B2 (en) * 2013-07-31 2018-08-28 Apple Inc. Self capacitance touch sensing
WO2016201596A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10162377B2 (en) 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024129A1 (en) * 2003-07-29 2005-02-03 Ji-Eun Jang Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming
US20070217271A1 (en) * 2006-03-20 2007-09-20 Harold Kutz Variable reference voltage circuit for non-volatile memory
US20070274116A1 (en) * 2006-05-24 2007-11-29 Choy Jon S Multi-level voltage adjustment

Also Published As

Publication number Publication date
US10168724B2 (en) 2019-01-01
US20170017252A1 (en) 2017-01-19
EP3308467A4 (en) 2019-01-23
WO2016202185A1 (en) 2016-12-22
US20190033905A1 (en) 2019-01-31
WO2016201596A1 (en) 2016-12-22
CN107431490A (zh) 2017-12-01
CN107431490B (zh) 2021-09-24
KR102241737B1 (ko) 2021-04-20
US11119523B2 (en) 2021-09-14
US11150681B2 (en) 2021-10-19
EP4149006A1 (en) 2023-03-15
US20190094900A1 (en) 2019-03-28
KR20200014941A (ko) 2020-02-11
KR20170109003A (ko) 2017-09-27
EP3308467A1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
KR102073710B1 (ko) 기준 전압들을 제공하기 위한 장치들 및 방법들
US9274539B2 (en) Voltage trimming circuit and method of semiconductor apparatus
US9958887B2 (en) Device having internal voltage generating circuit
US9753479B2 (en) Multi-standard, automatic impedance controlled driver with supply regulation
US10678284B2 (en) Apparatuses and methods for temperature independent current generations
US20160036417A1 (en) Calibration circuit, integrated circuit having calibration circuit, and calibration method
JP6225293B2 (ja) 高速フラッシュメモリシステム用のビット線レギュレータ
US10162377B2 (en) Apparatuses and methods for providing reference voltages
JP2012048349A (ja) 半導体装置
US10490259B2 (en) Integrated circuit
US10216213B2 (en) Methods and apparatuses including a process, voltage, and temperature independent current generator circuit
JP4558649B2 (ja) 遅延回路、及び試験装置
US10340857B2 (en) Amplifier circuit
US7205799B2 (en) Input buffer having a stabilized operating point and an associated method
KR20150133234A (ko) 반도체 장치
US20200409405A1 (en) Voltage trimming circuit and voltage generation circuit including the same
JP2021043786A (ja) 半導体装置および電圧供給方法
KR102487430B1 (ko) 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
US10921840B2 (en) Voltage generator, semiconductor apparatus and semiconductor system using the voltage generator
KR20160121233A (ko) 반도체 메모리 장치
KR101096216B1 (ko) 내부전압발생회로
KR20190075206A (ko) 수신 회로 및 이를 이용하는 집적 회로 시스템
KR20100076798A (ko) 코어전압 발생회로
JP2011139608A (ja) 半導体記憶装置及びその装置に用いる電圧発生回路の設定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant