KR101096216B1 - 내부전압발생회로 - Google Patents

내부전압발생회로 Download PDF

Info

Publication number
KR101096216B1
KR101096216B1 KR1020090134881A KR20090134881A KR101096216B1 KR 101096216 B1 KR101096216 B1 KR 101096216B1 KR 1020090134881 A KR1020090134881 A KR 1020090134881A KR 20090134881 A KR20090134881 A KR 20090134881A KR 101096216 B1 KR101096216 B1 KR 101096216B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
internal
internal voltage
output
Prior art date
Application number
KR1020090134881A
Other languages
English (en)
Other versions
KR20110078144A (ko
Inventor
임재혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134881A priority Critical patent/KR101096216B1/ko
Publication of KR20110078144A publication Critical patent/KR20110078144A/ko
Application granted granted Critical
Publication of KR101096216B1 publication Critical patent/KR101096216B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 발생되는 내부전압을 가변 제어 가능한 내부전압 발생회로에 관한 것이다. 본 발명의 내부전압발생회로는, 일정한 레벨의 제 1 기준전압을 발생하는 제 1 기준전압발생수단; 상기 제 1 기준전압을 이용하여 다양한 전위의 제 2 기준전압을 발생하고, 속도정보를 이용하여 상기 발생되는 제 2 기준전압을 가변시키는 제 2 기준전압발생수단; 및 상기 제 2 기준전압을 이용하여 내부전압을 발생하는 내부전압발생수단을 포함하는 것을 특징으로 한다. 이러한 특징에 따르면 본 발명은 패키지 단계에서 내부 동작속도가 높아지거나 반대로 낮아지는 경우에 따라 내부전압을 가변시키는 것이 가능하여, 제품의 최적 사용에 따른 절전효과 등을 얻을 수 있다.
반도체, 메모리장치, 내부전압, 가변

Description

내부전압발생회로{INTERNAL VOLTAGE GENERATOR CIRCUIT}
본 발명은 내부전압 발생회로에 관한 것으로, 더욱 상세하게는 발생되는 내부전압을 가변 제어 가능한 내부전압 발생회로에 관한 것이다.
반도체장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다.
그리고 반도체장치는 외부에서 공급되는 전원전압을 이용하여 여러 종류 레벨의 내부전압을 만들어서 사용하고 있다. 특히, 반도체 메모리장치(DRAM)의 경우는, 메모리장치의 뱅크영역(CORE)과 주변영역(PERI)에서 사용하는 전압인 VCORE, 셀 트랜지스터 게이트(워드라인)에 인가되는 외부전위(VDD)보다 높은 전압인 VPP전압, 셀 트랜지스터의 벌크에 사용되는 접지전압(VSS)보다 낮은 전압인 음전압(VBB) 등을 만들어 사용하고 있다.
이러한 내부전압들을 만들기 위해서는 차지펌핑(charge pumping) 방식(VBB, VPP의 경우)과 컨버팅(down converting)방식(VCORE의 경우) 등을 사용하고 있는데, 일반적으로 어떠한 방법을 사용하던지 1차적으로는 기준이 되는 내부전압(내부 기준전압 : VREF)을 만든 후, 이를 이용하여 다시 2차적으로 새로운 내부전압(VBB,VPP,VCORE)을 만드는 방법을 사용하고 있다.
이러한 내부 기준전압은 앞서 언급한 바와 같이, 낮은 동작 전원에서 PVT (Process, Voltage, Temperature ; 공정, 전압, 온도) 변화에 대해 일정한 레벨을 가져야 한다.
도 1은 일반적인 내부전압 발생회로의 개념도를 도시하고 있다.
도시하고 있는 바와 같이, 내부전압 발생장치는, 외부 공급전원(VDD) 레벨과 무관하게 일정한 1차 기준전압을 발생하는 1차 기준전압발생기(10)와, 상기 1차 기준전압발생기(10)에서 발생한 1차 기준전압을 입력받아서 내부전원에 기준이 되는 2차 기준전압을 발생하는 2차 기준전압발생기(20)와, 상기 2차 기준전압발생기(20)에서 발생한 2차 기준전압을 이용하여 내부회로에 이용할 내부전압을 발생하는 내부전압발생기(30)로 구성되어진다.
이때 이용되어지는 2차 기준전압 발생기(20)의 상세 구성을 도 2에 도시하고 있다.
도시하고 있는 바와 같이, 2차 기준전압발생기는, 기준전압(VREF)과 피드백 되는 전압(VFEED)을 입력하여 차동 증폭하는 차동 증폭기회로와, 상기 차동 증폭기 회로의 출력을 드라이빙하는 구동부, 그리고 상기 구동부의 출력을 분압해서 원하는 크기의 내부전압을 발생하는 저항 디바이더(DIVIDER)로 구성된다.
그리고 상기 내부전압발생기(30)의 상세 구성을 도 3에 도시하고 있다.
도시하고 있는 바와 같이, 상기 2차 기준전압발생기(20)에서 발생한 2차 기준전압(VREFP)과 피드백 전압을 입력하여 차동 증폭하는 차동 증폭기회로와, 상기 차동 증폭기회로의 출력을 드라이빙하는 구동부로 구성된다.
따라서 종래 내부전압 발생회로는, 1차 기준전압 발생기(10)에서 결정된 1차 기준전압을 이용하여 2차 기준전압을 생성한다. 그리고 생성된 2차 기준전압을 이용하여 적정크기의 내부전압을 생성하고 있다. 이와 같이 종래는 2차 기준전압을 이용하여 최종 내부전압을 발생하고 있다. 그리고 상기 2차 기준전압은 미리 세팅된 값으로 결정되어진다.
한편, 내부전압 발생회로에서 최종 발생되는 내부전압을 생성할 때, 웨이퍼(WAFER) 상태에서 2차 기준전압발생기(20)에서 발생될 2차 기준전압을 트리밍(TRIMMING)하게 된다. 즉, 상기 2차 기준전압발생기(20)에서 발생되는 2차 기준전압은 웨이퍼 상태에서 트리밍되어, 패키지상태에서는 이미 결정된 전압만의 사용이 가능하게 된다. 다시 말해서 웨이퍼 상태에서 상기 2차 기준전압발생기(20)의 발생 전압은 조정이 가능하지만, 패키지상태에서는 더 이상의 2차 기준전압의 조정이 불가능하게 되는 것이다. 이러한 점으로 인해서 종래는 패키지 상태에서 내부 기준전압의 조정이 불가능한 문제가 있다.
더불어 반도체 제조장치의 제조 과정 상, 전위 조정을 먼저하고 속도 테스트는 나중에 하는 시퀀스로 구성되기 때문에, 웨이퍼 상태에서는 하이 스피드 테스트(HIGH SPEED TEST)가 이루어지지 못하고, 패키지 상태에서 상기 하이 스피드 테스트가 이루어진다. 따라서 종래는 속도에 맞는 2차 기준전압의 조정도 원활하게 이루어지지 못하는 문제가 있다.
따라서 본 발명은 상기 문제점을 해결하기 위한 것으로, 패키지 상태에서 속도에 따라 발생되는 내부전압을 가변 제어할 수 있는 내부전압 발생회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 내부전압 발생회로는, 일정한 레벨의 제 1 기준전압을 발생하는 제 1 기준전압발생수단; 상기 제 1 기준전압을 이용하여 다양한 전위의 제 2 기준전압을 발생하고, 속도정보를 이용하여 상기 발생되는 제 2 기준전압을 가변시키는 제 2 기준전압발생수단; 및 상기 제 2 기준전압을 이용하여 내부전압을 발생하는 내부전압발생수단을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 내부전압발생회로는, 일정한 레벨의 제 1 기준전압을 발생하는 제 1 기준전압발생수단; 상기 제 1 기준전압을 이용하여 제 2 기준전압을 발생하는 제 2 기준전압발생수단; 상기 제 2 기준전압을 이용하여 다양한 전위의 내부전압을 발생하고, 속도정보를 이용하여 상기 발생되는 내부전압을 가변시키는 내부전압발생수단을 포함하는 것을 특징으로 한다.
본 발명은 내부전압을 생성함에 있어서, 발생되는 내부전압의 전위가 가변할 수 있도록 제어하는 것을 특징으로 한다. 따라서 본 발명은 패키지 단계에서 내부 동작속도가 높아지거나 반대로 낮아지는 경우에 따라 내부전압을 가변시키는 것이 가능하여, 제품의 최적 사용에 따른 절전효과 등을 얻을 수 있다.
이하 첨부한 도면을 참조하여 본 발명에 따른 내부전압 발생회로에 대해서 자세하게 살펴보기로 한다.
본 발명의 내부전압 발생회로도 도 1에 도시하고 있는 바와 같이, 외부 공급전원(VDD) 레벨과 무관하게 일정한 1차 기준전압을 발생하는 1차 기준전압발생기(10)와, 상기 1차 기준전압발생기(10)에서 발생한 1차 기준전압을 입력받아서 내부전원에 기준이 되는 2차 기준전압을 발생하는 2차 기준전압발생기(20)와, 상기 2차 기준전압발생기(20)에서 발생한 2차 기준전압을 이용하여 내부회로에 이용할 내부전압을 발생하는 내부전압발생기(30)로 구성되어진다.
상기 구성에서 1차 기준전압발생기는 본 발명의 내용과는 무관하므로 자세한 언급은 생략하기로 한다.
도 4는 본 발명의 일 실시예에 따른 2차 기준전압 설정을 위한 상세 구성도이다.
본 발명의 2차 기준전압발생기는, 기준전압(VREF)과 피드백 되는 전압(VFEED)을 입력하여 차동 증폭하는 차동 증폭기회로와, 상기 차동 증폭기회로의 출력을 드라이빙하는 구동부, 상기 구동부의 출력을 분압하여 상기 차동 증폭기회로로 피드백시키기 위한 피드백부, 상기 구동부의 출력을 분압해서 원하는 크기의 내부전압을 발생하는 저항 디바이더(DIVIDER), 그리고 상기 저항 디바이더를 통한 출력전압의 선택을 위한 선택스위치부로 구성된다.
상기 차동 증폭기회로는, 1차 기준전압발생기에서 발생된 1차 기준전압(VREF)을 입력하는 NMOS 트랜지스터(N11), 상기 피드백부에서 피드백되는 전압을 입력하는 NMOS 트랜지스터(N12)로 구성된 입력부를 포함한다. 상기 차동 증폭기회로는, 두개의 PMOS 트랜지스터(P11,P12)를 연결한 전류 미러형으로 구성되어 외부 공급전압(VDD)을 프리차지하는 프리차지부를 포함한다. 그리고 상기 입력부를 접지전원과 연결하고, 기준전압(VREF)을 게이트단자로 입력하여, 상기 차동 증폭기회로를 인에이블시키는 NMOS 트랜지스터(13)를 포함한다.
상기 구동부는, 상기 차동 증폭기회로의 출력에 의해서 구동되어 외부 공급전압(VDD)을 제공하는 PMOS 트랜지스터(P13)로 구성된다. 상기 PMOS 트랜지스터(P13)의 게이트단자는 상기 차동 증폭기회로의 출력단에 연결되고, 소스단자는 외부공급전압(VDD)에 연결되며, 드레인단자는 출력전압을 발생하기 위한 상기 저항 디바이더부에 연결된다.
상기 피드백부는, 상기 구동부와 접지전원 사이에 전압 분배용 저항(R11,R12)이 직렬 연결되고, 상기 저항에 의해서 분배된 전압이 상기 차동 증 폭기회로의 NMOS 트랜지스터(N12)의 게이트단자로 제공되어진다.
상기 저항 디바이더는, 상기 구동부의 출력단과 접지전원 사이에 다수개의 저항(R13~R17)이 직렬로 연결되고, 상기 각각의 저항에 의해서 상기 구동부의 출력전압이 디바이딩되도록 구성하고 있다.
그리고 상기 선택스위칭부는, 상기 저항 디바이더를 구성하고 있는 각각의 저항에 의해서 디바이딩된 전압이 출력되는 출력단에 연결된 스위치들(50~56)로 구성된다. 상기 스위치들은, 이중 제어가 이루어지는 트랜스미션 게이트로 구성 가능하다. 상기 스위치들의 제어는, 모드레지스터세트(MRS)를 통해 세팅된 카스 레이턴시(CL: CAS Latency) 정보를 통해서 이루어진다.
상기 구성으로 이루어진 본 발명의 실시예에 따른 내부전압발생회로의 동작은 다음과 같이 이루어진다.
먼저 1차 기준전압발생기에서 발생된 1차 기준전압(VREF)이 2차 기준전압발생기에 입력된다.
상기 2차 기준전압발생기는, 입력된 1차 기준전압을 피드백전압과 비교하여 차동 증폭한다. 이렇게 차동 증폭된 신호가 구동부의 PMOS 트랜지스터(P13)를 구동해서 2차 기준전압을 발생한다.
한편, 상기 구동부에서 발생한 2차 기준전압은 저항 디바이더를 통해 디바이딩되는데, 모드레지스터세트에서 제공한 CL 정보에 의해서 적정의 스위치가 선택되어진다. 즉, 제공된 CL 정보가 CL(n)일 때, 스위치(56)가 턴-온 동작되어서 저항(R13~R17)에 의해서 결정된 전압이 2차 기준전압으로 발생한다. 만약 제공된 CL 정보가 CL(n+1) 일 때, 스위치(54)가 턴-온 동작되어서 저항(R13~R16)에 의해서 결정된 전압이 2차 기준전압으로 발생한다. 그리고 제공된 CL 정보가 CL(n+2) 일 때, 스위치(52)가 턴-온 동작되어서 저항(R13~R15)에 의해서 결정된 전압이 2차 기준전압으로 발생한다. 그리고 제공된 CL 정보가 CL(n+3) 일 때, 스위치(50)가 턴-온 동작되어서 저항(R13~R14)에 의해서 결정된 전압이 2차 기준전압으로 발생한다.
상기와 같이 CL 정보에 의해서 저항 디바이더를 통한 출력전압을 결정할 때, 메모리의 동작속도가 빨라져서 내부전압 발생을 위한 기준전압의 전위를 높이고자 할 때, 상단의 스위치가 온 동작되도록 제어한다. 따라서 상단의 스위치가 동작될 수록 저항 디바이더에 의해서 출력되는 전압의 전위는 올라가고, 하단의 스위치가 동작될 수록 저항 디바이더에 의해서 출력되는 전압의 전위는 내려간다. 즉, 속도 정보를 포함하고 있는 CL 정보가 높아질수록 출력전압은 높아지도록 하고, 그 결과 내부전위가 고속으로 갈수록 자연스럽게 높아지도록 구성된다.
이와 같이 상기 2차 기준전압발생기에서 조정된 2차 기준전압이 내부전압발생기(30)에 제공되면, 내부전압발생기(30)는 상기 조정된 2차 기준전압을 이용하여 원하는 크기의 내부전압 발생이 가능하게 된다.
다음은 본 발명의 다른 실시예에 따른 내부전압 발생회로에 대해서 설명한다.
앞서 설명하고 있는 내부전압 발생회로는, 내부전압발생기에 입력되는 2차 기준전압을 조정하여 최종 발생될 내부전압을 조정하는 경우이다. 그러나 이번 실시예는 최종 내부전압 발생을 위한 내부전압발생기의 출력전압을 조정하는 경우에 대해서 설명한다.
도 5는 본 발명의 일 실시예에 따른 내부전압발생회로 중에서 최종 내부전압을 발생하는 내부전압발생기의 상세 구성도이다.
본 발명의 내부전압발생기는, 2차 기준전압발생기에서 발생된 2차 기준전압(VREFP)과 피드백 되는 전압을 입력하여 차동 증폭하는 차동 증폭기회로와, 상기 차동 증폭기회로의 출력을 드라이빙하는 구동부, 상기 구동부의 출력을 분압하여 상기 차동 증폭기회로로 피드백시키기 위한 전압분압부, 상기 전압분압부의 동작 저항을 선택하여, 상기 구동부의 출력전압에 걸리는 저항을 선택하는 저항선택부로 구성된다.
상기 차동 증폭기회로는, 2차 기준전압발생기에서 발생된 2차 기준전압(VREFP)을 입력하는 NMOS 트랜지스터(N21), 상기 피드백부에서 피드백되는 전압을 입력하는 NMOS 트랜지스터(N22)로 구성된 입력부를 포함한다. 상기 차동 증폭기회로는, 두개의 PMOS 트랜지스터(P21,P22)를 연결한 전류 미러형으로 구성되어 외부 공급전압(VDD)을 프리차지하는 프리차지부를 포함한다. 그리고 상기 입력부를 접지전원과 연결하고, 기준전압(VREF)을 게이트단자로 입력하여, 상기 차동 증폭기회로를 인에이블시키는 NMOS 트랜지스터(23)를 포함한다.
상기 구동부는, 상기 차동 증폭기회로의 출력에 의해서 구동되어 외부 공급전압(VDD)을 제공하는 PMOS 트랜지스터(P23)로 구성된다. 상기 PMOS 트랜지스터(P23)의 게이트단자는 상기 차동 증폭기회로의 출력단에 연결되고, 소스단자는 외부공급전압(VDD)에 연결되며, 드레인단자는 출력전압을 발생하는 출력단자에 연결된다.
상기 피드백부는, 상기 구동부와 접지전원 사이에 전압 분배용 저항(R21~R24)이 직렬 연결되고, 상기 저항에 의해서 분배된 전압이 상기 차동 증폭기회로의 NMOS 트랜지스터(N22)의 게이트단자로 제공되어진다.
상기 저항 선택부는, 상기 피드백부에 연결되고 있는 저항을 선택 가능한 구성으로 상기 선택된 저항에 의해서 상기 구동부의 출력전압이 디바이딩되도록 구성하고 있다. 따라서 상기 저항 선택부는, 상기 저항(R21)의 양단에 연결된 신호라인에 위치한 스위치(60)와, 상기 저항(R23)의 양단에 연결된 신호라인에 위치한 스위치(61)를 포함하여 구성된다. 상기 스위치들은, 이중 제어가 이루어지는 트랜스미션 게이트로 구성 가능하다. 상기 스위치들의 제어는, 모드레지스터세트(MRS)를 통해 세팅된 CL 정보를 통해서 이루어진다.
상기 구성으로 이루어진 본 발명의 실시예에 따른 내부전압발생회로의 동작은 다음과 같이 이루어진다.
먼저 1차 기준전압발생기에서 발생된 1차 기준전압(VREF)이 2차 기준전압발생기에 입력된다. 그리고 2차 기준전압발생기에서 발생된 2차 기준전압(VREFP)이 내부전압발생기에 입력된다.
상기 내부전압발생기는, 입력된 2차 기준전압을 피드백전압과 비교하여 차동 증폭한다. 이렇게 차동 증폭된 신호가 구동부의 PMOS 트랜지스터(P23)를 구동해서 최종 내부전압을 발생한다.
한편, 상기 구동부에서 발생한 내부전압은 저항선택부를 통해 선택된 저항에 의해서 디바이딩되는데, 모드레지스터세트에서 제공한 CL 정보에 의해서 적정의 스위치가 선택되어진다. 즉, 제공된 CL 정보가 CL(n+1) 일 때, 스위치(61)가 턴-온 동작되어서 저항(R21,R22,R24)에 의해서 결정된 전압이 최종 내부전압으로 발생한다. 그리고 제공된 CL 정보가 CL(n-1) 일 때, 스위치(60)가 턴-온 동작되어서 저항(R22,R23,R24)에 의해서 결정된 전압이 최종 내부전압으로 발생한다.
즉, 본 발명의 실시예는, 내부전압발생기의 피드백부에 직렬로 다수개의 저항을 연결하고, 속도정보를 포함하고 있는 CL 정보에 따라 상기 다수개의 저항 일부를 제어하여 출력전위를 가변시키는 제어 방법이다. 따라서 상기 CL 정보에 의해서 저항선택부를 통한 출력전압을 결정할 때, 메모리의 동작속도가 빨라져서 발생되는 내부전압의 전위를 높이고자 할 때, 스위치(61)를 동작시켜서 피드백 전압 노드의 아랫단 저항을 작게 만들어서 출력전압의 레벨을 상승시킨다. 반대로 상기 CL 정보에 의해서 메모리의 동작속도가 느려졌을 때, 발생되는 내부전압의 전위를 낮추고자 할 때, 스위치(60)를 동작시켜서 피드백 전압 노드의 윗단 저항을 작게 만들어서 출력전압 레벨을 하강시킨다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 속도정보를 포함한 CL 정보를 이용하여, 출력전압의 레벨을 가변 제어할 수 있 도록 제어하는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1은 일반적인 내부전압발생회로의 구성도이다.
도 2는 종래 2차 기준전압발생기의 상세 구성도이다.
도 3은 종래 내부전압발생기의 상세 구성도이다.
도 4는 본 발명의 실시예에 따른 2차 기준전압발생기의 상세 구성도이다.
도 5는 본 발명의 실시예에 따른 내부전압발생기의 상세 구성도이다.

Claims (17)

  1. 삭제
  2. 내부전압을 생성하는 내부전압발생회로에 있어서,
    일정한 레벨의 제 1 기준전압을 발생하는 제 1 기준전압발생수단;
    상기 제 1 기준전압을 이용하여 다양한 전위의 제 2 기준전압을 발생하고 상기 내부전압발생회로가 사용되는 시스템의 속도정보를 이용하여 상기 발생되는 제 2 기준전압을 가변시키는 제 2 기준전압발생수단; 및
    상기 제 2 기준전압을 이용하여 내부전압을 발생하는 내부전압발생수단을 포함하며,
    상기 제 2 기준전압발생수단은
    상기 제 1 기준전압과 피드백전압을 비교해서 차동 증폭하는 차동증폭기회로;
    상기 차동증폭기회로의 출력에 의해서 구동되는 구동부;
    상기 구동부의 출력을 이용해 상기 피드백전압을 생성하여 상기 차동증폭기회로로 피드백하는 피드백부;
    상기 구동부의 출력을 디바이딩하는 저항 디바이더; 및
    상기 저항 디바이더에 연결되어 상기 속도정보에 기초해서 상기 구동부의 출력전압에 적용될 저항을 선택하는 선택스위치부
    를 포함하는 것을 특징으로 하는 내부전압발생회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 저항 디바이더는, 상기 구동부의 출력단과 접지전원 사이에 다수개의 저항을 직렬 연결하고, 상기 각각의 저항 사이에 최종 출력단을 병렬 연결하고 있는 것을 특징으로 하는 내부전압발생회로.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항에 있어서,
    상기 선택스위치부는,
    상기 병렬 연결되고 있는 다수개의 최종 출력단에 각각 연결되고, 상기 속도정보에 의해서 온/오프 동작이 제어되는 하나 이상의 스위치를 포함하는 것을 특징으로 하는 내부전압발생회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 스위치는,
    트랜스미션 게이트를 이용하는 것을 특징으로 하는 내부전압발생회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 선택스위치부는,
    상기 속도정보의 값이 높을수록 출력전압이 높아지도록 상기 하나 이상의 스위치 중 어느 하나를 선택하여, 선택된 스위치를 턴온시키는 것을 특징으로 하는 내부전압발생회로.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 차동증폭기회로는,
    상기 제 1 기준전압과 상기 피드백부로부터 피드백된 상기 피드백전압을 입력하는 입력부; 및
    외부전원을 프리차지하고, 상기 입력된 제 1 기준전압과 피드백전압의 전압차를 차동 증폭하는 프리차지부
    를 포함하는 것을 특징으로 하는 내부전압발생회로.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 구동부는,
    상기 차동증폭기회로의 출력신호에 의해서 구동되어 외부공급전원을 제공하는 PMOS 트랜지스터를 이용하는 것을 특징으로 하는 내부전압 발생회로.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 피드백부는,
    상기 구동부와 접지전원 사이에 전압분압용 저항을 연결하고, 상기 저항에 의해서 분압된 전압을 상기 차동증폭기회로로 제공하는 것을 특징으로 하는 내부전압발생회로.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020090134881A 2009-12-30 2009-12-30 내부전압발생회로 KR101096216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134881A KR101096216B1 (ko) 2009-12-30 2009-12-30 내부전압발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134881A KR101096216B1 (ko) 2009-12-30 2009-12-30 내부전압발생회로

Publications (2)

Publication Number Publication Date
KR20110078144A KR20110078144A (ko) 2011-07-07
KR101096216B1 true KR101096216B1 (ko) 2011-12-22

Family

ID=44917645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134881A KR101096216B1 (ko) 2009-12-30 2009-12-30 내부전압발생회로

Country Status (1)

Country Link
KR (1) KR101096216B1 (ko)

Also Published As

Publication number Publication date
KR20110078144A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
US6781443B2 (en) Potential generating circuit capable of correctly controlling output potential
US9958887B2 (en) Device having internal voltage generating circuit
KR102193622B1 (ko) 전압 생성 회로
KR101260801B1 (ko) 전압 레귤레이터 및 전압 레귤레이팅 방법
US20070058458A1 (en) Low power dissipation voltage generator
US7646652B2 (en) Internal voltage generator for use in semiconductor memory device
US8588021B2 (en) Sense amplifier apparatus and methods
JP2007280458A (ja) 基準電圧発生回路
CN109697999B (zh) 半导体存储器件
US8203891B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
KR101096216B1 (ko) 내부전압발생회로
US7583547B2 (en) Over-driving circuit in semiconductor memory device
US8169845B2 (en) Apparatus and methods for sense amplifiers
US7973591B2 (en) Internal voltage generation circuit with controlled enable pulse width
US11328763B2 (en) Voltage supply circuit for supplying a driving voltage to a sense amplifying circuit of a semiconductor memory device
KR100607168B1 (ko) 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치
KR100464435B1 (ko) 저 전력의 하프 전압 발생 장치
US11532350B2 (en) Memory device including data input/output circuit
KR100842899B1 (ko) 전류 센스 앰프 회로
JP2007157255A (ja) 強誘電体メモリ装置および電子機器
KR101039868B1 (ko) 반도체 메모리장치의 내부전압 발생회로 및 제어방법
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR20100076798A (ko) 코어전압 발생회로
KR20100009334A (ko) 기준전압 발생회로
KR20080085299A (ko) 프리차지 전압 공급 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee