KR20160121233A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160121233A
KR20160121233A KR1020150050959A KR20150050959A KR20160121233A KR 20160121233 A KR20160121233 A KR 20160121233A KR 1020150050959 A KR1020150050959 A KR 1020150050959A KR 20150050959 A KR20150050959 A KR 20150050959A KR 20160121233 A KR20160121233 A KR 20160121233A
Authority
KR
South Korea
Prior art keywords
delay
command
voltage
voltage level
com
Prior art date
Application number
KR1020150050959A
Other languages
English (en)
Inventor
곽승욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150050959A priority Critical patent/KR20160121233A/ko
Priority to US14/807,224 priority patent/US9449662B1/en
Publication of KR20160121233A publication Critical patent/KR20160121233A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

외부 명령을 디코딩하여 내부 명령으로서 출력하는 명령 디코딩부; 외부 전압의 전압 레벨에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령을 지연시켜 지연 명령으로서 출력하는 명령 전달부; 및 상기 지연 명령을 입력 받아, 상기 지연 명령에 따른 동작을 수행하는 데이터 저장 영역을 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 외부 예를 들어, 컨트롤러로부터 입력되는 명령에 응답하여 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다.
반도체 메모리 장치가 고속화되면서, 컨트롤러와 반도체 메모리 장치는 명령이 입력된 시점부터 데이터를 저장하거나 출력하는 시점에 대한 규정을 정하게 되고, 이 때문에 반도체 메모리 장치는 컨트롤러로부터 입력된 명령에 대한 동작을 규정된 시간 동안 완료하도록 구성된다.
하지만, 반도체 메모리 장치는 반도체 예를 들어, 트랜지스터로 구성되기 때문에 반도체 메모리 장치의 동작 전압에 민감하게 반응한다.
본 발명은 동작 전압(외부 전압)의 전압 레벨과는 무관하게 외부 명령에 대한 동작을 정해진 타이밍에 수행할 수 있는 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 외부 명령을 디코딩하여 내부 명령으로서 출력하는 명령 디코딩부; 외부 전압의 전압 레벨에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령을 지연시켜 지연 명령으로서 출력하는 명령 전달부; 및 상기 지연 명령을 입력 받아, 상기 지연 명령에 따른 동작을 수행하는 데이터 저장 영역을 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 내부 명령을 입력 받아 지연시켜 지연 명령으로서 출력하는 명령 전달부; 및 상기 지연 명령에 따른 동작을 수행하는 데이터 저장 영역을 포함하며, 상기 명령 전달부는 외부 전압의 전압 레벨에 따라 상기 내부 명령이 거치는 지연부의 개수를 결정한다.
본 발명에 따른 반도체 메모리 장치는 동작 전압(외부 전압)의 전압 레벨이 가변되더라도 정해진 타이밍에 외부 명령에 관한 동작을 수행할 수 있어, 반도체 메모리 장치의 신뢰도를 높일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 지연 제어부의 구성도,
도 3은 도 1의 가변 지연부의 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 명령 디코딩부(100), 명령 전달부(200), 및 데이터 저장 영역(300)을 포함한다.
상기 명령 디코딩부(100)는 외부로부터 예를 들어, 컨트롤러(미도시)로부터 입력되는 외부 명령(CMD_ext)을 입력 받아 내부 명령(CMD_int)을 생성한다. 예를 들어, 상기 명령 디코딩부(100)는 상기 외부 명령(CMD_ext)을 디코딩하여 상기 내부 명령(CMD_int)을 생성한다.
상기 명령 전달부(200)는 상기 내부 명령(CMD_int)을 설정된 시간만큼 지연시켜 지연 명령(CMD_d)으로서 출력한다. 이때, 상기 명령 전달부(200)는 외부 전압(VDD)의 전압 레벨에 따라 상기 설정된 시간을 증가시키거나 감소시킨다. 상기 외부 전압(VDD)은 반도체 메모리 장치의 동작 전압일 수 있다.
상기 명령 전달부(200)는 지연 제어부(210), 및 가변 지연부(220)를 포함한다.
상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨을 감지하여 제1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)를 생성한다. 예를 들어, 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨에 응답하여 상기 제1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 하나를 인에이블시킨다. 더욱 상세히 설명하면, 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 낮을 때 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 1 지연 제어 신호(Delay_ctrl<0>)를 인에이블 시킨다. 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨일 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 2 지연 제어 신호(Delay_ctrl<1>)를 인에이블시킨다. 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 높을 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctr <0:3>) 중 상기 제 3 지연 제어 신호(Delay_ctrl<2>)를 인에이블시킨다. 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨이 상기 제 3 지연 제어 신호(Delay_ctrl<2>)가 인에이블될 때보다 더 높을 경우 상기 제 4 지연 제어 신호(Delay_ctrl<3>)를 인에이블시킨다.
상기 가변 지연부(220)는 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다. 예를 들어, 상기 가변 지연부(220)는 상기 제 1 지연 제어 신호(Delay_ctrl<0>)가 인에이블되면 가장 짧은 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다. 상기 가변 지연부(220)는 상기 제 2 지연 제어 신호(Delay_ctrl<1>)가 인에이블되면 상기 제 1 지연 제어 신호(Delay_ctrl<0>)가 인에이블되었을 때보다 더 긴 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다. 상기 가변 지연부(220)는 상기 제 3 지연 제어 신호(Delay_ctrl<2>)가 인에이블되면 상기 제 2 지연 제어 신호(Delay_ctrl<1>)가 인에이블되었을 때보다 더 긴 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다. 상기 가변 지연부(220)는 상기 제 4 지연 제어 신호(Delay_ctrl<3>)가 인에이블되면 상기 제 3 지연 제어 신호(Delay_ctrl<2>)가 인에이블되었을 때보다 더 긴 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다.
상기 데이터 저장 영역(300)은 상기 지연 명령(CMD_d)을 입력 받아, 상기 지연 명령(CMD_d)에 따른 동작을 수행한다.
상기 지연 제어부(210)는 도 2에 도시된 바와 같이, 분배 전압 생성부(211), 비교 신호 생성부(212) 및 디코딩부(213)를 포함한다.
상기 분배 전압 생성부(211)는 상기 외부 전압(VDD)을 전압 분배하여 제 1 내지 제3 분배 전압(V_d1, V_d2, V_d3)을 생성한다. 이때, 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 1 분배 전압(V_d1)의 전압 레벨이 가장 낮다. 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 3 분배 전압(V_d3)의 전압 레벨이 가장 높다. 상기 제 2 분배 전압(V_d2)은 상기 제 1 분배 전압(V_d1)과 상기 제 3 분배 전압(V_d3)의 전압 레벨 사이의 전압 레벨을 갖는다.
상기 분배 전압 생성부(211)는 제 1 내지 제 4 저항 소자(R1, R2, R3, R4)를 포함한다. 상기 제 1 내지 제 4 저항 소자(R1, R2, R3, R4)는 직렬로 연결되고, 직렬로 연결된 상기 제 1 내지 제 4 저항 소자(R1, R2, R3, R4)의 양단에 상기 외부 전압(VDD)과 접지 전압(VSS)이 인가된다. 더욱 상세히 설명하면, 상기 제 1 저항 소자(R1)는 일단에 상기 접지 전압(VSS)을 인가 받는다. 상기 제 2 저항 소자(R2)는 일단에 상기 제 1 저항 소자(R1)의 타단이 연결된다. 상기 제 3 저항 소자(R3)는 일단에 상기 제 2 저항 소자(R2)의 타단이 연결된다. 상기 제 4 저항 소자(R4)는 일단에 상기 제 3 저항 소자(R3)의 타단이 연결되고, 타단에 상기 외부 전압(VDD)이 인가된다. 이때, 상기 제 1 및 제2 저항 소자(R1, R2)가 연결된 노드에서 상기 제 1 분배 전압(V_d1)이 출력된다. 상기 제 2 및 제 3 저항 소자(R2, R3)가 연결된 노드에서 상기 제 2 분배 전압(V_d2)이 출력된다. 상기 제 3 및 제 4 저항 소자(R3, R4)가 연결된 노드에서 상기 제 3 분배 전압(V_d3)이 출력된다.
상기 비교 신호 생성부(212)는 상기 제 1 내지 3 분배 전압(V_d1, V_d2, V_d3) 각각과 기준 전압(Vref)의 전압 레벨을 비교하여 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 생성한다. 예를 들어, 상기 비교 신호 생성부(212)는 상기 제 1 내제 제 3 분배 전압(V_d1, V_d2, V_d3)의 전압 레벨이 상기 제 1 기준 전압(Vref)의 전압 레벨보다 낮을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 모두 디스에이블시킨다. 상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 3 분배 전압(V_d3)의 전압 레벨만 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 3 비교 신호(COM_3)만 인에이블시킨다. 상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 2 및 제 3 분배 전압(V_d2, V_3)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)를 인에이블시킨다. 상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3)의 전압 레벨이 모두 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 모두 인에이블시킨다.
상기 비교 신호 생성부(212)는 제 1 내지 제 3 비교부(212-1, 212-2, 212-3)를 포함한다.
상기 제 1 비교부(212-1)는 인에이블 신호(EN_s)가 인에이블되면 상기 제 1 분배 전압(V_d1)과 상기 기준 전압(Vref)의 전압 레벨을 비교하여 상기 제 1 비교 신호(COM_1)를 생성한다. 예를 들어, 상기 제 1 비교부(212-1)는 상기 제 1 분배 전압(V_d1)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮을 경우 상기 제 1 비교 신호(COM_1)를 디스에이블시킨다. 상기 제 1 비교부(212-1)는 상기 제 1 분배 전압(V_d1)의 전압 레벨이 상기 기분 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 비교 신호(COM1)를 인에이블시킨다.
상기 제 2 비교부(212-2)는 상기 인에이블 신호(EN_s)가 인에이블되면 상기 제 2 분배 전압(V_d2)과 상기 기준 전압(Vref)의 전압 레벨을 비교하여 상기 제 2 비교 신호(COM_2)를 생성한다. 예를 들어, 상기 제 2 비교부(212-2)는 상기 제 2 분배 전압(V_d2)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮을 경우 상기 제 2 비교 신호(COM_2)를 디스에이블시킨다. 상기 제 2 비교부(212-2)는 상기 제 2 분배 전압(V_d2)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 2 비교 신호(COM_2)를 인에이블시킨다.
상기 제 3 비교부(212-3)는 상기 인에이블 신호(EN_s)가 인에이블되면 상기 제 3 분배 전압(V_d3)과 상기 기준 전압(Vref)의 전압 레벨을 비교하여 상기 제 3 비교 신호(COM_3)를 생성한다. 예를 들어, 상기 제 3 비교부(212-3)는 상기 제 3 분배 전압(V_d3)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮을 경우 상기 제 3 비교 신호(COM_3)를 디스에이블시킨다. 상기 제 3 비교부(212-3)는 상기 제 3 분배 전압(V_d3)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 3 비교 신호(COM_3)를 인에이블시킨다.
상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)에 응답하여 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)를 생성한다. 예를 들어, 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, CCOM_2, COM_3)를 디코딩하여 상기 제 1 내지 제 3 지연 제어 신호(Delay_ctrl<0:3>) 중 하나의 신호를 인에이블시킨다. 더욱 상세히 설명하면, 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 디스에이블되면 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 1 지연 신호(Delay_ctrl<0>)만을 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 3 비교 신호(COM_3)만 인에이블되면 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 2 지연 제어 신호(Delay_ctrl<1>)만을 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM3)만 인에이블되면 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 3 지연 제어 신호(Delay_ctrl<2>)만을 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 인에이블되면 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 4 지연 제어 신호(Delay_ctrl<3>)만을 인에이블시킨다.
이와 같이 동작하는 상기 디코딩부(213)의 동작을 표로 나타내면 다음과 같다.
COM_1 COM_2 COM_3 Delay_ctrl<0> Delay_ctrl<1> Delay_ctrl<2> Delay_ctrl<3>
Disable Disable Disable Enable Disable Disable Disable
Disable Disable Enable Disable Enable Disable Disable
Disable Enable Enable Disable Disable Enable Disable
Enable Enable Enable Disable Disable Disable Enable
상기 가변 지연부(220)는 도 3에 도시된 바와 같이, 지연 체인(221), 및 입력 선택부(222)를 포함한다.
상기 지연 체인(221)는 직렬로 연결된 제 1 내지 제 4 지연부(221-1, 221-2, 221-3, 221-4)를 포함한다.
상기 제 1 지연부(221-1)는 상기 제 2 지연부(221-2)의 출력 신호 또는 상기 입력 선택부(222)의 출력 신호를 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다.
상기 제 2 지연부(221-2)는 상기 제 3 지연부(221-3)의 출력 신호 또는 상기 입력 선택부(222)의 출력 신호를 지연시켜 상기 제 1 지연부(221-1의 입력 신호로서 출력한다.
상기 제 3 지연부(221-3)는 상기 제 4 지연부(221-4)의 출력 신호 또는 상기 입력 선택부(222)의 출력 신호를 지연시켜 상기 제 2 지연부(221-2)의 입력 신호로서 출력한다.
상기 제 4 지연부(221-4)는 상기 입력 선택부(222)의 출력 신호를 입력 받아 상기 제 3 지연부(221-3)의 입력 신호로서 출력한다.
상기 입력 선택부(222)는 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)에 응답하여 상기 제 1 내지 제 4 지연부(221-1, 221-2, 221-3, 221-4) 중 하나의 지연부에 상기 내부 명령(CMD_int)을 입력시킨다. 예를 들어, 상기 입력 선택부(222)는 상기 제 1 지연 제어 신호(Delay_ctrl<0>)가 인에이블되면 상기 내부 명령(CMD_int)을 상기 제 1 지연부(221-1)에 입력시킨다. 상기 입력 선택부(222)는 상기 제 2 지연 제어 신호(Delay_ctrl<1>)가 인에이블되면 상기 내부 명령(CMD_int)을 상기 제 2 지연부(221-2)에 입력시킨다. 상기 입력 선택부(222)는 상기 제 3 지연 제어 신호(Delay_ctrl<2>)가 인에이블되면 상기 내부 명령(CMD_int)을 상기 제 3 지연부(221-3)에 입력시킨다. 상기 입력 선택부(222)는 상기 제 4 지연 제어 신호(Delay_ctrl<3>)가 인에이블되면 상기 내부 명령(CMD_int)을 상기 제 4 지연부(221-4)에 입력시킨다.
상기 입력 선택부(222)는 인버터(IV1) 및 상기 제 1 내지 제 4 낸드 게이트(ND1, ND2, ND3, ND4)를 포함한다. 상기 인버터(IV1)는 상기 내부 명령(CMD_int)을 입력 받는다. 상기 제 1 낸드 게이트(ND1)는 상기 인버터(IV1)의 출력 신호 및 상기 제 1 지연 제어 신호(Delay_ctrl<0>)를 입력 받아 상기 제 1 지연부(221-1)에 자신의 출력 신호를 출력한다. 상기 제 2 낸드 게이트(ND2)는 상기 인버터(IV1)의 출력 신호 및 상기 제 2 지연 제어 신호(Delay_ctrl<1>)를 입력 받아 상기 제 2 지연부(221-2)에 자신의 출력 신호를 출력한다. 상기 제 3 낸드 게이트(ND3)는 상기 인버터(IV1)의 출력 신호 및 상기 제 3 지연 제어 신호(Delay_ctrl<2>)를 입력 받아 상기 제 3 지연부(221-3)에 자신의 출력 신호를 출력한다. 상기 제 4 낸드 게이트(ND4)는 상기 인버터(IV1)의 출력 신호 및 상기 제 4 지연 제어 신호(Delay_ctrl<3>)를 입력 받아 상기 제 4 지연부(221-4)에 자신의 출력 신호를 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
반도체 메모리 장치의 외부로부터 외부 명령(CMD_ext)이 반도체 메모리 장치로 입력된다.
명령 디코딩부(100)는 상기 외부 명령(CMD_ext)을 디코딩하여 내부 명령(CMD_int)을 생성한다. 예를 들어, 상기 명령 디코딩부(100)는 상기 외부 명령(CMD_ext)을 디코딩하여 상기 외부 명령(CMD_ext)이 리드 명령 또는 라이트 명령이면 리드 명령 또는 라이트 명령에 대응하는 상기 내부 명령(CMD_int)을 생성한다.
명령 전달부(200)는 상기 내부 명령(CMD_int)을 설정된 지연 시간동안 지연시켜 데이터 저장 영역(300)에 전달한다. 이때, 상기 명령 전달부(200)는 상기 내부 명령(CMD_int)을 지연시켜 지연 명령(CMD_d)을 생성하고, 상기 지연 명령(CMD_d)을 상기 데이터 저장 영역(300)으로 출력한다. 또한 상기 명령 전달부(200)는 반도체 메모리 장치의 동작 전압 즉, 외부 전압(VDD)의 전압 레벨에 따라 상기 내부 명령(CMD_int)을 지연시킬 지연 시간을 증가 또는 감소시킨다. 예를 들어, 상기 명령 전달부(200)는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 높을 경우 상기 내부 명령(CMD_int)을 지연시킬 지연 시간을 증가시킨다. 또한 상기 명령 전달부(200)는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 낮을 경우 상기 내부 명령(CMD_int)을 지연시킬 지연 시간을 감소시킨다.
상기 명령 전달부(200)의 동작을 더욱 상세히 다음과 같다.
상기 명령 전달부(200)는 지연 제어부(210) 및 가변 지연부(220)를 포함한다.
상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨에 따라 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)중 하나를 인에이블시킨다.
도 2를 참조하면, 상기 지연 제어부(210)는 분배 전압 생성부(211), 비교 신호 생성부(212), 및 디코딩부(213)를 포함한다.
상기 분배 전압 생성부(211)는 상기 외부 전압(VDD)을 전압 분배하여 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3)을 생성한다. 이때, 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 1 분배 전압(V_d1)의 전압 레벨이 제일 낮다. 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 3 분배 전압(V_d3)의 전압 레벨이 제일 높다. 상기 제 2 분배 전압(V_d2)의 전압 레벨은 상기 제 1 및 제 3 분배 전압(V_d1, V_d3)의 전압 레벨의 중간 레벨이다. 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3)은 상기 외부 전압(VDD)을 전압 분배하여 생성되는 전압이므로, 상기 외부 전압(VDD)의 전압 레벨이 높아지면 같이 높아지고, 상기 외부 전압(VDD)의 전압 레벨이 낮아지면 같이 낮아진다.
상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3)의 모든 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 낮으면 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 모두 디스에이블시킨다. 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 디스에이블된 경우는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 낮은 경우이다.
상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 3 분배 전압(V_d3)의 전압 레벨만이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 3 비교 신호(COM_3)만을 인에이블시킨다. 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 3 비교 신호(COM_3)만 인에이블될 경우는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨과 동일한 경우이다.
상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 중 상기 제 2 및 제 3 분배 전압(V_d2, V_d3)의 전압 레벨만이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)만을 인에이블시킨다. 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)만 인에이블된 경우는 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 높은 경우이다.
상기 비교 신호 생성부(212)는 상기 제 1 내지 제 3 분배 전압(V_d1, V_d2, V_d3) 모두의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높은 경우 상기 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 모두 인에이블시킨다. 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 인에이블된 경우는 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)가 인에이블된 경우의 상기 외부 전압(VDD)의 전압 레벨보다 상기 외부 전압(VDD)의 전압 레벨이 높은 경우이다.
상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)를 디코딩하여 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 하나의 신호를 인에이블시킨다.
예를 들어, 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 디스에이블된 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)중 상기 제 1 지연 제어 신호(Delay_ctrl<0>)를 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)중 상기 제 3 비교 신호(COM_3)만 인에이블될 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 2 지연 제어 신호(Delay_ctrl<1>)만을 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)만 인에이블될 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 3 지연 제어 신호(Delay_ctrl<2>)만을 인에이블시킨다. 상기 디코딩부(213)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 인에이블되면 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 4 지연 제어 신호(Delay_ctrl<3>)만을 인에이블시킨다.
상기 지연 제어부(210)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 디스에이블된 경우, 즉 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 낮은 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 1 지연 제어 신호(Delay_ctrl<0>)를 인에이블시킨다.
상기 지연 제어부(210)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)중 상기 제 3 비교 신호(COM_3)만 인에이블될 경우 즉, 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨인 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 2 지연 제어 신호(Delay_ctrl<1>)를 인에이블시킨다.
상기 지연 제어부(210)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3) 중 상기 제 2 및 제 3 비교 신호(COM_2, COM_3)만 인에이블될 경우, 즉 상기 외부 전압(VDD)의 전압 레벨이 설정된 전압 레벨보다 높은 경우 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 3 지연 제어 신호(Delay_ctrl<2>)를 인에이블시킨다.
상기 지연 제어부(210)는 상기 제 1 내지 제 3 비교 신호(COM_1, COM_2, COM_3)가 모두 인에이블될 경우, 즉 상기 외부 전압(VDD)의 전압 레벨이 제일 높은 경우 상 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 4 지연 제어 신호(Delay_ctrl<3>)를 인에이블시킨다.
정리하면, 상기 지연 제어부(210)는 상기 외부 전압(VDD)의 전압 레벨이 높아질수록 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 하나씩 순서대로 인에이블시킨다.
상기 가변 지연부(220)는 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다. 예를 들어, 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 1 지연 제어 신호(Delay_ctrl<0:3>)만 인에이블되면 상기 내부 명령(CMD_int)은 제 1 지연부(221-1)만을 거쳐 상기 지연 명령(CMD_d)으로서 출력된다. 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 2 지연 제어 신호(Delay_ctrl<1>)만 인에이블되면 상기 내부 명령(CMD_int)은 상기 제 1 지연부(221-1), 및 제 2 지연부(221-2)를 거쳐 상기 지연 명령(CMD_d)으로서 출력된다. 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>) 중 상기 제 3 지연 제어 신호(Delay_ctrl<2>)만 인에이블되면 상기 내부 명령(CMD_int)은 상기 제 1 및 제 2 지연부(221-1,221-2), 및 제 3 지연부(221-3)를 거쳐 상기 지연 명령(CMD_d)으로서 출력된다. 상기 제 1 내지 제 4 지연 제어 신호(Delay_ctrl<0:3>)중 상기 제 4 지연 제어 신호(Delay_ctrl<3>)만 인에이블되면 상기 내부 명령(CMD_int)은 상기 제 1 내지 제 3 지연부(221-1, 221-2, 221-3) 및 제 3 지연부(221-4)를 거쳐 상기 지연 명령(CMD_d)으로서 출력된다.
상기 가변 지연부(220)는 상기 외부 전압(VDD)의 전압 레벨이 높아질수록 상기 내부 명령(CMD)을 더 많은 개수의 지연부를 거치게 하여 상기 지연 명령(CMD_d)으로서 출력한다. 즉, 상기 가변 지연부(220)는 상기 외부 전압(VDD)의 전압 레벨이 높아질수록 지연 시간을 증가시키고, 증가된 지연 시간으로 상기 내부 명령(CMD_int)을 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다.
결국, 상기 명령 전달부(200)는 상기 외부 전압(VDD)의 전압 레벨이 높아질수록 상기 내부 명령(CMD_int)을 더 많은 지연시간으로 지연시켜 상기 지연 명령(CMD_d)으로서 출력한다.
데이터 저장 영역(300)은 상기 지연 명령(CMD_d)을 입력 받아 동작한다. 예를 들어, 상기 지연 명령(CMD_d)이 리드 또는 라이트 명령으로서 컬럼계 명령이면 상기 데이터 저장 영역(300)은 컬럼 동작을 수행한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 반도체 메모리 장치가 동작하기 위하여 외부로부터 인가 받는 동작 전압 즉, 외부 전압의 전압 레벨이 에 따라 동작을 지시하는 명령이 내부 회로(예를 들어, 데이터 저장 영역)로 입력되는 시간을 제어할 수 있다. 더욱 상세히 설명하면, 외부 전압의 전압 레벨이 높아질수록 명령을 지연시키는 지연 시간을 증가시켜 명령이 데이터 저장 영역에 도달하는 시간을 증가시킬 수도 있다. 또한 외부 전압의 전압 레벨이 증가하면 지연부의 지연 시간이 감소하기 때문에, 외부 전압의 전압 레벨이 증가하면 내부 명령이 거치는 지연부의 개수를 증가시켜 지연 명령을 생성할 수 있어, 외부 전압 레벨 변화와는 무관하게 명령이 일정한 타이밍으로 데이터 저장 영영에 도달하게 할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (11)

  1. 외부 명령을 디코딩하여 내부 명령으로서 출력하는 명령 디코딩부;
    외부 전압의 전압 레벨에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령을 지연시켜 지연 명령으로서 출력하는 명령 전달부; 및
    상기 지연 명령을 입력 받아, 상기 지연 명령에 따른 동작을 수행하는 데이터 저장 영역을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 명령 전달부는
    상기 외부 전압의 전압 레벨이 증가할수록 지연 시간을 증가시키고, 증가된 지연 시간으로 상기 내부 명령을 지연시켜 상기 지연 명령으로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 명령 전달부는
    상기 외부 전압의 전압 레벨에 응답하여 복수개의 지연 제어 신호를 생성하는 지연 제어부, 및
    상기 복수개의 지연 제어 신호에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 내부 명령을 지연시켜 상기 지연 명령으로서 출력하는 가변 지연부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 지연 제어부는
    상기 외부 전압의 전압 레벨에 응답하여 복수개의 지연 제어 신호 중 하나의 지연 제어 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 지연 제어부는
    상기 외부 전압을 전압 분배하여 복수개의 분배 전압을 생성하는 분배 전압 생성부,
    상기 복수개의 분배 전압 각각과 기준 전압의 전압 레벨을 비교하여 복수개의 비교 신호를 생성하는 비교 신호 생성부, 및
    상기 복수개의 비교 신호에 응답하여 상기 복수개의 지연 제어 신호 중 하나의 지연 제어 신호를 인에이블시키는 디코딩부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 3 항에 있어서,
    상기 가변 지연부는
    직렬로 연결된 복수개의 지연부를 포함하는 지연 체인, 및
    상기 복수개의 지연 제어 신호에 응답하여 상기 복수개의 지연부 중 하나에 상기 내부 명령을 입력시키는 입력 선택부를 포함하며,
    상기 지연 체인의 출력이 상기 지연 명령인 것을 특징으로 하는 반도체 메모리 장치.
  7. 내부 명령을 입력 받아 지연시켜 지연 명령으로서 출력하는 명령 전달부; 및
    상기 지연 명령에 따른 동작을 수행하는 데이터 저장 영역을 포함하며,
    상기 명령 전달부는 외부 전압의 전압 레벨에 따라 상기 내부 명령이 거치는 지연부의 개수를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 명령 전달부는
    상기 외부 전압의 전압 레벨이 높아질수록 상기 내부 명령이 거치는 상기 지연부의 개수를 증가시키는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 명령 전달부는
    직렬로 연결된 복수개의 상기 지연부를 포함하며,
    상기 외부 전압의 전압 레벨이 높아질수록 상기 내부 명령이 거치는 상기 지연부의 개수를 증가시키는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 명령 전달부는
    상기 외부 전압의 전압 레벨에 따라 상기 복수개의 지연부 중 하나에 상기 내부 명령을 입력시키는 입력 선택부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 명령 전달부는
    상기 외부 전압의 전압 레벨에 응답하여 복수개의 지연 제어 신호를 생성하는 지연 제어부, 및
    상기 복수개의 지연 제어 신호에 응답하여 상기 복수개의 지연부 중 하나에 상기 내부 명령을 입력시키는 입력 선택부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020150050959A 2015-04-10 2015-04-10 반도체 메모리 장치 KR20160121233A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150050959A KR20160121233A (ko) 2015-04-10 2015-04-10 반도체 메모리 장치
US14/807,224 US9449662B1 (en) 2015-04-10 2015-07-23 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050959A KR20160121233A (ko) 2015-04-10 2015-04-10 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160121233A true KR20160121233A (ko) 2016-10-19

Family

ID=56896138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050959A KR20160121233A (ko) 2015-04-10 2015-04-10 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9449662B1 (ko)
KR (1) KR20160121233A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677391B1 (en) * 2021-01-28 2023-06-13 Rambus Inc. Low-power multi-domain synchronizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091903A (ko) 2005-02-16 2006-08-22 삼성전자주식회사 반도체 메모리 장치의 신호 지연시간 조절방법 및 이를 위한 신호 지연시간 조절회로
KR101157021B1 (ko) 2006-03-13 2012-06-21 에스케이하이닉스 주식회사 반도체 메모리 장치의 ｄｌｌ회로 및 클럭 지연 고정 방법
KR20100064103A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR101039884B1 (ko) * 2009-06-12 2011-06-09 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 동작 방법
US8879337B1 (en) * 2013-04-22 2014-11-04 Micron Technology, Inc. Dynamic burst length output control in a memory

Also Published As

Publication number Publication date
US9449662B1 (en) 2016-09-20
US20160300602A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
KR102073710B1 (ko) 기준 전압들을 제공하기 위한 장치들 및 방법들
KR101163219B1 (ko) 기준전압 레벨 설정 방법을 사용하는 집적회로
US8633681B2 (en) Voltage regulator and voltage regulation method
US9294072B2 (en) Semiconductor device and method for adjusting impedance of output circuit
US9197209B2 (en) Semiconductor device
JP2004007617A (ja) 半導体装置
KR20190015499A (ko) 전압 생성 회로
KR20150022241A (ko) 반도체 메모리 장치
US8947132B2 (en) Semiconductor device and semiconductor system including the same
US8692604B2 (en) Impedance calibration circuit
KR20120115860A (ko) 집적회로
KR20130125625A (ko) 내부전압 생성회로
KR20160121233A (ko) 반도체 메모리 장치
US20040071031A1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US9356581B2 (en) Data output circuit of a semiconductor apparatus
US9478262B2 (en) Semiconductor device including input/output circuit
US9912321B2 (en) Data output circuit
US7973591B2 (en) Internal voltage generation circuit with controlled enable pulse width
US9196328B2 (en) Semiconductor memory apparatus and operation method using the same
JP2010141641A (ja) 半導体回路、半導体回路の出力バッファ波形調整方法
KR102471413B1 (ko) 반도체 장치
US9553587B2 (en) Data output circuit of a semiconductor apparatus
KR100813551B1 (ko) 반도체 메모리 장치의 전압 검출회로
KR20140059693A (ko) 설정정보 저장회로 및 이를 포함하는 집적회로
KR101223538B1 (ko) 반도체 장치의 커맨드 버퍼 회로