JP2006072860A - 負荷駆動用半導体装置 - Google Patents

Abstract

【課題】負荷に流れる電流を検出する電流検出抵抗を内蔵させて、基板スペースを小さくし、コストを低減させるとともに、電流検出を高い精度で行うことができる負荷駆動用半導体装置を提供すること。
【解決手段】負荷駆動用半導体装置１００の金属配線層の一部の金属配線を用いて、出力電流Ｉｏを検出するための検出抵抗３０を形成し、この検出抵抗の抵抗値Ｒ１を測定するための抵抗測定用パッドＰＡＤ１、ＰＡＤ２を備える。そして、検出抵抗の抵抗値Ｒ１に応じて、トリミングされた基準電圧Ｖｒｅｆを発生し、検出抵抗の電圧降下に応じた検出電圧Ｖｄｅｔとの比較に基づいて負荷Ｍの駆動を制御する。
【選択図】 図１

Description

本発明は、負荷に流れる電流を検出して、モータなどの負荷を駆動するための負荷駆動用半導体装置に関する。

従来から、モータなどの負荷を駆動する負荷駆動装置において、負荷駆動用の半導体装置（ＩＣ）を用いて負荷に流れる電流を制御したり、電流を制限したり、あるいはトルクを制御したりするために、負荷に流れる負荷電流を検出することが行われている。その負荷電流を検出するために、ディスクリート（外付け）の電流検出抵抗を設けて、その電流検出抵抗の電圧降下を利用して負荷電流の大きさを検出している（特許文献１参照）。

この検出抵抗は、負荷に十分な電圧を印加したり、それによる損失を少なくしたりするために、その抵抗値は通常かなり低い抵抗値（例えば、０．１〜０．５Ω程度）に設定されている。この電流検出抵抗は、かなり大きい寸法となるから基板への取り付けスペースも大きくなり、また、コストアップの要因にもなっている。

また、この検出抵抗の電圧降下は、ＩＣ内部の基準電圧と比較されるが、検出抵抗と負荷駆動用ＩＣの温度の違いにより、その電圧降下と基準電圧との特性にずれが生じてしまうという問題もあった。
特開２００３−２０９９９３号公報

そこで、本発明は、負荷に流れる電流を検出する電流検出抵抗を内蔵させて、基板スペースを小さくし、コストを低減させるとともに、電流検出を高い精度で行うことができる負荷駆動用半導体装置を提供することを目的とする。

請求項１の負荷駆動用半導体装置は、負荷への出力電流を検出して該負荷の駆動を制御するための負荷駆動用半導体装置において、該負荷駆動用半導体装置１００の金属配線層の一部の金属配線を用いて形成され、前記負荷Ｍへの出力電流Ｉｏを検出するための検出抵抗３０と、この検出抵抗の抵抗値を測定するための少なくとも１つの抵抗測定用パッドＰＡＤ１、ＰＡＤ２を有することを特徴とする。

請求項２の負荷駆動用半導体装置は、請求項１に記載の負荷駆動用半導体装置において、可変に調整された基準電圧Ｖｒｅｆを発生する基準電圧発生回路４０、５０と、この基準電圧Ｖｒｅｆと前記検出抵抗３０の電圧降下に応じた検出電圧Ｖｄｅｔとに基づいて前記負荷Ｍの駆動を制御する制御回路を有することを特徴とする。

請求項３の負荷駆動用半導体装置は、請求項１または２に記載の負荷駆動用半導体装置において、前記負荷駆動用半導体装置は多層の金属配線層を有しており、前記検出抵抗３０は前記多層の金属配線層のうちの最上層の金属配線層を用いて形成されていることを特徴とする。

請求項４の負荷駆動用半導体装置は、請求項２に記載の負荷駆動用半導体装置において、前記基準電圧発生回路は、所定値の発生電圧Ｖｇｅｎを発生する電圧発生回路４０と、その発生電圧Ｖｇｅｎをトリミングして調整された基準電圧Ｖｒｅｆを発生するトリミング回路５０とを有することを特徴とする。

請求項５の負荷駆動用半導体装置は、請求項４に記載の負荷駆動用半導体装置において、前記トリミング回路５０は、前記発生電圧Ｖｇｅｎを分圧して調整された基準電圧Ｖｒｅｆとして出力するための複数の抵抗からなる抵抗分圧回路と、該抵抗分圧回路の所定の抵抗に並列接続された可断部材を備え、前記可断部材を選択的に断にして所定値に調整された基準電圧Ｖｒｅｆを発生することを特徴とする。

請求項６の負荷駆動用半導体装置は、請求項４に記載の負荷駆動用半導体装置において、前記トリミング回路５０は、前記発生電圧Ｖｇｅｎを分圧して調整された基準電圧Ｖｒｅｆとして出力するための複数の抵抗からなる抵抗分圧回路と、該抵抗分圧回路の所定の抵抗に並列接続されたスイッチ手段と、該スイッチ手段をオンあるいはオフに制御するためのスイッチ制御回路とを備え、前記スイッチ手段を選択的にオンもしくはオフにして所定値に調整された基準電圧を発生することを特徴とする。

請求項７の負荷駆動用半導体装置は、請求項４〜６のいずれかに記載の負荷駆動用半導体装置において、前記電圧発生回路４０は、発生電圧Ｖｇｅｎが、前記金属配線層の抵抗温度係数とほぼ同等の電圧温度係数を有するように構成されていることを特徴とする。

請求項８の負荷駆動用半導体装置は、請求項２〜７のいずれかに記載の負荷駆動用半導体装置において、調整された基準電圧Ｖｒｅｆを測定するための電圧測定用パッドＰＡＤ３を有することを特徴とする。

請求項９の負荷駆動用半導体装置は、負荷への出力電流を検出して該負荷の駆動を制御するための負荷駆動用半導体装置において、該負荷駆動用半導体装置１００の金属配線層の一部の金属配線を用いて形成され、前記負荷Ｍへの出力電流Ｉｏを検出するための検出抵抗３０と、該検出抵抗の抵抗値を測定するための少なくとも１つの抵抗測定用パッドＰＡＤ１、ＰＡＤ２と、調整された基準電圧Ｖｒｅｆを発生する基準電圧発生回路４０、５０と、その基準電圧Ｖｒｅｆと前記検出抵抗３０の電圧降下に応じた検出電圧Ｖｄｅｔとを比較した比較信号に基づいて前記負荷Ｍの駆動を制御する制御回路を有し、
前記制御回路は、所定の制御ロジックにしたがって出力トランジスタ回路への制御信号のタイミングを制御するとともに、前記比較信号に基づいて前記出力トランジスタ回路への制御信号のレベルを制御するものであることを特徴とする。

請求項１０の負荷駆動用半導体装置は、請求項９に記載の負荷駆動用半導体装置において、前記制御回路はさらに、前記負荷に印加される出力電圧と、前記検出電圧Ｖｄｅｔを可変に調整した飽和防止設定電圧Ｖｓｂとを比較した比較出力にしたがって、前記比較信号のレベルを低減することを特徴とする。

本発明によれば、半導体装置の金属配線層の一部を用いて電流検出用の抵抗を形成するから、従来のように外付け抵抗とするものと比して、負荷駆動装置としてのスペースを小さくでき、且つコストを低く抑えることができる。また、多層金属配線層（例えば、３層）の場合に、配線層の厚みが下層に比して通常厚く形成されている最上層の金属配線層を電流検出用抵抗として用いるから、所要面積を小さくすることができる。

一般に、金属配線の抵抗値を予定された抵抗値に正確に作り込むことは困難である。本発明では、検出抵抗の抵抗値を測定するための測定用パッドを設け、測定された抵抗値に応じて基準電圧値をトリミング（調整）する。したがって、金属配線の抵抗値を正確に作り込むといった困難な問題を解消して、基準値と検出値との比較を適正に行うことができる。

また、本発明では、電流検出用抵抗が基準電圧発生回路とともに同じ半導体装置に作り込まれるので、ほぼ同様の温度変化を受ける。また、基準電圧発生回路に金属配線の抵抗温度係数と同程度の電圧温度係数を持たせる。これにより、従来のように、外付け抵抗とＩＣの発熱の違いなどにより発生していた、基準値と検出値との間の特性のずれをほぼ解消することができる。

本発明の負荷駆動用半導体装置は、負荷への出力電流もしくは負荷電流を検出する電気装置に広く且つ好適に適用することができる。

以下、本発明の負荷駆動用半導体装置（半導体集積回路：ＩＣ）の実施例について、図を参照して説明する。なお、以下の実施例では、負荷としてモータを用いた場合を例に説明するが、モータに限ることなく、その他の負荷にも同様に適用できる。

図１は、本発明の第１実施例に係る負荷駆動用半導体装置の構成を示す図である。

図１において、負荷駆動用半導体装置１００には、電源入力端子Ｐｖｃｃを介して電池電源ＢＡＴから電源電圧Ｖｃｃが入力される。また、負荷駆動用半導体装置１００から出力端子Ｐｍ１、Ｐｍ２を介して負荷であるモータＭに出力電圧、出力電流が供給される。

出力アンプ１０は例えばトランジスタを用いた出力用のトランジスタ回路が含まれており、制御ブロック２０からの制御信号に応じてその出力用のトランジスタ回路が制御される。出力アンプ１０からは、制御信号に応じて制御されたトランジスタ回路を介して、モータＭに出力電流が供給されるとともに、その出力電流Ｉｏが検出抵抗３０を通ってグランド電圧Ｖｇｎｄに流れる。その検出抵抗３０は、抵抗値Ｒ１であるから、検出電圧Ｖｄｅｔは、Ｉｏ×Ｒ１で表される。

この検出抵抗３０は、負荷駆動用半導体装置１００の金属配線層の一部の金属配線を用いて形成されている。その金属配線層には、アルミニュームもしくはアルミニューム合金（以下、総称して、アルミ、という）が好適に用いられる。

また、金属配線層は多層（例えば、３層）に形成されることが多く、その場合には最上層の金属配線層はそれ以外の金属配線層よりもその層厚が、通常厚く形成される。本発明では、多層金属配線層である場合には、最上層の金属配線層の一部の金属配線を用いて、検出抵抗３０を形成している。これにより、出力電流Ｉｏを流すために必要となる配線の面積を小さくできる。

以下、検出抵抗３０として、３層アルミ配線層の最上層（即ち、最外層）を用いることとして説明する。

検出抵抗３０をアルミ配線層で形成する場合には、その抵抗値は０．１〜０．５Ω程度の低抵抗であるため、所定の抵抗値（例えば、０．２Ω）を正確に得ることは難しい。

そこで、本発明では、アルミ配線層に作り込まれた検出抵抗３０の抵抗値Ｒ１をウエハの状態で測定し、基準電圧Ｖｒｅｆを、トリミングして、測定された抵抗値Ｒ１と出力電流Ｉｏの所定レベルに基づく所要値（Ｒ１×Ｉｏ）に合わせ込むこととしている。

そのために、まず、アルミ配線の検出抵抗３０となる部分の両端に抵抗測定用のパッドＰＡＤ１、ＰＡＤ２を設ける。このパッドＰＡＤ１、ＰＡＤ２間の抵抗値Ｒ１をウエハの状態で測定する。これらパッドは、外部への端子ではないから、端子数の増加による半導体装置の寸法増加やコストアップにはほとんど影響を与えない。

次に、基準電圧Ｖｒｅｆを、電圧発生回路４０とトリミング回路５０とから構成される基準電圧発生回路で、測定された検出抵抗３０の抵抗値Ｒ１に応じて可変に調整して、発生させる。

その電圧発生回路４０は、所定値の発生電圧Ｖｇｅｎを発生する。この発生電圧Ｖｇｅｎは、検出抵抗３０となるアルミ配線層の抵抗温度係数とほぼ同等の電圧温度係数を有するように構成されていること、が望ましい。

即ち、検出抵抗３０の抵抗値Ｒ１は、アルミ配線層の抵抗温度係数にしたがって温度とともに変化するから、比較対象となる基準電圧Ｖｒｅｆ及び基準電圧Ｖｒｅｆの基となっている発生電圧Ｖｇｅｎも検出抵抗３０の抵抗値Ｒ１の温度変化に対応して変化することがよい。このようにするために、電圧発生回路４０は、電圧温度係数が零のものでなく、敢えて所定の電圧温度係数（この電圧温度係数は、アルミ配線層の抵抗温度係数と同等である）を有するものを用いることとしている。

トリミング回路５０は、抵抗５１と、抵抗５２−１〜５２−６、抵抗５３が直列に接続されて、抵抗分圧回路を構成する。この抵抗分圧回路の一端を電圧発生回路４０に接続して発生電圧Ｖｇｅｎを印加し、その他端をパッドＰＡＤ２もしくはその近傍に接続する。なお、安定したグランド電圧Ｖｇｎｄ点が得られる場合には、抵抗分圧回路の他端をそのグランド電圧Ｖｇｎｄ点に接続し、且つパッドＰＡＤ２を省略してもよい。このトリミング回路の構成において、抵抗の数や接続構成は単なる例示であり、それらは必要に応じて変更できるものである。

抵抗分圧回路の抵抗５２−１〜５２−６にそれぞれ並列に可断部材であるヒューズ５４−１〜５４−６を設ける。ヒューズ５４−１〜５４−６は、例えばレーザーによって断にすることができる。抵抗５２−３と抵抗５２−４との接続点から基準電圧Ｖｒｅｆを出力する。

基準電圧Ｖｒｅｆは、抵抗５１と抵抗５２−１〜５２−３の合成抵抗値をＲ２とし、抵抗５２−４〜５２−６と抵抗３１との合成抵抗値をＲ３とすると、式「Ｖｒｅｆ＝Ｖｇｅｎ×｛Ｒ３／（Ｒ２＋Ｒ３）｝」で表される。この基準電圧Ｖｒｅｆが、検出抵抗３０の抵抗値Ｒ１と出力電流Ｉｏの所定レベルとの積に基づく所要値（Ｒ１×Ｉｏ）に等しくなるように、ヒューズ５４−１〜５４−６を選択的に断にする。また、抵抗５２−３と抵抗５２−４との接続点に、基準電圧Ｖｒｅｆのレベルを測定するための電圧測定用パッドＰＡＤ３を設けてもよい。この電圧測定用パッドＰＡＤ３で調整された基準電圧Ｖｒｅｆを測定することにより、トリミングの結果を確認することができる。

このように、トリミング回路５０は、発生電圧Ｖｇｅｎを分圧して調整された基準電圧Ｖｒｅｆとして出力するための複数の抵抗５１、５２−１〜５２−６、５３からなる抵抗分圧回路と、この抵抗分圧回路の所定の抵抗５２−１〜５２−６に並列接続されたヒューズ５４−１〜５４−６を備え、ヒューズ５４−１〜５４−６をレーザーによって、検出抵抗３０の抵抗値に応じて選択的に断にして所定値にトリミング（調整）された基準電圧Ｖｒｅｆを発生する。

誤差増幅器６０に、検出抵抗３０の抵抗値に応じて可変に調整された基準電圧Ｖｒｅｆと検出抵抗３０の電圧降下に応じた検出電圧Ｖｄｅｔとが入力され、この２入力Ｖｒｅｆ、Ｖｄｅｔの差に基づく誤差信号を制御ブロック２０に供給する。制御ブロック２０や誤差増幅器６０を含む制御回路により、負荷Ｍの駆動を制御する。

このように、本発明では、半導体装置の金属配線層（主として、アルミ配線層）の一部を用いて電流検出抵抗３０を形成するから、従来のように外付け抵抗とするものと比して、負荷駆動装置としてのスペースを小さくでき、且つコストを低く抑えることができる。また、配線層の厚みが下層に比して通常厚く形成されている最上層の金属配線層を電流検出用抵抗３０として用いるから、所要面積を小さくすることができる。

また、検出抵抗３０の抵抗値を測定するための測定用パッドＰＡＤ１、ＰＡＤ２を設け、測定された抵抗値に応じて基準電圧値Ｖｒｅｆをトリミング（調整）する。したがって、アルミ配線の抵抗値を正確に作り込むといった困難な問題を解消して、基準値Ｖｒｅｆと検出値Ｖｄｅｔとの比較を適正に行うことができる。

さらに、検出抵抗３０が電圧発生回路４０やトリミング回路５０とともに同じ半導体装置に作り込まれるのでほぼ同様の温度変化を受けるし、また、電圧発生回路５０にアルミ配線の抵抗温度係数と同程度の電圧温度係数を持たせる。これにより、従来のように、外付け抵抗の発熱などにより発生していた、基準値Ｖｒｅｆと検出値Ｖｄｅｔとの間の特性のずれをほぼ解消することができる。

図２は、本発明の第２実施例に係る負荷駆動用半導体装置の構成を示す図である。この図２においては、図１のトリミング回路５０の可断部材であるヒューズ５４−１〜５４−６に代えて、スイッチ手段５５−１〜５５−６を用いており、これらスイッチ手段５５−１〜５５−６をオンあるいはオフの状態に設定するための情報を記憶し制御するためのスイッチ制御回路として不揮発性の記憶装置５６を設けている。スイッチ手段５５−１〜５５−６としては、ＭＯＳトランジスタやバイポーラトランジスタ等を用いることができ、また、不揮発性記憶装置５６はＥＥＰＲＯＭやＦＲＡＭ等を用いることができる。

この不揮発性記憶装置５６には、図１におけると同様に、検出抵抗３０の測定された抵抗値にしたがって、スイッチ手段５５−１〜５５−６をオンあるいはオフに制御して、トリミングを行うためのスイッチ制御情報が記憶される。各スイッチ手段５５−１〜５５−６は、不揮発性記憶装置５６に記憶されたスイッチ制御情報に基づいて、オンまたはオフ状態にスイッチングされる。その他の点は、図１におけると同様である。

図３は、本発明の第３実施例に係る負荷駆動用半導体装置の構成を示す図であり、図１や図２の制御ブロック２０や出力アンプ１０の構成を具体化して示したものである。

図３において、トリミング回路５０は、その内容を２つの可変抵抗器（抵抗値はＲ２とＲ３で示している）で表している。

また、電圧発生回路４０からの発生電圧Ｖｇｅｎを電圧変換回路４１を介して変換して、トリミング回路５０に供給している。この電圧変換回路４１は、この例では６ビットのＤ／Ａ変換器４２とボルテージフォロア４３とから構成されており、Ｄ／Ａ変換器４２に入力されるディジタル指令信号Ｄｉｎにしたがって、発生電圧Ｖｇｅｎを所定電圧に変換して出力する。

この電圧変換回路４１を設けることにより、トリミング回路５０における電圧調整（トリミング）に加えて、ディジタル指令信号Ｄｉｎによる電圧調整も行えるから、基準電圧Ｖｒｅｆのトリミングの可能範囲を一層拡げることができるし、基準電圧ＶｒｅｆをモータＭの駆動条件に応じて任意に変更可能となる。

また、トリミング回路５０を省略して、電圧変換回路４１によって基準電圧Ｖｒｅｆをトリミングしてもよい。この場合には、電圧変換回路４１がトリミング回路として機能する。なお、この電圧変換回路４１は、図１及び図２においても同様に、採用することができる。

図３においては、モータＭをＨブリッジ形式の出力アンプで駆動するものであり、出力アンプは出力トランジスタＱ１〜Ｑ４としてＭＯＳトランジスタを用いている。

図３で、コントロール入力ＩＮ１、ＩＮ２がコントロールロジック回路２３に入力されると、コントロール入力ＩＮ１、ＩＮ２の論理にしたがって、ロジック信号Ｓ１１〜Ｓ１４がプリドライバの上側回路２１と下側回路２２に供給される。上側回路２１と下側回路２２から制御信号Ｓ２１〜Ｓ２４が出力トランジスタＱ１〜Ｑ４のゲートに供給されて、出力トランジスタＱ１〜Ｑ４のオン／オフ及び導通度を制御する。

いま、コントロール入力ＩＮ１がＨレベルで、コントロール入力ＩＮ２がＬレベルの時に、出力トランジスタＱ１、Ｑ４がオンしていたとすると、出力電流Ｉｏは、Ｖｃｃ−Ｑ１−Ｍ−Ｑ４−３０−Ｖｇｎｄの経路で流れる。検出抵抗３０に出力電流Ｉｏと抵抗値Ｒ１に応じた検出電圧Ｖｄｅｔが発生する。

この検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆに等しくなるように、誤差増幅器６０の出力によりプリドライバの下側回路２２が制御されて、出力トランジスタＱ４への制御信号（ゲート電圧）Ｓ２４を制御する。これにより、所定の出力電流値において、カレントリミットをかけることができる。

図４は、プリドライバ２１、２２の内部構成例を示す図である。上側回路２１は、電源電圧Ｖｃｃを動作電源とするＣＭＯＳインバータＩＮＶ１１，１ＮＶ２１及びＩＮＶ１３、ＩＮＶ２３により、ロジック信号Ｓ１１、Ｓ１３を増幅して制御信号Ｓ２１、Ｓ２３として出力する。一方、下側回路２２は、電源電圧Ｖｃｃを動作電源とするＣＭＯＳインバータＩＮＶ１２と誤差増幅器６０の出力を動作電源とするＣＭＯＳインバータＩＮＶ２２により、ロジック信号Ｓ１２を増幅すると共に、振幅が制限された制御信号Ｓ２２として出力する。また、下側回路２２は、電源電圧Ｖｃｃを動作電源とするＣＭＯＳインバータＩＮＶ１４と誤差増幅器６０の出力を動作電源とするＣＭＯＳインバータＩＮＶ２４により、ロジック信号Ｓ１４を増幅すると共に、振幅が制限された制御信号Ｓ２４として出力する。

図５は、本発明の第４実施例に係る３相モータを負荷とする負荷駆動用半導体装置の構成を示す図であり、この例ではロータの位置検出にホール素子を用いているが、センサレスタイプでも同様である。

図５において、電源電圧Ｖｃｃとグランド間に、ホール素子３０２〜３０４が、抵抗３０１、３０５を介して接続されている。３０６〜３０８、３１０はキャパシタである。ホール素子３０２〜３０４の検出信号が端子Ｐｈｕ＋〜Ｐｈｗ−を介してホールアンプ２２１〜２２３に入力される。

ホール素子の検出信号をホールアンプ２２１〜２２３で増幅し、波形合成回路２２４で回転方向・ブレーキ回路２２６の出力と波形合成し、上下分配回路２２５で上下信号に分配し、出力アンプ２１０で増幅して、出力端子Ｐｕ〜Ｐｗを介してモータＭの適切な相に電流を流す。例えば、ロータ位置によって、電源電圧Ｖｃｃ−出力アンプ２１０の上側出力トランジスタ−Ｕ相コイル−Ｖ相コイルー出力アンプ２１０の下側出力トランジスター検出抵抗２３０ーグランド、といった形で出力電流Ｉｏが流れる。

この検出抵抗２３０の抵抗値Ｒ１がパッドＰＡＤ１とグランド端子Ｐｇｎｄを用いて測定される。このように、グランド端子Ｐｇｎｄが、検出抵抗２３０の抵抗値Ｒ１の測定用に利用される場合は、グランド側のパッド（例、図１のＰＡＤ２）は省略できる。

この図５では、検出電圧Ｖｄｅｔを電流帰還制御と飽和防止制御に使用している。したがって、それら電流帰還制御回路では基準電圧Ｖｒｅｆをトリミングし、また飽和防止制御回路では飽和防止設定電圧Ｖｓｂをトリミングすることになる。

電流帰還制御回路は、電流指令値Ｉｓが端子Ｐｉｓを介して入力され、トリミング回路２５０で調整されて基準電圧Ｖｒｅｆとなり、この基準電圧Ｖｒｅｆと検出電圧Ｖｄｅｔとが誤差増幅器２６０で比較されて比較信号を発生する。この比較信号が上下分配回路２２５に印加されて、出力電流Ｉｏを制御する。このトリミング回路２５０は、図１や図２のトリミング回路５０と同様でよい。位相補償用キャパシタ３１０は、端子Ｐｐｃを介して誤差増幅器２６０の出力端に接続される。

また、飽和防止制御回路２７０は、モータＭに印加される出力電圧と飽和防止設定電圧Ｖｓｂとを比較器２７１で比較し、飽和防止設定電圧Ｖｓｂが出力電圧を上回るときに、上下分配回路２２５への比較信号を低減させる。これにより、出力アンプ２１０の出力トランジスタを、飽和させずに、リニア領域で動作させる。

この飽和防止設定電圧Ｖｓｂは、図６に示されるような飽和防止設定電圧発生回路２８０で検出電圧Ｖｄｅｔに応じて発生される。

飽和防止設定電圧発生回路２８０は、ベースとコレクタとが接続されたＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタ）２８１と、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタ）２８２と、可変調整抵抗２８３とが、電源電圧Ｖｃｃとグランド間に接続される。

検出電圧Ｖｄｅｔと可変調整抵抗２８３の電圧降下を２入力とする比較器２８６の出力をＮＰＮトランジスタ２８２のベースに供給する。

一方、ＰＮＰトランジスタ２８４のベースが、ＰＮＰトランジスタ２８１のベースに接続されて、カレントミラー回路を構成する。ＰＮＰトランジスタ２８４と可変調整抵抗２８５とが、電源電圧Ｖｃｃとグランド間に接続され、その接続点から飽和防止設定電圧Ｖｓｂを出力する。

可変調整抵抗２８３の抵抗値Ｒ２及び可変調整抵抗２８５の抵抗値Ｒ３を、図１や図２のトリミング回路における抵抗値Ｒ２や抵抗値Ｒ３のトリミングと同様に調整する。これにより、飽和防止設定電圧Ｖｓｂも正確に設定することができる。

このように、本発明は、負荷への出力電流もしくは負荷電流を検出する電気装置に広く且つ好適に適用することができる。

本発明の第１実施例に係る負荷駆動用半導体装置の構成を示す図 本発明の第２実施例に係る負荷駆動用半導体装置の構成を示す図 本発明の第３実施例に係る負荷駆動用半導体装置の構成を示す図 図３のプリドライバの構成例を示す図 本発明の第４実施例に係る負荷駆動用半導体装置の構成を示す図 図５の飽和防止設定電圧発生回路の構成例を示す図

符号の説明

１００ 負荷駆動用半導体装置
Ｍ モータ
１０ 出力アンプ
２０ 制御ブロック
２１、２２ プリドライバ
２３ コントロールロジック回路
３０、２３０ 検出抵抗
４０ 電圧発生回路
４１ 電圧変換回路
５０、２５０ トリミング回路
５１，５２−１〜５２−６、５３ 抵抗
ＰＡＤ１〜ＰＡＤ３ パッド
５４−１〜５４−６ ヒューズ
５５−１〜５５−６ スイッチ
５６ 不揮発性記憶装置
６０、２６０ 誤差増幅器
２７０ 飽和防止制御回路
２８０ 飽和防止設定電圧発生回路
Ｉｏ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｄｅｔ 検出電圧

Claims (10)

1. 負荷への出力電流を検出して該負荷の駆動を制御するための負荷駆動用半導体装置において、該負荷駆動用半導体装置の金属配線層の一部の金属配線を用いて形成され、前記負荷への出力電流を検出するための検出抵抗と、この検出抵抗の抵抗値を測定するための少なくとも１つの抵抗測定用パッドを有することを特徴とする、負荷駆動用半導体装置。
2. 可変に調整された基準電圧を発生する基準電圧発生回路と、この基準電圧と前記検出抵抗の電圧降下に応じた検出電圧とに基づいて前記負荷の駆動を制御する制御回路を有することを特徴とする、請求項１に記載の負荷駆動用半導体装置。
3. 前記負荷駆動用半導体装置は多層の金属配線層を有しており、前記検出抵抗は前記多層の金属配線層のうちの最上層の金属配線層を用いて形成されていることを特徴とする、請求項１または２に記載の負荷駆動用半導体装置。
4. 前記基準電圧発生回路は、所定値の発生電圧を発生する電圧発生回路と、その発生電圧をトリミングして調整された基準電圧を発生するトリミング回路とを有することを特徴とする、請求項２に記載の負荷駆動用半導体装置。
5. 前記トリミング回路は、前記発生電圧を分圧して調整された基準電圧として出力するための複数の抵抗からなる抵抗分圧回路と、該抵抗分圧回路の所定の抵抗に並列接続された可断部材を備え、前記可断部材を選択的に断にして所定値に調整された基準電圧を発生することを特徴とする、請求項４に記載の負荷駆動用半導体装置。
6. 前記トリミング回路は、前記発生電圧を分圧して調整された基準電圧として出力するための複数の抵抗からなる抵抗分圧回路と、該抵抗分圧回路の所定の抵抗に並列接続されたスイッチ手段と、該スイッチ手段をオンあるいはオフに制御するためのスイッチ制御回路とを備え、前記スイッチ手段を選択的にオンもしくはオフにして所定値に調整された基準電圧を発生することを特徴とする、請求項４に記載の負荷駆動用半導体装置。
7. 前記電圧発生回路は、発生電圧が、前記金属配線層の抵抗温度係数とほぼ同等の電圧温度係数を有するように構成されていることを特徴とする、請求項４〜６のいずれかに記載の負荷駆動用半導体装置。
8. 調整された基準電圧を測定するための電圧測定用パッドを有することを特徴とする、請求項２〜７のいずれかに記載の負荷駆動用半導体装置。
9. 負荷への出力電流を検出して該負荷の駆動を制御するための負荷駆動用半導体装置において、該負荷駆動用半導体装置の金属配線層の一部の金属配線を用いて形成され、前記負荷への出力電流を検出するための検出抵抗と、該検出抵抗の抵抗値を測定するための少なくとも１つの抵抗測定用パッドと、調整された基準電圧を発生する基準電圧発生回路と、その基準電圧と前記検出抵抗の電圧降下に応じた検出電圧とを比較した比較信号に基づいて前記負荷の駆動を制御する制御回路を有し、
   前記制御回路は、所定の制御ロジックにしたがって出力トランジスタ回路への制御信号のタイミングを制御するとともに、前記比較信号に基づいて前記出力トランジスタ回路への制御信号のレベルを制御するものであることを特徴とする、負荷駆動用半導体装置。
10. 前記制御回路はさらに、前記負荷に印加される出力電圧と、前記検出電圧を可変に調整した飽和防止設定電圧とを比較した比較出力にしたがって、前記比較信号のレベルを低減することを特徴とする、請求項９に記載の負荷駆動用半導体装置。