JP6525330B2 - 電力変換装置及び空調機 - Google Patents

Description

本発明は、電力変換装置及び空調機に関する。

空調機等に適用される電力変換装置（インバータシステム）では入力制限や負荷の駆動制御等を行う目的で、入力電流を検出することが要求される。この機能の実現のために、例えば、電源入力側（商用電源からの交流電力が流れる側）にカレントトランスを挿入し、コイルを貫通する電流に応じて生じる交流電圧をダイオードブリッジで整流、平滑化し、得られた直流電圧を制御用ＩＣ（マイコン）等に内蔵されるＡＤ変換器（内蔵ＡＤＣ）にて読み取ることで、入力電流の検出を行っている。

市場ニーズにおける、より安価な製品要求に対し、上述のカレントトランスはコスト比重が高い素子であるため、回路構成から削減されることが望まれている。そこで、電流検出の安価な実現手段として、インバータ主回路配線側（直流電力が流れる側）にシャント抵抗を挿入し、当該シャント抵抗間に生じる直流電圧を読み取ることが行われている（例えば、特許文献１参照）。

特開２００９-１８３０３８号公報

上述の態様の場合、インバータ主回路配線に流れる全電流を検出するためには、ダイオードモジュール（ダイオードブリッジからなる整流回路）に最も近い位置にシャント抵抗を挿入する必要がある。そうすると、当該シャント抵抗間に生じる電圧が基準電位（制御用ＩＣにとってグランドとなる電位）に対し負電位となるため、そのままでは内蔵ＡＤＣの入力定格を満たすことができない。そのため、オペアンプ等を適用して上記シャント抵抗間に生じる電圧を反転させる必要があった。

しかしながら、別途のオペアンプを必要とすることで、カレントトランス削減にて期待されるコスト低減効果が減じられている。

上述の課題に鑑み、本発明の目的は、より安価に製造可能な電力変換装置及び空調機を提供することにある。

本発明の一態様によれば、電力変換装置は、交流電力から直流電力を生成する整流回路と、前記直流電力から負荷駆動用の交流電力を生成するインバータ回路と、前記整流回路と前記インバータ回路とを接続する高電圧配線及び低電圧配線と、前記低電圧配線上の接地点よりも前記整流回路側に接続されたシャント抵抗と、前記低電圧配線を前記整流回路に向けて流れる全電流に応じた全電流検出用電圧を出力する全電流検出用電圧出力回路と、前記全電流検出用電圧に基づいて前記全電流を検出する制御用ＩＣと、を備え、前記全電流検出用電圧出力回路は、正の固定電圧を印加する電圧源に接続された第１接続点と、前記低電圧配線における前記シャント抵抗と前記整流回路との間に接続された第２接続点と、前記第１接続点と前記第２接続点との間において直列に接続された少なくとも２個の抵抗素子と、を有し、前記正の固定電圧が前記２個の抵抗素子により分圧されてなる前記全電流検出用電圧を前記制御用ＩＣに出力する。

また、本発明の一態様によれば、上述の電力変換装置は、前記シャント抵抗の抵抗値に対する、前記全電流検出用電圧出力回路が有する前記２個の抵抗素子の抵抗値の合計の比が１０の３乗以上とされている。

また、本発明の一態様によれば、前記制御用ＩＣは、前記インバータ回路の停止時における前記全電流検出用電圧を取得して当該取得した前記全電流検出用電圧に対応する前記全電流の値をゼロとするためのオフセット値を算出し、前記インバータ回路の動作中に取得された前記全電流検出用電圧に前記オフセット値を加算してなるオフセット補正後全電流検出用電圧に基づいて前記全電流を検出する。

また、本発明の一態様によれば、前記制御用ＩＣは、前記インバータ回路の停止時において、前記全電流検出用電圧について移動平均処理を行うとともに、新たに取得した前記全電流検出用電圧と、前記移動平均処理に基づく平均値との差が所定の判定閾値を上回っている場合には、当該判定閾値を上回っている前記全電流検出用電圧を除いて前記移動平均処理を行う。

また、本発明の一態様によれば、前記制御用ＩＣは、内蔵の増幅回路を有し、前記全電流検出用電圧が当該増幅回路で増幅された増幅電圧に基づいて前記全電流を検出する。

また、本発明の一態様によれば、前記制御用ＩＣは、前記インバータ回路の停止時における前記増幅電圧を取得して当該取得した前記増幅電圧に対応する前記全電流の値をゼロとするためのゲイン補正率を算出し、前記インバータ回路の動作中に取得された前記増幅電圧に前記ゲイン補正率を乗じてなるゲイン補正後増幅電圧に基づいて前記全電流を検出する。

また、本発明の一態様によれば、空調機は、上述の電力変換装置を備える空調機である。

上述の電力変換装置及び空調機によれば、より安価に製造できる。

第１の実施形態に係る電力変換装置の回路構成を示す図である。 第１の実施形態に係る制御用ＩＣの機能構成を示す図である。 第１の実施形態に係る変換テーブルの具体的態様を示す図である。 第１の実施形態に係る制御用ＩＣの処理フローを示す図である。 第１の実施形態に係る制御用ＩＣの機能を説明する図である。 第１の実施形態の変形例に係る制御用ＩＣの機能を説明する図である。 第２の実施形態に係る制御用ＩＣの機能構成を示す図である。 第２の実施形態に係る変換テーブルの具体的態様を示す図である。 第２の実施形態に係る制御用ＩＣの処理フローを示す図である。 第２の実施形態に係る制御用ＩＣの機能を説明する図である。

＜第１の実施形態＞
以下、第１の実施形態に係る電力変換装置及び空調機について、図１〜図５を参照しながら説明する。

（電力変換装置の回路構成）
図１は、第１の実施形態に係る電力変換装置の回路構成を示す図である。
図１に示す電力変換装置１は、例えば、空調機の室外機等に搭載され、商用電源から入力される規定周波数の交流電力を負荷（コンプレッサ）を駆動させるための交流電力に変換する。

図１に示すように、電力変換装置１は、制御用ＩＣ１０と、整流回路１１と、インバータ回路１２と、スイッチング電源１３と、調相回路１４と、全電流検出用電圧出力回路
ＣＤ１と、を備えている。

制御用ＩＣ１０は、電力変換装置１の動作全体を司るマイコンであって、予め用意されたプログラムに従って動作することで種々の機能を発揮する。特に、制御用ＩＣ１０は、インバータ回路１２を流れるインバータ電流Ｉ１（後述）を参照しながらインバータ回路１２の動作を制御することで、負荷（コンプレッサ）を所望に駆動させる。また、制御用ＩＣ１０は、電力変換装置１に生じる全電流Ｉａを検出して、安全動作上、規定された電流制限値を超えていないか否かを監視する。
制御用ＩＣ１０の各種機能の詳細については後述する。

整流回路１１は、例えば、ダイオードブリッジ回路等で構成され、商用電源（図示せず）から入力された所定周波数（例えば５０Ｈｚ又は６０Ｈｚ）の交流電力を直流電力に変換して出力する。整流回路１１は、図１に示す高電圧配線αに高電位側ＤＣ電圧を出力し、低電圧配線βに低電位側ＤＣ電圧を出力する。
ここで、高電圧配線α及び低電圧配線βは、整流回路１１とインバータ回路１２とを接続する直流電力の伝送線路である。整流回路１１から出力された直流電力は、高電圧配線α及び低電圧配線βを通じて、インバータ回路１２に送出される。また、低電圧配線βは接地点Ｇに接続されており、そのため、低電圧配線βに印加される低電位側ＤＣ電圧は、他の回路構成（制御用ＩＣ１０等）における基準電位とされる。基準電位（低電位側ＤＣ電圧）に対する高電位側ＤＣ電圧は、例えば、ＤＣ１４０Ｖ等とされる。

インバータ回路１２は、図示しない複数のスイッチング素子（例えば、絶縁ゲート型バイポーラ・トランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等）を備えている。インバータ回路１２は、制御用ＩＣ１０からの制御信号に基づいて上記スイッチング素子をＯＮ／ＯＦＦすることで、整流回路１１で生成された直流電力を負荷駆動用の交流電力に変換する。

スイッチング電源１３は、高電圧配線αと低電圧配線βとの間に設けられ、接地点Ｇの電位（基準電位）を基準とする正の固定電圧を出力する。具体的には、スイッチング電源１３は、内部に備えるスイッチング素子等を通じて、高電圧配線αに印加された高電位側ＤＣ電圧（ＤＣ１４０Ｖ）を変換して、低電圧配線βにおける基準電位を基準とする正の固定電圧（例えば、ＤＣ５Ｖ）を安定的に出力する。
スイッチング電源１３が出力する正の固定電圧は、上述の制御用ＩＣ１０にとっての電源電圧ＶＣＣ（ＶＣＣ＝５Ｖ）となる。したがって、制御用ＩＣ１０は、スイッチング電源１３によって与えられる電源電圧ＶＣＣと、接地点Ｇによって与えられる基準電位と、に基づいて動作する。

調相回路１４は、高電圧配線αと低電圧配線βとの間に設けられ、商用電源側に入力される交流電流の高調波成分を抑制する。調相回路１４は、内部のスイッチング素子におけるＯＮ／ＯＦＦ動作により、リアクタＬ、ダイオードＤ及びコンデンサＣを通じて、交流電流の高調波成分を抑制する。
図１に示すように、調相回路１４は、高電圧配線α及び低電圧配線β上において、スイッチング電源１３よりも上流側（整流回路１１に近い側）に接続される。

また、低電圧配線βには、抵抗値が既知のシャント抵抗Ｒｓ１、Ｒｓ２が接続されている。

シャント抵抗Ｒｓ１は、インバータ回路１２に流れるインバータ電流Ｉ１を検出する目的で設けられる。
図１に示すように、シャント抵抗Ｒｓ１は、低電圧配線β上において、スイッチング電源１３に基準電位を与える接地点Ｇよりも上流側（インバータ回路１２に近い側）に接続されている。
低電圧配線βを流れるインバータ電流Ｉ１は、インバータ回路１２から流出し、シャント抵抗Ｒｓ１及び接地点Ｇを経由して、整流回路１１に流入する。ここで、シャント抵抗Ｒｓ１ではインバータ電流Ｉ１に応じた電圧降下が生じる。そうすると、低電圧配線β上におけるインバータ回路１２とシャント抵抗Ｒｓ１との間（接続点Ｎ１）には、接地点Ｇの電位（基準電位）を基準として、インバータ電流Ｉ１に応じた正の電位が生じる。制御用ＩＣ１０は、接続点Ｎ１における正の電位を取得することで、インバータ電流Ｉ１を検出する。

他方、シャント抵抗Ｒｓ２は、電力変換装置１における全電流Ｉａを検出する目的で設けられる。
図１に示すように、シャント抵抗Ｒｓ２は、低電圧配線β上において、スイッチング電源１３に基準電位を与える接地点Ｇ及び調相回路１４よりも下流側（整流回路１１側）に接続されている。
低電圧配線βを流れる全電流Ｉａは、インバータ回路１２から流出したインバータ電流Ｉ１と、調相回路１４から流出した調相回路電流Ｉ２とが合流してなる。また、当該全電流Ｉａは、接地点Ｇ及びシャント抵抗Ｒｓ２を経由して、整流回路１１に流入する。ここで、シャント抵抗Ｒｓ２では全電流Ｉａに応じた電圧降下が生じる。そうすると、低電圧配線β上のシャント抵抗Ｒｓ２と整流回路１１との間（接続点Ｎ３）には、接地点Ｇの電位（基準電位）を基準として、全電流Ｉａに応じた負の電位（以下、シャント電圧Ｖｓ（Ｖｓ≦０）とも記載する。）が生じる。制御用ＩＣ１０は、接続点Ｎ２におけるシャント電圧Ｖｓに応じた正の電位（後述する全電流検出用電圧）を取得することで、全電流Ｉａを検出する。

全電流検出用電圧出力回路ＣＤ１は、低電圧配線βを整流回路１１に向けて流れる全電流Ｉａに応じた全電流検出用電圧を制御用ＩＣ１０に向けて出力する。
ここで、全電流検出用電圧出力回路ＣＤ１の第１接続点（接続点Ｎ２）には、正の固定電圧を印加する電圧源（スイッチング電源１３）の出力端子が接続される。これにより、第１接続点には、接地点Ｇの電位（基準電位）を基準とする正の固定電圧ＶＣＣ（電源電圧ＶＣＣと同じ電圧）が印加される。
また、全電流検出用電圧出力回路ＣＤ１の第２接続点（接続点Ｎ３）は、低電圧配線βにおけるシャント抵抗Ｒｓ２と整流回路１１との間に接続される。これにより、第２接続点には、接地点Ｇの電位（基準電位）を基準とする、全電流Ｉａに応じた負の電位であるシャント電圧Ｖｓ（Ｖｓ≦０）が印加される。
また、全電流検出用電圧出力回路ＣＤ１は、第１接続点（接続点Ｎ２）と第２接続点（接続点Ｎ３）との間において直列に接続された２個の抵抗素子Ｒ１及び抵抗素子Ｒ２を有している。ここで、抵抗素子Ｒ１と抵抗素子Ｒ２との間（接続点Ｎ４）に生じる電位（全電流検出用電圧Ｖｉ）は、第１接続点における正の固定電圧ＶＣＣ（ＶＣＣ＝５Ｖ）と、第２接続点におけるシャント電圧Ｖｓ（Ｖｓ≦０）との間を取る。より具体的には、接続点Ｎ４における全電流検出用電圧Ｖｉは、正の固定電圧ＶＣＣとシャント電圧Ｖｓとの電位差を、抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗比で分圧してなる値となる。全電流検出用電圧出力回路ＣＤ１は、接続点Ｎ４に生じた全電流検出用電圧Ｖｉを制御用ＩＣ１０に向けて出力する。

（制御用ＩＣの構成）
図２は、第１の実施形態に係る制御用ＩＣの機能構成を示す図である。
図２に示すように、制御用ＩＣ１０は、処理部１００と、内蔵ＡＤＣ（ＡＤ変換器）２と、変換テーブル３と、を備えている。
処理部１００は、予め用意されたプログラムに従って動作するプロセッサとしての機能を有する。処理部１００の具体的な機能については後述する。
内蔵ＡＤＣ２は、制御用ＩＣ１０に一体化して形成されたＡＤ変換器である。内蔵ＡＤＣは、アナログ電圧である全電流検出用電圧Ｖｉを入力するとともに、当該全電流検出用電圧Ｖｉをデジタルサンプリング値に変換して出力する。ここで、内蔵ＡＤＣ２の入力定格は、制御用ＩＣ１０の動作電圧、即ち、基準電位（０Ｖ）と電源電圧ＶＣＣ（ＤＣ５Ｖ）との間の電位とされる（０＜Ｖｉ＜ＶＣＣ）。

変換テーブル３は、制御用ＩＣが有する記憶領域である。変換テーブル３には、内蔵ＡＤＣ２を通じて取得されたデジタルサンプリング値と、予め規定された全電流Ｉａの検出値（全電流検出値）と、を一対一に関連付けてなる情報テーブルからなる。変換テーブル３に記録されている内容の詳細については後述する（図３を参照）。

図２に示すように、処理部１００は、検出用電圧取得部１０１、オフセット補正部１０２及び全電流検出部１０３としての機能を発揮する。

検出用電圧取得部１０１は、内蔵ＡＤＣ２を通じて、全電流検出用電圧Ｖｉのデジタルサンプリングデータを取得する。なお、以下の説明においては、検出用電圧取得部１０１が取得した全電流検出用電圧Ｖｉのデジタルサンプリングデータについても、単に、「全電流検出用電圧Ｖｉ」と表記する。

オフセット補正部１０２は、内蔵ＡＤＣ２を通じて、インバータ回路１２の停止時における全電流検出用電圧Ｖｉを取得するとともに、変換テーブル３を参照して、当該取得した全電流検出用電圧Ｖｉに対応する全電流検出値を取得する。そして、オフセット補正部１０２は、インバータ回路１２の停止時に取得された全電流検出値を“ゼロ”とみなすためのオフセット値δを算出し、一時的に記録する。オフセット値δの具体的な算出方法については後述する。

全電流検出部１０３は、取得された全電流検出用電圧Ｖｉと、オフセット補正部１０２によって算出されたオフセット値δと、に基づいて、電力変換装置１に生じている全電流Ｉａを検出する。
即ち、全電流検出部１０３は、全電流検出用電圧Ｖｉに対し上記オフセット値δを加算してオフセット補正後全電流検出用電圧を得るとともに、上記変換テーブル３から、オフセット補正後全電流検出用電圧に対応する全電流検出値を読み出す。全電流検出部１０３は、このようにして変換テーブル３から読み出した全電流検出値を、全電流Ｉａの検出結果とする。
なお、本実施形態に係る全電流検出部１０３は、全電流Ｉａを定常的に繰り返し検出する。そして、全電流検出部１０３は、全電流Ｉａの検出結果が、予め規定された所定の検出リミット値を上回っていた場合には、例えば、インバータ回路１２の動作を緊急停止する等、安全を確保するための動作制御を実施する。

なお、処理部１００は、図２に示した各種機能（検出用電圧取得部１０１、オフセット補正部１０２及び全電流検出部１０３）以外の一般的な機能をも有している。例えば、処理部１００は、更に、接続点Ｎ１に生じる正の電位に基づいてインバータ電流Ｉ１を検出する機能、及び、上記インバータ電流Ｉ１の検出結果に基づいてインバータ回路１２を制御する機能等を有している。

（変換テーブルの具体的態様）
図３は、第１の実施形態に係る変換テーブルの具体的態様を示す図である。
図３に示すグラフは、変換テーブル３に予め記録されている情報であって、全電流検出用電圧Ｖｉ（内蔵ＡＤＣ２に入力される電圧）と、全電流Ｉａ（全電流検出値）との対応関係を示している。
ここで、上述したように、全電流検出用電圧Ｖｉは、正の固定電圧ＶＣＣとシャント電圧Ｖｓとの電位差を、抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗比で分圧してなる値となる。また、シャント電圧Ｖｓ（Ｖｓ≦０）は、全電流Ｉａが大きくなるほど小さくなる（負の値として大きくなる）。したがって、全電流検出用電圧Ｖｉと全電流検出値とは、図３に示すように、負の相関関係を有する特性Ｔ１によって一対一に関連付けられる。

ここで、全電流Ｉａが“０”の場合、シャント電圧Ｖｓも“０”となる（即ち、基準電位と等しくなる）ため、全電流Ｉａが“０”の場合における全電流検出用電圧Ｖｉは、正の固定電圧ＶＣＣと基準電位との電位差を、抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗比で分圧してなる値（図３に示すＶ０）となる。また、特性Ｔ１における負の相関関係の強さの度合い（グラフの傾き）は、シャント抵抗Ｒｓ２の抵抗値によって一意に定まる。したがって、シャント抵抗Ｒｓ２及び抵抗素子Ｒ１、Ｒ２の抵抗値は、全電流Ｉａの検出を必要とする範囲の最大値（例えば、図３に示すＩ２）に対応する全電流検出用電圧Ｖｉ（＝Ｖ２）が、制御用ＩＣ１０の入力定格を満たすように（即ち、正の値を取るように）決定される。
例えば、全電流Ｉａの最大値が２０Ａとなる場合、正の固定電圧ＶＣＣ＝５Ｖの下で“Ｉ２＝２０Ａ”に対応する全電流検出用電圧Ｖｉ（＝Ｖ２）を正の値とするためには、シャント抵抗Ｒｓ２の抵抗値を５ｍΩ、抵抗素子Ｒ１の抵抗値を３３ｋΩ、抵抗素子Ｒ２の抵抗値を２ｋΩなどと決定する。このようにすると、全電流Ｉａが２０Ａ（＝Ｉ２）の場合、全電流検出用電圧Ｖｉ（＝Ｖ２）は１９０ｍＶとなる。また、全電流Ｉａが１０Ａ（＝Ｉ１）の場合、全電流検出用電圧Ｖｉ（＝Ｖ１）は２４０ｍＶとなる。更に、全電流Ｉａ＝０Ａの場合、全電流検出用電圧Ｖｉ（＝Ｖ０）は２９０ｍＶとなる。

本実施形態に係る変換テーブル３は、以上のように、全電流検出用電圧出力回路ＣＤ１を構成する抵抗素子Ｒ１、Ｒ２及びシャント抵抗Ｒｓ２の理想的な抵抗値（設計値）に基づいて算出される全電流検出用電圧Ｖｉ（２９０ｍＶ〜１９０ｍＶ）と全電流検出値（０Ａ〜２０Ａ）との関係（特性Ｔ１）を規定している。
しかしながら、抵抗素子Ｒ１、Ｒ２及びシャント抵抗Ｒｓ２の抵抗値の誤差などに起因して、実際に流れる全電流Ｉａと、全電流検出用電圧Ｖｉに基づいて変換テーブル３から特定される全電流検出値とは、幾分のオフセット誤差を有していることが想定される。そこで、本実施形態に係る制御用ＩＣ１０は、以下に説明するように、事前にオフセット誤差を把握して補正処理を行うことで、より精度の高い電流検出を実現する。

（制御用ＩＣの処理フロー及び機能）
図４は、第１の実施形態に係る制御用ＩＣの処理フローを示す図である。
また、図５は、第１の実施形態に係る制御用ＩＣの機能を説明する図である。
図４に示す処理フローは、インバータ回路１２の起動指令前（インバータ回路１２の停止中）において実行される。
インバータ回路１２の起動指令前において、制御用ＩＣ１０は、上位からインバータ起動指示を受け付ける（ステップＳ００）。
インバータ起動指示を受け付けると、まず、制御用ＩＣ１０の検出用電圧取得部１０１（図２）は、この段階（インバータ回路１２が起動していない段階）において、全電流検出用電圧Ｖｉを取得する（ステップＳ０１）。
続いて、制御用ＩＣ１０のオフセット補正部１０２（図２）は、ステップＳ０１で取得した全電流検出用電圧Ｖｉに基づいて、当該全電流検出用電圧Ｖｉに対応する全電流検出値をゼロとするためのオフセット値δを算出する（ステップＳ０２）。

以下、図５を参照しながらオフセット補正部１０２の機能について詳細に説明する。
上述したように、抵抗素子Ｒ１、Ｒ２、シャント抵抗Ｒｓ２等は、固有の誤差を含んでおり、その実際の抵抗値は設計値と異なっていることがある。そのため、インバータ回路１２が起動していない段階（即ち、実際には全電流Ｉａがゼロとなっている段階）で取得した全電流検出用電圧Ｖｉから、理想的な設計値で規定された変換テーブル３（特性Ｔ１）を通じて取得した全電流検出値は、正確には“ゼロ”とはならない場合がある。
ここで、例えば、インバータ回路１２が起動していない段階で取得した全電流検出値が“Ｉ０”（Ｉ０＞０）であったとする（図５参照）。そうすると、変換テーブル３に規定される特性Ｔ１によれば、インバータ回路１２が起動していない段階（全電流Ｉａ＝０の段階）において、制御用ＩＣ１０に実際に入力される全電流検出用電圧Ｖｉは、“Ｖ０”ではなく“Ｖ０’”（Ｖ０’＜Ｖ０）であることが把握される。

オフセット補正部１０２は、ステップＳ０１で取得された全電流検出用電圧Ｖｉ（＝Ｖ０’）に基づいてＶ０−Ｖ０’を算出してオフセット値δ（＝Ｖ０−Ｖ０’）を算出する。オフセット補正部１０２は、ここで算出したオフセット値δを所定の記憶領域に記録する。

続いて、図４において、制御用ＩＣ１０は、ステップＳ００で受け付けたインバータ起動指示に応じてインバータ回路１２を起動させる（ステップＳ０３）。そうすると、電力変換装置１において、インバータ回路１２の動作に応じてインバータ電流Ｉ１及び全電流Ｉａが流れる。
検出用電圧取得部１０１は、インバータ回路１２の動作中において、全電流検出用電圧出力回路ＣＤ１を通じて入力される全電流検出用電圧Ｖｉを取得する。そして、全電流検出部１０３は、検出用電圧取得部１０１によって取得された全電流検出用電圧Ｖｉと、ステップＳ０２で算出され記録されたオフセット値δと、に基づいて全電流検出値を取得する（ステップＳ０４）。

ここで、ステップＳ０４における全電流検出部１０３の動作についても、図５を参照しながら説明する。
例えば、ある動作時点において、実際の全電流Ｉａが“Ｉ２”（Ｉ２＝２０Ａ）となっていたとする。この場合、抵抗素子Ｒ１、Ｒ２、シャント抵抗Ｒｓ２等の抵抗値の誤差等に起因して、全電流検出用電圧出力回路ＣＤ１から出力される全電流検出用電圧Ｖｉは、“Ｖ２”からずれた“Ｖ２’”となる。全電流検出部１０３がここで入力された全電流検出用電圧Ｖｉ（＝Ｖ２’）をそのまま特性Ｔ１に当てはめると、その結果得られる全電流検出値は、実際の全電流Ｉａ（Ｉ２＝２０Ａ）とは異なる値となる。
そこで、全電流検出部１０３は、インバータ回路１２の動作中において逐次入力される全電流検出用電圧Ｖｉに対し、ステップＳ０２で算出されたオフセット値δを加算してオフセット補正後全電流検出用電圧（Ｖｉ＋δ）を算出する。そして、全電流検出部１０３は、変換テーブル３を参照して、上記オフセット補正後全電流検出用電圧（Ｖｉ＋δ）に対応する全電流検出値を取得する。
そうすると、例えば、全電流Ｉａが“Ｉ２”であった場合、オフセット補正後全電流検出用電圧（Ｖｉ＋δ）は、“Ｖ２”となるので、全電流検出値が実際の全電流Ｉａ（＝Ｉ２）に一致する。
なお、図５に示す例においては、オフセット値δが正の値であるものとして説明したが、誤差の特性によっては、オフセット値δが負の値となる場合も考えられる。この場合、全電流検出部１０３は、インバータ回路１２の動作中において入力される全電流検出用電圧Ｖｉに対し、負のオフセット値δ（δ＜０）を加算して（換言すると、オフセット値δの絶対値を“減算”して）オフセット補正後全電流検出用電圧（Ｖｉ＋δ）を算出する。

（作用・効果）
以上の通り、第１の実施形態に係る電力変換装置１は、電力変換装置１に生じる全電流Ｉａに応じた全電流検出用電圧Ｖｉ（Ｖｉ＞０）を制御用ＩＣ１０に向けて出力する全電流検出用電圧出力回路ＣＤ１を備えている。
また、全電流検出用電圧出力回路ＣＤ１は、正の固定電圧ＶＣＣを印加する電圧源に接続された第１接続点（接続点Ｎ２）と、低電圧配線βにおけるシャント抵抗Ｒｓ２と整流回路１１との間に接続された第２接続点（接続点Ｎ３）と、を有している。また、全電流検出用電圧出力回路ＣＤ１は、第１接続点と第２接続点との間において直列に接続された２個の抵抗素子Ｒ１、Ｒ２を有し、正の固定電圧ＶＣＣが２個の抵抗素子Ｒ１、Ｒ２により分圧されてなる全電流検出用電圧Ｖｉを制御用ＩＣ１０に出力する。
このようにすることで、制御ＩＣの入力定格を満たす正の電圧を生成するための全電流検出用電圧出力回路ＣＤ１を、抵抗素子Ｒ１、Ｒ２のみで構成することができる。したがって、オペアンプ等を適用してシャント抵抗Ｒｓ２により生じる負の電位を反転させる必要がなくなるので、電力変換装置１をより安価に製造することができる。

また、第１の実施形態に係る電力変換装置１においては、シャント抵抗Ｒｓ２の抵抗値に対する、全電流検出用電圧出力回路ＣＤ１が有する２個の抵抗素子Ｒ１、Ｒ２の抵抗値の合計の比が、例えば、１０の３乗以上となるように設定される。
このようにすることで、固定電圧ＶＣＣから、抵抗素子Ｒ１及び抵抗素子Ｒ２を通じて接続点Ｎ３に流れ込む電流により、当該接続点Ｎ３における電位（シャント電圧Ｖｓ）に与える影響を軽減することができる。したがって、精度よく全電流Ｉａを検出することができる。

また、第１の実施形態に係る電力変換装置１において、制御用ＩＣ１０は、インバータ回路１２の停止時における全電流検出用電圧Ｖｉを取得して当該取得した全電流検出用電圧Ｖｉに対応する全電流Ｉａの値をゼロとするためのオフセット値δを算出する。また、制御用ＩＣ１０は、インバータ回路１２の動作中に取得された全電流検出用電圧Ｖｉにオフセット値δを加算してなるオフセット補正後全電流検出用電圧に基づいて全電流Ｉａを検出する。
このようにすることで、抵抗素子Ｒ１、Ｒ２及びシャント抵抗Ｒｓ２の抵抗値誤差等に起因する検出誤差を除外することができるので、一層精度よく全電流Ｉａを検出することができる。
例えば、抵抗素子等の電子部品の特性は、一般に、周囲環境温度等によって変動し得るものであるが、例えば、図４に示す処理フローのように、インバータ回路１２の起動ごとにオフセット値δを算出し直すことで、周囲環境の変化等に起因する誤差要因も低減することができる。

以上、第１の実施形態に係る電力変換装置１について詳細に説明したが、電力変換装置１の具体的な態様は、上述のものに限定されることはなく、要旨を逸脱しない範囲内において種々の設計変更等を加えることは可能である。

例えば、第１の実施形態においては、制御用ＩＣ１０（オフセット補正部１０２）は、インバータ回路１２の起動直前にオフセット値δを算出するものとして説明したが（図４参照）、他の実施形態においてはこの態様に限定されない。
例えば、他の実施形態に係る制御用ＩＣ１０は、インバータ回路１２の動作停止直後にオフセット値δを算出する態様であってもよい。

また、第１の実施形態において、制御用ＩＣ１０の処理部１００は、上述のオフセット補正部１０２を備える構成として説明したが、他の実施形態において、オフセット補正部１０２の構成は必ずしも搭載されなくともよい。即ち、周囲環境や各種抵抗素子等に起因する電流検出値の誤差が、安全動作を実施する上で容認できる範囲内にある場合は、制御用ＩＣ１０に入力される全電流検出用電圧Ｖｉに対応する全電流検出値を変換テーブル３から取得する態様であってもよい。

＜第１の実施形態の変形例＞
次に、第１の実施形態の変形例に係る電力変換装置及び空調機について、図６を参照しながら説明する。

図６は、第１の実施形態の変形例に係る制御用ＩＣの機能を説明する図である。
第１の実施形態の変形例に係る電力変換装置１の構成は、第１の実施形態（図１、図２）と同様であるため説明を省略する。

第１の実施形態の変形例に係る制御用ＩＣ１０の検出用電圧取得部１０１は、インバータ回路１２の停止時において取得した全電流検出用電圧Ｖｉについて移動平均処理を行う。また、検出用電圧取得部１０１は、新たに取得した全電流検出用電圧Ｖｉと、移動平均処理に基づく平均値との差が所定の判定閾値を上回っている場合には、当該判定閾値を上回っている全電流検出用電圧Ｖｉを除いて移動平均処理を行う。
また、第１の実施形態の変形例に係るオフセット補正部１０２は、検出用電圧取得部１０１の移動平均処理に基づく全電流検出用電圧Ｖｉの平均値を用いて上述のオフセット値δを算出する。

図６に示すように、インバータ回路１２の停止中（時刻ｔ１より前）においては、全電流Ｉａの値が小さいため、スイッチング電源１３などの動作周波数に基づく周期的な電流ノイズ（ピーク電流Ｐ）の影響が顕著となる。
ここで、検出用電圧取得部１０１が、偶然、ピーク電流Ｐの発生期間中に全電流検出用電圧Ｖｉを取得し、オフセット補正部１０２が当該全電流検出用電圧Ｖｉを用いてオフセット値δを算出した場合、このオフセット値δにはピーク電流Ｐを含む誤差が生じ得る。そうすると、インバータ回路１２の動作中に実行されるオフセット補正処理により、むしろ検出誤差を増大させてしまう可能性がある。

そこで、本変形例に係る検出用電圧取得部１０１は、インバータ回路１２の停止中においては、連続的に取得される全電流検出用電圧Ｖｉに対して移動平均処理を施し、逐次、全電流検出用電圧Ｖｉの平均値Ｖｉμを算出する。更に、検出用電圧取得部１０１は、インバータ回路１２の停止中に新たに取得した全電流検出用電圧Ｖｉを、既に算出した平均値Ｖｉμと比較する。そして、新たに取得した全電流検出用電圧Ｖｉと平均値Ｖｉμとの差（偏差）が所定の判定閾値を上回っていた場合には、検出用電圧取得部１０１は、当該全電流検出用電圧Ｖｉについては平均値の演算に含まないようにする。
このようにすることで、オフセット補正部１０２が算出するオフセット値δがピーク電流Ｐによって誤差を含むことを防止することができる。したがって、一層精度よく全電流Ｉａを検出できるようになる。

なお、インバータ回路１２の動作中（時刻ｔ１以降）においては、スイッチング電源１３は連続動作モードとなり、また、ピーク電流Ｐに対し全電流Ｉａは相対的に大きくなる。そのため、図６に示すように、インバータ回路１２の動作中においては、ピーク電流Ｐの影響は小さくなる。したがって、上述の変形例に係る検出用電圧取得部１０１は、インバータ回路１２の動作中においては、ピーク電流Ｐの影響を排除する処理（即ち、偏差が所定の判定閾値を上回っていた場合に、当該判定閾値を上回った全電流検出用電圧Ｖｉを除外して平均値を算出する処理）を実行しなくともよい。

また、本変形例においては、新たに取得した全電流検出用電圧Ｖｉと、平均値Ｖｉμとの差が所定の判定閾値を上回っている場合には、当該判定閾値を上回っている全電流検出用電圧を除いて移動平均処理を行うものとして説明したが、他の実施形態においてはこの態様に限定されない。
例えば、検出用電圧取得部１０１は、インバータ回路１２の停止中においては、インバータ回路１２の動作中よりも、移動平均処理を行う全電流検出用電圧Ｖｉのサンプル数を増やすようにしてもよい。このようにすることで、インバータ回路１２の停止中における全電流検出用電圧Ｖｉの平均値を一層平坦化させることができるので、ピーク電流Ｐの影響を低減させることができる。

＜第２の実施形態＞
次に、第２の実施形態の変形例に係る電力変換装置及び空調機について、図７〜図１０を参照しながら説明する。

（制御用ＩＣの機能構成）
図７は、第２の実施形態に係る制御用ＩＣの機能構成を示す図である。
図７に示すように、第２の実施形態に係る制御用ＩＣ１０は、内蔵の増幅回路（内蔵ＰＧＡ４）を有している。また、制御用ＩＣ１０は、全電流検出用電圧Ｖｉが当該内蔵ＰＧＡ４で増幅された増幅電圧Ｖａに基づいて全電流Ｉａを検出する。
図７に示す構成によれば、制御用ＩＣ１０は、入力された全電流検出用電圧Ｖｉを内蔵ＰＧＡ４で所定（例えば１０倍）の増幅率で増幅する。そして、本実施形態に係る検出用電圧取得部１０１は、内蔵ＰＧＡ４によって増幅されてなる増幅電圧Ｖａを、内蔵ＡＤＣ２を通じて取得する。

また、図７に示すように、第２の実施形態に係る制御用ＩＣ１０の処理部１００は、ゲイン補正率演算部１０４を備えている。
ゲイン補正率演算部１０４は、インバータ回路１２の停止時における増幅電圧Ｖａを取得して当該取得した増幅電圧Ｖａに対応する全電流Ｉａの値をゼロとするためのゲイン補正率ｋ（後述）を算出する。
また、本実施形態に係る全電流検出部１０３は、取得された増幅電圧Ｖａと、ゲイン補正率演算部１０４によって算出されたゲイン補正率ｋと、に基づいて、電力変換装置１に生じている全電流Ｉａを検出する。
即ち、全電流検出部１０３は、増幅電圧Ｖａに対し上記ゲイン補正率ｋを乗じてなるゲイン補正後増幅電圧を得るとともに、上記変換テーブル３から、ゲイン補正後増幅電圧に対応する全電流検出値を読み出す。全電流検出部１０３は、このようにして変換テーブル３から読み出した全電流検出値を、全電流Ｉａの検出結果とする。

（変換テーブルの具体的態様）
図８は、第２の実施形態に係る変換テーブルの具体的態様を示す図である。
図８に示すグラフは、第２の実施形態に係る変換テーブル３に予め記録されている情報であって、増幅電圧Ｖａ（内蔵ＡＤＣ２に入力される電圧）と、全電流Ｉａ（全電流検出値）との対応関係を示している。

ここで、上述したように、全電流検出用電圧Ｖｉは、増幅電圧Ｖａは、入力された全電流検出用電圧Ｖｉが所定（１０倍）の増幅率で増幅されてなる電圧である。
例えば、第１の実施形態のように、シャント抵抗Ｒｓ２の抵抗値を５ｍΩ、抵抗素子Ｒ１の抵抗値を３３ｋΩ、抵抗素子Ｒ２の抵抗値を２ｋΩとすると、全電流Ｉａが２０Ａ（＝Ｉ２）の場合、全電流検出用電圧Ｖｉは１９０ｍＶ、増幅電圧Ｖａ（＝Ｖａ２）は１．９Ｖとなる。また、全電流Ｉａが１０Ａ（＝Ｉ１）の場合、全電流検出用電圧Ｖｉは２４０ｍＶ、増幅電圧Ｖａ（＝Ｖａ１）は２．４Ｖとなる。更に、全電流Ｉａ＝０Ａの場合、全電流検出用電圧Ｖｉは２９０ｍＶ、増幅電圧Ｖａ（＝Ｖａ０）は２．９Ｖとなる。

以上のように、変換テーブル３は、抵抗素子Ｒ１、Ｒ２及びシャント抵抗Ｒｓ２の理想的な抵抗値（設計値）に加え、内蔵ＡＤＣ２における理想的な増幅率（１０倍）に基づいて算出される増幅電圧Ｖａ（２．９Ｖ〜１．９Ｖ）と全電流検出値（０Ａ〜２０Ａ）との関係（特性Ｔ２）を規定している。
しかしながら、実際には、制御用ＩＣ１０に内蔵される増幅器（内蔵ＰＧＡ４）は、その増幅率に数％（例えば±５％程度）の誤差を有している。そのため、実際に流れる全電流Ｉａと、増幅電圧Ｖａに基づいて変換テーブル３から特定される全電流検出値とは、増幅率の誤差に応じた誤差を有していることが想定される。そこで、本実施形態に係る制御用ＩＣ１０は、以下に説明するように、事前に増幅率誤差を把握して補正処理を行うことで、より精度の高い電流検出を実現する。

（制御用ＩＣの処理フロー及び機能）
図９は、第２の実施形態に係る制御用ＩＣの処理フローを示す図である。
また、図１０は、第２の実施形態に係る制御用ＩＣの機能を説明する図である。
図９に示す処理フローは、インバータ回路１２の起動指令前（インバータ回路１２の停止中）において実行される。
インバータ回路１２の起動指令前において、制御用ＩＣ１０は、上位からインバータ起動指示を受け付ける（ステップＳ１０）。
インバータ起動指示を受け付けると、まず、制御用ＩＣ１０の検出用電圧取得部１０１（図７）は、この段階（インバータ回路１２が起動していない段階）において、全電流検出用電圧Ｖｉが内蔵ＰＧＡ４にて増幅されてなる増幅電圧Ｖａを取得する（ステップＳ１１）。
続いて、制御用ＩＣ１０のゲイン補正率演算部１０４（図７）は、ステップＳ１１で取得した増幅電圧Ｖａに基づいて、当該増幅電圧Ｖａに対応する全電流検出値をゼロとするためのゲイン補正率ｋを算出する（ステップＳ１２）。

以下、図１０を参照しながらゲイン補正率演算部１０４の機能について詳細に説明する。
上述したように、内蔵ＰＧＡ４の増幅率は、固有の誤差を含んでおり、その実際の増幅率は設計値（１０倍）に対して数％の誤差を有していることがある。そのため、インバータ回路１２が起動していない段階（即ち、実際には全電流Ｉａがゼロとなっている段階）で取得した増幅電圧Ｖａから、理想的な設計値で規定された変換テーブル３（特性Ｔ２）を通じて取得した全電流検出値は、正確には“ゼロ”とはならない場合がある。
ここで、例えば、インバータ回路１２が起動していない段階で取得した全電流検出値が“Ｉ０”（Ｉ０＞０）であったとする（図１０参照）。そうすると、変換テーブル３に規定される特性Ｔ２によれば、インバータ回路１２が起動していない段階（全電流Ｉａ＝０の段階）において、制御用ＩＣ１０に実際に入力される増幅電圧Ｖａは、“Ｖａ０”ではなく“Ｖａ０’”（Ｖａ０’＜Ｖａ０）であることが把握される。

ゲイン補正率演算部１０４は、ステップＳ１１で取得された増幅電圧Ｖａ（＝Ｖａ０’）に基づいてＶａ０／Ｖａ０’を算出してゲイン補正率ｋ（＝Ｖａ０／Ｖａ０’）を算出する。ゲイン補正率演算部１０４は、ここで算出したゲイン補正率ｋを所定の記憶領域に記録する。

続いて、図９において、制御用ＩＣ１０は、ステップＳ１０で受け付けたインバータ起動指示に応じてインバータ回路１２を起動させる（ステップＳ１３）。そうすると、電力変換装置１において、インバータ回路１２の動作に応じてインバータ電流Ｉ１及び全電流Ｉａが流れる。
検出用電圧取得部１０１は、インバータ回路１２の動作中において、全電流検出用電圧出力回路ＣＤ１を通じて入力される全電流検出用電圧Ｖｉが内蔵ＰＧＡ４にて増幅されてなる増幅電圧Ｖａを取得する。そして、全電流検出部１０３は、検出用電圧取得部１０１によって取得された増幅電圧Ｖａと、ステップＳ１２で算出され記録されたゲイン補正率ｋと、に基づいて全電流検出値を取得する（ステップＳ１４）。

ここで、ステップＳ１４における全電流検出部１０３の動作についても、図１０を参照しながら説明する。
例えば、ある動作時点において、実際の全電流Ｉａが“Ｉ１”（Ｉ１＝１０Ａ）となっていたとする。この場合、内蔵ＰＧＡ４の増幅率の誤差に起因して、内蔵ＰＧＡ４から出力される増幅電圧Ｖａは、“Ｉ１”に対応する“Ｖａ１”からずれた“Ｖａ１’”となる。全電流検出部１０３がここで入力された増幅電圧Ｖａ（＝Ｖａ１’）をそのまま特性Ｔ１に当てはめると、その結果得られる全電流検出値は、実際の全電流Ｉａ（Ｉ１＝１０Ａ）とは異なる値となる。
そこで、全電流検出部１０３は、インバータ回路１２の動作中において逐次入力される増幅電圧Ｖａに対し、ステップＳ１２で算出されたゲイン補正率ｋを乗算してゲイン補正後増幅電圧（ｋ・Ｖａ）を算出する。そして、全電流検出部１０３は、変換テーブル３を参照して、上記ゲイン補正後増幅電圧（ｋ・Ｖａ）に対応する全電流検出値を取得する。
そうすると、例えば、全電流Ｉａが“Ｉ１”であった場合、ゲイン補正後増幅電圧（ｋ・Ｖａ）は、“Ｖａ１”（＝ｋ・Ｖａ１’）となるので、全電流検出値が実際の全電流Ｉａ（＝Ｉ１）に一致する。また、例えば、全電流Ｉａが“Ｉ２”であった場合、ゲイン補正後増幅電圧（ｋ・Ｖａ）は、“Ｖａ２”（＝ｋ・Ｖａ２’）となるので、全電流検出値が実際の全電流Ｉａ（＝Ｉ２）に一致する。

（作用・効果）
以上の通り、第２の実施形態に係る電力変換装置１において、制御用ＩＣ１０は、内蔵の増幅回路（内蔵ＰＧＡ４）を有し、全電流検出用電圧Ｖｉが当該増幅回路で増幅された増幅電圧Ｖａに基づいて全電流Ｉａを検出する。
このようにすることで、全電流Ｉａの変動範囲に対応する電圧の変動範囲が広がるので、一層精度良く全電流Ｉａを計測することができる。

また、第２の実施形態に係る電力変換装置１において、制御用ＩＣ１０は、更に、インバータ回路１２の停止時における増幅電圧Ｖａを取得して、当該取得した増幅電圧Ｖａに対応する全電流Ｉａの値をゼロとするためのゲイン補正率ｋを算出する。
また、制御用ＩＣ１０は、インバータ回路１２の動作中に取得された増幅電圧Ｖａにゲイン補正率ｋを乗じてなるゲイン補正後増幅電圧に基づいて全電流Ｉａを検出する。
このようにすることで、内蔵ＰＧＡ４の増幅率の誤差等に起因する検出誤差を除外することができるので、一層精度よく全電流Ｉａを検出することができる。

以上、第２の実施形態に係る電力変換装置１について詳細に説明したが、電力変換装置１の具体的な態様は、上述のものに限定されることはなく、要旨を逸脱しない範囲内において種々の設計変更等を加えることは可能である。

例えば、第２の実施形態においては、制御用ＩＣ１０（ゲイン補正率演算部１０４）は、インバータ回路１２の起動直前にゲイン補正率ｋを算出するものとして説明したが（図９参照）、他の実施形態においてはこの態様に限定されない。
例えば、他の実施形態に係る制御用ＩＣ１０は、インバータ回路１２の動作停止直後にゲイン補正率ｋを算出する態様であってもよい。

また、第２の実施形態において、制御用ＩＣ１０の処理部１００は、上述のゲイン補正率演算部１０４を備える構成として説明したが、他の実施形態において、ゲイン補正率演算部１０４の構成は必ずしも搭載されなくともよい。即ち、増幅率の誤差等に起因する電流検出値の誤差が、安全動作を実施する上で容認できる範囲内にある場合は、内蔵ＰＧＡ４にて増幅されて得られる増幅電圧Ｖａに対応する全電流検出値を変換テーブル３から取得する態様であってもよい。

他方、第２の実施形態では、第１の実施形態で説明したオフセット補正部１０２の機能を有していない態様で説明したが、他の実施形態に係る電力変換装置１は、ゲイン補正率演算部１０４と、オフセット補正部１０２と、の両方を備え、何れを適用するかを状況（電流信号）によって切り替える態様であってもよい。

また、第２の実施形態の変形例に係る制御用ＩＣ１０は、図６を用いて説明した第１の実施形態の変形例と同様の機能を有していてもよい。
即ち、第２の実施形態の変形例に係る検出用電圧取得部１０１は、インバータ回路１２の停止中（図６の時刻ｔ１より前の段階）において、増幅電圧Ｖａについて移動平均処理を行う。そして、検出用電圧取得部１０１は、新たに取得した増幅電圧Ｖａと、上記移動平均処理に基づく平均値Ｖａμとの差が所定の判定閾値を上回っている場合には、当該判定閾値を上回っている増幅電圧Ｖａを除いて移動平均処理を行うようにしてもよい。

また、一般に、増幅器を内蔵する制御用ＩＣは、制御用ＩＣの内部処理により増幅器の増幅率を変更することができる。第２の実施形態の変形例に係る検出用電圧取得部１０１は、インバータ回路１２が動作中か、停止中か、に応じて内蔵ＰＧＡ４の増幅率を変更する機能を有していてもよい。
図６に示したように、インバータ回路１２が動作中に流れる全電流Ｉａは、インバータ回路が停止中における全電流Ｉａと比較して極めて大きい値となる。そこで、検出用電圧取得部１０１は、インバータ回路１２の停止中においては内蔵ＰＧＡ４の増幅率を上げ、また、インバータ回路１２の動作中においては増幅率を下げて増幅電圧Ｖａを取得する態様としてもよい。

以上、本発明のいくつかの実施形態を説明したが、上述の各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上述の各実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。上述の各実施形態及びその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものとする。

１ 電力変換装置
１０ 制御用ＩＣ
１００ 処理部
１０１ 検出用電圧取得部
１０２ オフセット補正部
１０３ 全電流検出部
１０４ ゲイン補正率演算部
１１ 整流回路
１２ インバータ回路
１３ スイッチング電源
１４ 調相回路
２ 内蔵ＡＤＣ
３ 変換テーブル
４ 内蔵ＰＧＡ（増幅回路）
α 高電圧配線
β 低電圧配線
ＣＤ１ 全電流検出用電圧出力回路
Ｒｓ１、Ｒｓ２ シャント抵抗
Ｒ１、Ｒ２ 抵抗素子
Ｎ１ 接続点
Ｎ２ 接続点（第１接続点）
Ｎ３ 接続点（第２接続点）
Ｎ４ 接続点
Ｌ リアクタ
Ｃ コンデンサ
Ｄ ダイオード

Claims (7)

1. 交流電力から直流電力を生成する整流回路と、
   前記直流電力から負荷駆動用の交流電力を生成するインバータ回路と、
   前記整流回路と前記インバータ回路とを接続する高電圧配線及び低電圧配線と、
   前記低電圧配線上の接地点よりも前記整流回路側に接続されたシャント抵抗と、
   前記低電圧配線を前記整流回路に向けて流れる全電流に応じた全電流検出用電圧を出力する全電流検出用電圧出力回路と、
   前記全電流検出用電圧に基づいて前記全電流を検出する制御用ＩＣと、
   を備え、
   前記全電流検出用電圧出力回路は、
   正の固定電圧を印加する電圧源に接続された第１接続点と、
   前記低電圧配線における前記シャント抵抗と前記整流回路との間に接続された第２接続点と、
   前記第１接続点と前記第２接続点との間において直列に接続された少なくとも２個の抵抗素子と、
   を有し、前記正の固定電圧が前記少なくとも２個の抵抗素子により分圧されてなる前記全電流検出用電圧を前記制御用ＩＣに出力し、
   前記インバータ回路の停止時において、前記全電流検出用電圧について移動平均処理を行うとともに、新たに取得した前記全電流検出用電圧と、前記移動平均処理に基づく平均値との差が所定の判定閾値を上回っている場合には、当該判定閾値を上回っている前記全電流検出用電圧を除いて前記移動平均処理を行う
   電力変換装置。
2. 前記シャント抵抗の抵抗値に対する、前記全電流検出用電圧出力回路が有する前記少なくとも２個の抵抗素子の抵抗値の合計の比が１０の３乗以上とされている
   請求項１に記載の電力変換装置。
3. 前記制御用ＩＣは、
   前記インバータ回路の停止時における前記全電流検出用電圧を取得して当該取得した前記全電流検出用電圧に対応する前記全電流の値をゼロとするためのオフセット値を算出し、前記インバータ回路の動作中に取得された前記全電流検出用電圧に前記オフセット値を加算してなるオフセット補正後全電流検出用電圧に基づいて前記全電流を検出する
   請求項１又は請求項２に記載の電力変換装置。
4. 前記制御用ＩＣは、内蔵の増幅回路を有し、前記全電流検出用電圧が当該増幅回路で増幅された増幅電圧に基づいて前記全電流を検出する
   請求項１または請求項２に記載の電力変換装置。
5. 前記制御用ＩＣは、
   前記インバータ回路の停止時に取得された前記増幅電圧（Ｖａ０’）と、前記全電流の値がゼロである場合に取得されるべき前記増幅電圧（Ｖａ０）とを用いて、ゲイン補正率（ｋ）を、ｋ＝Ｖａ０／Ｖａ０’により算出し、前記インバータ回路の動作中に取得された前記増幅電圧に前記ゲイン補正率を乗じてなるゲイン補正後増幅電圧に基づいて前記全電流を検出する
   請求項４に記載の電力変換装置。
6. 交流電力から直流電力を生成する整流回路と、
   前記直流電力から負荷駆動用の交流電力を生成するインバータ回路と、
   前記整流回路と前記インバータ回路とを接続する高電圧配線及び低電圧配線と、
   前記低電圧配線上の接地点よりも前記整流回路側に接続されたシャント抵抗と、
   前記低電圧配線を前記整流回路に向けて流れる全電流に応じた全電流検出用電圧を出力する全電流検出用電圧出力回路と、
   前記全電流検出用電圧に基づいて前記全電流を検出する制御用ＩＣと、
   を備え、
   前記全電流検出用電圧出力回路は、
   正の固定電圧を印加する電圧源に接続された第１接続点と、
   前記低電圧配線における前記シャント抵抗と前記整流回路との間に接続された第２接続点と、
   前記第１接続点と前記第２接続点との間において直列に接続された少なくとも２個の抵抗素子と、
   を有し、前記正の固定電圧が前記少なくとも２個の抵抗素子により分圧されてなる前記全電流検出用電圧を前記制御用ＩＣに出力し、
   前記制御用ＩＣは、
   内蔵の増幅回路を有し、前記全電流検出用電圧が当該増幅回路で増幅された増幅電圧に基づいて前記全電流を検出し、
   更に、前記インバータ回路の停止時に取得された前記増幅電圧（Ｖａ０’）と、前記全電流の値がゼロである場合に取得されるべき前記増幅電圧（Ｖａ０）とを用いて、ゲイン補正率（ｋ）をｋ＝Ｖａ０／Ｖａ０’により算出し、前記インバータ回路の動作中に取得された前記増幅電圧に前記ゲイン補正率を乗じてなるゲイン補正後増幅電圧に基づいて前記全電流を検出する
   電力変換装置。
7. 請求項１から請求項６の何れか一項に記載の電力変換装置を備える空調機。

Images