JP2014057421A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】入力電圧によらず、高精度に過電流検出を行うこと。
【解決手段】出力トランジスタ２は、一端に入力電圧Ｖｉｎが供給され、他端が出力端子Ｔｏｕｔと接続され、制御信号Ｖｃに応じて駆動される。電流電圧変換回路１は、出力トランジスタ２に流れる電流を検出し、検出信号Ｖｃｓを出力する。過電流検出部１０１は、検出信号Ｖｃｓと基準電圧Ｖｒｅｆとの差電圧を制御信号Ｖｃのパルス幅及び入力電圧Ｖｉｎに応じて補正した後、検出信号Ｖｃｓと基準電圧Ｖｒｅｆとの比較結果を過電流検出信号Ｖｄｅｔとして出力する。制御回路３は、過電流検出部１０１が過電流を検出した場合に、制御信号Ｖｃにより出力トランジスタ２に流れる電流を抑制する。
【選択図】図１

Description

本発明はＤＣ−ＤＣコンバータに関し、例えば半導体装置に組み込まれるＤＣ−ＤＣコンバータに関する。

現在、車載向けマイクロコンピュータ用の電源ＩＣには、例えば降圧型のＤＣ−ＤＣコンバータが搭載されている。このＤＣ−ＤＣコンバータには、回路を保護するため、過電流検出機能を有するものがある。

こうした過電流検出機能を有する過電流検出回路が提案されている（特許文献１）。この過電流検出回路は、スイッチングトランジスタ（出力トランジスタ）の電流値を、カレントミラーを用いて検出する。そして、検出した電流により、スイッチングトランジスタ（出力トランジスタ）に過電流が流れているかを検出することができる。また、過電流検出回路に設けられた素子の定数を調整することにより、過電流検出の精度を向上させる手法が提案されている（特許文献２）。

また、入力電圧が変化しても正しく過電流検出を行うことができる直流電源装置が提案されている（特許文献３）。この構成では、出力トランジスタの出力電圧を検出し、検出結果に応じて出力トランジスタのゲート抵抗を調整して、過電流検出信号の値を調整する。これにより、入力電圧が変化しても、調整により過電流検出信号の値を安定化させることができる。その結果、入力電圧の変化によらず、正しく過電流検出を行うことができる。

特開２００７−７８４２７号公報 特開２０１１−２０５１８０号公報 特開２００２−１４２４５６号公報

ところが、発明者は、上述の手法には以下に示す問題点が有ることを見出した。ＤＣ−ＤＣコンバータでＰＷＭ制御を行う場合、入力電圧に応じて出力トランジスタのオン時間を調整する。よって、過電流検出信号を精度よく補正しようとする場合には、入力電圧の変動のみならず、出力トランジスタのオン時間を反映させなければならない。ところが、特許文献３に記載の直流電源装置は、入力電圧の変化に応じて過電流検出信号の値が補正されるものの、出力トランジスタのオン時間は考慮されていない。そのため、過電流検出信号を十分に補正することができず、過電流検出精度が不十分である。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、ＤＣ−ＤＣコンバータは、一端に入力端子を介して入力電圧が供給され、他端が出力端子と接続され、制御信号に応じて駆動される出力部と、前記出力部に流れる電流を検出して検出信号を出力する検出部と、前記検出信号と第１の基準電圧との差電圧を前記制御信号のパルス幅及び前記入力電圧に応じて補正した後、前記検出信号と前記第１の基準電圧との比較結果を過電流検出信号として出力する過電流検出部と、 前記過電流検出部が過電流を検出した場合に、前記出力部に流れる電流を抑制する制御回路と、を備えるものである。

入力電圧によらず、高精度に過電流検出を行うことができる。

実施の形態１にかかるＤＣ−ＤＣコンバータ１００の構成を模式的に示す回路図である。 検出信号補正回路１０の構成を模式的に示す回路図である。 ＤＣ−ＤＣコンバータ１００での補正検出信号Ｖｃｓ＿ａｄｊを示すグラフである。 実施の形態２にかかるＤＣ−ＤＣコンバータ２００の構成を模式的に示す回路図である。 基準電圧補正回路２０の構成を模式的に示す回路図である。 ＤＣ−ＤＣコンバータ２００での補正基準電圧Ｖｒｅｆ＿ａｄｊを示すグラフである。 実施の形態３にかかるＤＣ−ＤＣコンバータ３００の構成を模式的に示す回路図である。 スイッチ回路３０の構成を模式的に示すブロック図である。 制御回路３の構成を模式的に示すブロック図である。 ＤＣ−ＤＣコンバータ３００での基準電圧Ｖｒｅｆを示すグラフである。 ＤＣ−ＤＣコンバータ１００が組み込まれた半導体装置４００の構成を模式的に示す回路図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
まず、実施の形態１にかかるＤＣ−ＤＣコンバータ１００について説明する。図１は、実施の形態１にかかるＤＣ−ＤＣコンバータ１００の構成を模式的に示す回路図である。ＤＣ−ＤＣコンバータ１００は、電流電圧（Ｉ−Ｖ）変換回路１、出力トランジスタ２、制御回路３、誤差増幅器４、比較器５、検出信号補正回路１０、抵抗Ｒ１及びＲ２を有する。なお、電流電圧（Ｉ−Ｖ）変換回路は、検出部とも称する。出力トランジスタは、出力部とも称する。誤差増幅器は、誤差信号生成部とも称する。

ＤＣ−ＤＣコンバータ１００の外部の接続関係について説明する。ＤＣ−ＤＣコンバータ１００の入力端子Ｔｉｎには、外部から入力電圧Ｖｉｎが入力される。なお、入力端子Ｔｉｎとグランドとの間には、平滑素子として容量Ｃ１が挿入されている。ＤＣ−ＤＣコンバータ１００の出力端子Ｔｏｕｔとグランドとの間には、インダクタＬを介して負荷ＬＯＡＤが接続される。これにより、負荷ＬＯＡＤは、ＤＣ−ＤＣコンバータ１００から電流の供給を受ける。また、出力端子Ｔｏｕｔとグランドとの間には、インダクタＬを介して、平滑素子である容量Ｃ２が接続される。さらに、出力端子ＴｏｕｔにはダイオードＤのカソードが接続され、ダイオードＤのアノードはグランドと接続される。ＤＣ−ＤＣコンバータ１００のグランド端子Ｔｇは、グランドと接続される。端子Ｔ１はインダクタＬと負荷ＬＯＡＤとの間のノードと接続される。

ＤＣ−ＤＣコンバータ１００の内部構成について説明する。出力トランジスタ２は、ＰＭＯＳトランジスタで構成される。出力トランジスタ２のソースは電流電圧変換回路１を介して入力端子Ｔｉｎと接続される。出力トランジスタ２のドレインは出力端子Ｔｏｕｔと接続される。出力トランジスタ２のゲート（制御端子とも称する）には、制御回路３から制御信号Ｖｃが入力する。すなわち、出力トランジスタ２は制御信号Ｖｃに応じてオン／オフする。

電流電圧変換回路１は、出力トランジスタ２に流れる電流を電圧信号に変換する。変換された電圧信号は、検出信号Ｖｃｓとして出力される。

ＤＣ−ＤＣコンバータ１００の端子Ｔ１とグランド端子Ｔｇとの間には、抵抗Ｒ１及びＲ２が直列に接続される。抵抗Ｒ１と抵抗Ｒ２との間のノードからは、分圧電圧Ｖｄが出力される。つまり、抵抗Ｒ１と抵抗Ｒ２は、分圧回路として機能する。

誤差増幅器４の反転入力には、分圧電圧Ｖｄが入力される。誤差増幅器４の非反転入力には、誤差基準電圧Ｖｒｅｆ＿ｅｒｒが入力される。よって、誤差増幅器４は、誤差基準電圧Ｖｒｅｆ＿ｅｒｒから分圧電圧Ｖｄを減じた差電圧に基づく誤差信号Ｖｅｒｒを出力する。

検出信号補正回路１０は、電流電圧変換回路１からの検出信号Ｖｃｓを誤差信号Ｖｅｒｒに基づいて補正した補正検出信号Ｖｃｓ＿ａｄｊを出力する。図２は、検出信号補正回路１０の構成を模式的に示す回路図である。検出信号補正回路１０は、抵抗Ｒ１１〜Ｒ１４、増幅器ＡＭＰ、電流源ＩＳ、ＰＭＯＳトランジスタＭＰを有する。電流源ＩＳは電源ＶＤＤと接続され、ＰＭＯＳトランジスタＭＰのソースに電流を出力する。ＰＭＯＳトランジスタＭＰのドレインはグランドと接続される。ＰＭＯＳトランジスタＭＰのゲートには、誤差信号Ｖｅｒｒが入力される。電源ＶＤＤ、電流源ＩＳ及びＰＭＯＳトランジスタＭＰはソースフォロワ回路を構成するので、誤差信号Ｖｅｒｒを、ＰＭＯＳトランジスタＭＰを介して後段のラインへそのまま伝送できる。

ＰＭＯＳトランジスタＭＰのソースと増幅器ＡＭＰの反転入力との間には、抵抗Ｒ１１が挿入される。増幅器ＡＭＰの反転入力と出力との間には、抵抗Ｒ１２が接続される。増幅器ＡＭＰの非反転入力には、抵抗Ｒ１３を介して検出信号Ｖｃｓが入力される。増幅器ＡＭＰの非反転入力とグランドとの間には、抵抗Ｒ１４が挿入される。増幅器ＡＭＰの出力からは、補正検出信号Ｖｃｓ＿ａｄｊが出力される。

図１に戻り、ＤＣ−ＤＣコンバータ１００の構成について引き続き説明する。比較器５の反転入力には、補正検出信号Ｖｃｓ＿ａｄｊが入力される。比較器５の非反転入力には、基準電圧Ｖｒｅｆが入力される。よって、比較器５は、基準電圧Ｖｒｅｆから補正検出信号Ｖｃｓ＿ａｄｊを減じた差電圧に基づく過電流検出信号Ｖｄｅｔを出力する。

すなわち、検出信号補正回路１０及び比較器５は、検出信号Ｖｃｓに応じて過電流を検出する過電流検出部１０１を構成する。

制御回路３は、誤差信号Ｖｅｒｒ及び過電流検出信号Ｖｄｅｔに基づいて、制御信号Ｖｃを用いて出力トランジスタ２を駆動する。なお、制御回路３は、いわゆるＰＷＭ（Pulse Width Modulation）制御により、出力トランジスタ２を駆動する。過電流検出信号Ｖｄｅｔにより、過電流が流れている場合には、制御回路３は、出力トランジスタ２に流れる電流を抑制し、又は遮断する。

続いて、ＤＣ−ＤＣコンバータ１００における過電流検出動作について説明する。電流電圧変換回路１は、出力トランジスタ２に流れる電流Ｉｏｕｔを検出し、検出結果を検出信号Ｖｃｓとして出力する。この際、電流Ｉｏｕｔは、以下の式（１）で表される。なお、式（１）において、Ｉ_ＤＣは直流成分を示し、Ｉ_ＡＣは交流成分を表す。

交流成分Ｉ_ＡＣは、以下の式（２）で表される。なお、式（２）において、Ｔｏｎは出力トランジスタ２がオンとなる時間を示し、ＬはインダクタＬのインダクタンスを示す。

交流成分Ｉ_ＤＣは、負荷ＬＯＡＤに供給される電流であり、一定の値の電流である。電流電圧変換回路１は、式（１）で示す電流Ｉｏｕｔの値を示す検出信号Ｖｃｓを生成する。この際、Ａ［Ω］を任意の係数とすると、検出信号Ｖｃｓは以下の式（３）で表される。

ところが、上述のように、入力電圧Ｖｉｎは変動する場合が有る。そこで、時間的に一定である値をまとめて係数Ｋで表すと、式（３）から式（４）が得られる。

式（４）では、一般に入力電圧Ｖｉｎは出力トランジスタ２がオンとなる時間Ｔｏｎよりも大きな値を取る。検出信号Ｖｃｓは、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎに応じて変動することとなる。

また、ＤＣ−ＤＣコンバータ１００では、誤差信号Ｖｅｒｒは以下の式（５）で表される。但し、Ａｅｒｒは誤差増幅器４の増幅率、ＴはＰＷＭ制御の周期を示す。

式（５）の時間的に一定である値をまとめて係数Ｋ１及びＫ２で表すと、式（６）が得られる。

すなわち、検出信号Ｖｃｓと誤差信号Ｖｅｒｒとは、符号は異なるものの、同様の変化量（Ｖｉｎ×Ｔｏｎ）を含む形式で表現できる。

検出信号補正回路１０は、入力電圧Ｖｉｎの変動により検出信号Ｖｃｓが変動しても、、誤差信号Ｖｅｒｒを用いた補正を行う。そして、入力電圧Ｖｉｎの変動が除去された補正検出信号Ｖｃｓ＿ａｄｊを出力する。具体的には、検出信号補正回路１０は、図２に示す構成により、以下の式（７）で示す補正検出信号Ｖｃｓ＿ａｄｊを出力する。

式（７）において、検出信号Ｖｃｓに乗じられる正の係数部をＢ、誤差信号に乗じられる正の係数部をＣとすると、式（８）が得られる。

ＤＣ−ＤＣコンバータ１００では、誤差信号Ｖｅｒｒは、入力電圧Ｖｉｎの変化に反比例する。従って、入力電圧Ｖｉｎが本来の入力電圧値よりも低下した場合には、検出信号Ｖｃｓは低下し、かつ誤差信号Ｖｅｒｒは負の値となる。よって、式（８）では、検出信号Ｖｃｓに低下が、誤差信号Ｖｅｒｒの値により補償されるように、補正検出信号Ｖｃｓ＿ａｄｊが生成される。

誤差信号Ｖｅｒｒは、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎに応じて変化する。さらに、検出信号Ｖｃｓと誤差信号Ｖｅｒｒとは、符号は異なるものの、同様の変化量（Ｖｉｎ×Ｔｏｎ）を含む形式で表現される。すなわち、抵抗Ｒ１１〜Ｒ１４の抵抗値を選択することにより、誤差信号Ｖｅｒｒを、検出信号Ｖｃｓの変動を用いて相殺することが可能である。従って、本構成によれば、ＰＷＭ制御時のＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎの変動にかかわらず安定した過電流検出を行うことができるＤＣ−ＤＣコンバータを実現することができる。

図３は、ＤＣ−ＤＣコンバータ１００での補正検出信号Ｖｃｓ＿ａｄｊを示すグラフである。図３に示すように、入力電圧Ｖｉｎは、本来の値Ｖｉｎ０から変動する場合が有る。よって、検出信号Ｖｃｓも本来の値Ｖｃｓ０から変動する。ところが、入力電圧Ｖｉｎが変動すると、誤差信号Ｖｅｒｒも変化する。ところが、上述の式（８）で示すように、補正検出信号Ｖｃｓ＿ａｄｊは誤差信号Ｖｅｒｒで補正され、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎに依存することなく、一定の値を取ることができる。その結果、電流Ｉｏｕｔを正確に検出できるので、高精度の過電流検出を行うことができる。

実施の形態２
次に、実施の形態２にかかるＤＣ−ＤＣコンバータ２００について説明する。図４は、実施の形態２にかかるＤＣ−ＤＣコンバータ２００の構成を模式的に示す回路図である。ＤＣ−ＤＣコンバータ２００は、実施の形態１にかかる検出信号補正回路１０を、基準電圧補正回路２０に置換した構成を有する。ＤＣ−ＤＣコンバータ２００のその他の構成は、ＤＣ−ＤＣコンバータ１００と同様であるので、説明を省略する。

基準電圧補正回路２０は、比較器５の非反転入力に、誤差信号Ｖｅｒｒを用いて補正した補正基準電圧Ｖｒｅｆ＿ａｄｊを出力する。図５は、基準電圧補正回路２０の構成を模式的に示す回路図である。基準電圧補正回路２０は、検出信号補正回路１０の変形例である。基準電圧補正回路２０では、抵抗Ｒ１３を介して、増幅器ＡＭＰの反転入力が電源ＶＤＤと接続される。そして、増幅器ＡＭＰの出力から補正基準電圧Ｖｒｅｆ＿ａｄｊが出力される。基準電圧補正回路２０のその他の構成は、検出信号補正回路１０と同様であるので、説明を省略する。

すなわち、基準電圧補正回路２０及び比較器５は、検出信号Ｖｃｓに応じて過電流を検出する過電流検出部２０１を構成する。

続いて、ＤＣ−ＤＣコンバータ２００における過電流検出動作について説明する。電流電圧変換回路１は、出力トランジスタ２に流れる電流Ｉｏｕｔを検出し、検出結果を検出信号Ｖｃｓとして出力する。電流Ｉｏｕｔは、上述の式（１）で表される。よって、検出信号Ｖｃｓは、上述の式（４）で表される。誤差信号Ｖｅｒｒは、上述の式（６）で表される。

基準電圧補正回路２０は、誤差信号Ｖｅｒｒを用いて、基準電圧を補正する。具体的には、基準電圧補正回路２０は、図５に示す構成により、以下の式（９）で示す補正基準電圧Ｖｒｅｆ＿ａｄｊを出力する。

式（９）において、電源電圧ＶＤＤに乗じられる正の係数部をＤ、誤差信号に乗じられる正の係数部をＥとすると、式（１０）が得られる。

ＤＣ−ＤＣコンバータ２００では、誤差信号Ｖｅｒｒは、入力電圧Ｖｉｎの変化に反比例する。従って、入力電圧Ｖｉｎが本来の入力電圧値よりも低下した場合には、検出信号Ｖｃｓは低下し、かつ誤差信号Ｖｅｒｒは負の値となる。よって、式（１０）では、検出信号Ｖｃｓの低下に合わせて補正基準電圧Ｖｒｅｆ＿ａｄｊも低下するように、誤差信号Ｖｅｒｒの値により補正される。

図６は、ＤＣ−ＤＣコンバータ２００での補正基準電圧Ｖｒｅｆ＿ａｄｊを示すグラフである。図６に示すように、入力電圧Ｖｉｎは、本来の値Ｖｉｎ０から変動する場合が有る。よって、検出信号Ｖｃｓも本来の値Ｖｃｓ０から変動する。ところが、入力電圧Ｖｉｎが変動すると、誤差信号Ｖｅｒｒも変化する。ところが、上述の式（１０）で示すように、補正基準電圧Ｖｒｅｆ＿ａｄｊは誤差信号Ｖｅｒｒで補正され、入力電圧Ｖｉｎに連動して変化する。これにより、検出信号Ｖｃｓの変化に合わせて、補正基準電圧Ｖｒｅｆ＿ａｄｊを調整することができる。その結果、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎの変動にかかわらず、電流Ｉｏｕｔを正確に検出できるので、従って、本構成によれば、ＰＷＭ制御時のＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎ及び出力トランジスタ２がオンとなる時間Ｔｏｎの変動にかかわらず安定した過電流検出を行うことができるＤＣ−ＤＣコンバータを実現することができる。

実施の形態３
次に、実施の形態３にかかるＤＣ−ＤＣコンバータ３００について説明する。図７は、実施の形態３にかかるＤＣ−ＤＣコンバータ３００の構成を模式的に示す回路図である。ＤＣ−ＤＣコンバータ３００は、実施の形態２にかかるＤＣ−ＤＣコンバータ２００に、スイッチ回路３０を追加した構成を有する。ＤＣ−ＤＣコンバータ３００のその他の構成は、ＤＣ−ＤＣコンバータ１００と同様であるので、説明を省略する。

スイッチ回路３０は、制御回路３からのＰＷＭ信号Ｖｐｗｍと誤差信号Ｖｅｒｒとに応じて、基準電圧Ｖｒｅｆを切り替える。図８は、スイッチ回路３０の構成を模式的に示すブロック図である。スイッチ回路３０は、判定回路３１セレクタ３２を有する。

判定回路３１は、ＰＷＭ信号Ｖｐｗｍに応じて、出力トランジスタ２がＰＷＭ制御状態であるが、それとも連続的にオンとなっているかを判定する。そして、判定回路３１は、出力トランジスタ２がＰＷＭ制御状態である場合には「０」を、出力トランジスタ２が連続的にオンとなっている場合に「１」を、切替信号ＳＩＧとして出力する。

セレクタ３２は、補正基準電圧Ｖｒｅｆ＿ａｄｊ及び基準電圧Ｖｒｅｆ２が入力される。基準電圧Ｖｒｅｆ２は一定の電圧である。セレクタ３２は、切替信号ＳＩＧが「０」である場合には補正基準電圧Ｖｒｅｆ＿ａｄｊを、切替信号ＳＩＧが「１」である場合には基準電圧Ｖｒｅｆ２を、基準電圧Ｖｒｅｆとして出力する。

すなわち、検出信号補正回路１０、比較器５及びスイッチ回路３０は、検出信号Ｖｃｓに応じて過電流を検出する過電流検出部３０１を構成する。

続いて、制御回路３の構成について説明する。図９は、制御回路３の構成を模式的に示すブロック図である。制御回路３は、発振器３３、比較器３４、制御部３５及びバッファ３６を有する。発振器３３は、例えば三角波信号のような信号Ｖｒａｍｐを出力する。比較器３４の反転入力には、誤差信号Ｖｅｒｒが入力される。比較器３４の非反転入力は、発振器３３の出力と接続される。そして、比較器３４は比較結果をＰＷＭ信号Ｖｐｗｍとして出力する。制御部３５は、ＰＷＭ信号Ｖｐｗｍに基づいて、制御信号Ｖｃを生成する。これにより、制御部３５は、制御信号Ｖｃのパルス幅を制御するパルス幅制御部として機能する。制御信号Ｖｃは、バッファ３６を介して、出力トランジスタ２のゲートに出力される。

図１０は、ＤＣ−ＤＣコンバータ３００での基準電圧Ｖｒｅｆを示すグラフである。図１０に示すように、例えば入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが同程度の電圧である場合には、出力トランジスタ２は連続してオン状態となる。この場合、検出信号Ｖｃｓは一定となるので、基準電圧Ｖｒｅｆの調整を行う必要が無い。

そのため、ＤＣ−ＤＣコンバータ３００では、出力トランジスタ２が連続してオン状態とみなせる状態（Ｖｐｗｍ＝Ｖｔｈ）となったならば、基準電圧Ｖｒｅｆの調整を中止し、基準電圧Ｖｒｅｆを一定の値Ｖｒｅｆ２に固定することができる。これにより、出力トランジスタ２が連続してオン状態となる場合に、広範囲の入力電圧Ｖｉｎに対して、基準電圧を固定し、過電流検出を行うことができる。

実施の形態４
次に、実施の形態４について説明する。本実施の形態では。実施の形態１にかかるＤＣ−ＤＣコンバータ１００の使用例について説明する。図１１は、ＤＣ−ＤＣコンバータ１００が組み込まれた半導体装置４００の構成を模式的に示す回路図である。半導体装置４００は、ＤＣ−ＤＣコンバータ１００、基準回路４０１、ＬＤＯ（Low Drop Out）回路４０２及び４０３を有する。

バッテリ電源４０４は、ＤＣ−ＤＣコンバータ１００に入力電圧Ｖｉｎを供給する。なお、ここでいうバッテリ電源４０４とは、半導体装置４００が組み込まれるシステム（例えば、車両など）に電力を供給する電源を指す。ＬＤＯ回路４０２及び４０３は、ＤＣ−ＤＣコンバータ１００の出力端子Ｔｏｕｔと接続され、ＤＣ−ＤＣコンバータ１００から電源供給を受ける。つまり、ＬＤＯ回路４０２及び４０３は、図１の負荷ＬＯＡＤに対応する。

ＬＤＯ回路４０２は、外部のマイクロコンピュータ（ＭＣ）４０５に電源電圧ＶＤＤ１を出力する。ＬＤＯ回路４０３は、外部のマイクロコンピュータ（ＭＣ）４０５に電源電圧ＶＤＤ２を出力する。なお、容量Ｃ３及びＣ４は、平滑素子として機能する。

本構成によれば、入力電圧Ｖｉｎの変動にかかわらず、ＤＣ−ＤＣコンバータ１００において高精度の過電流検出が可能である。よって、半導体装置４００を過電流の影響から保護することが可能である。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態４ではＤＣ−ＤＣコンバータ１００を使用する例について説明したが、これは例示に過ぎない。つまり、半導体装置４００のＤＣ−ＤＣコンバータ１００は、ＤＣ−ＤＣコンバータ２００又は３００に置換することが可能である。

検出信号補正回路１０の構成は例示に過ぎない。すなわち、式（８）に示す補正を実現できるならば、図２で示した構成以外の回路構成とすることができるのは勿論である。 基準電圧補正回路２０の構成は例示に過ぎない。すなわち、式（１０）に示す補正を実現できるならば、図５で示した構成以外の回路構成とすることができるのは勿論である。

スイッチ回路３０の構成は、例示に過ぎない。つまり、ＰＷＭ信号Ｖｐｗｍに応じて基準電圧を切り替え可能な他の構成とすることができる。

上述の実施の形態では、降圧型ＤＣ−ＤＣコンバータについて説明したが、上述の過電流検出部は、その他のＰＷＭ方式により出力部を制御するＤＣ−ＤＣコンバータに適用することが可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ 電流電圧変換回路
２ 出力トランジスタ
３ 制御回路
４ 誤差増幅器
５ 比較器
５ 増幅器
１０ 検出信号補正回路
２０ 基準電圧補正回路
３０ スイッチ回路
３１ 判定回路
３２ セレクタ
３３ 発振器
３４ 比較器
３５ 制御部
３６ バッファ
１００、２００、３００ ＤＣ−ＤＣコンバータ
１０１、２０１、３０１ 過電流検出部
４００ 半導体装置
４０１ 基準回路
４０２ ＬＤＯ回路
４０４ バッテリ電源
４０５ マイクロコンピュータ（ＭＣ）
ＡＭＰ 増幅器
Ｃ１〜Ｃ４ 容量
Ｄ ダイオード
ＩＳ 電流源
Ｌ インダクタ
ＬＯＡＤ 負荷
ＭＰ トランジスタ
Ｒ１、Ｒ２、Ｒ１１〜Ｒ１４
ＳＩＧ 切替信号
Ｔｇ グランド端子
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
Ｖｃ 制御信号
Ｖｃｓ 検出信号
Ｖｃｓ＿ａｄｊ 補正検出信号
Ｖｄ 分圧電圧
Ｖｄｅｔ 過電流検出信号
Ｖｅｒｒ 誤差信号
Ｖｉｎ 入力電圧

Claims (14)

1. 一端に入力端子を介して入力電圧が供給され、他端が出力端子と接続され、制御信号に応じて駆動される出力部と、
   前記出力部に流れる電流を検出し、検出結果を検出信号として出力する検出部と、
   前記検出信号と第１の基準電圧との差電圧を前記制御信号のパルス幅及び前記入力電圧に応じて補正した後、前記検出信号と前記第１の基準電圧との比較結果を過電流検出信号として出力する過電流検出部と、
   前記過電流検出部が過電流を検出した場合に、前記制御信号により前記出力部に流れる電流を抑制する制御回路と、を備える、
   ＤＣ−ＤＣコンバータ。
2. 前記過電流検出部は、
   前記検出信号を前記制御信号のパルス幅及び前記入力電圧に応じて補正した補正検出信号を出力する補正回路と、
   前記第１の基準電圧と前記補正検出信号とを比較し、比較結果を前記過電流検出信号として出力する比較器と、を備える、
   請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記比較器は、前記補正検出信号の電圧が前記第１の基準電圧よりも大きい場合に、過電流検出を示す前記過電流検出信号を出力する、
   請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記出力部の出力電圧から誤差信号を生成する誤差信号生成部を更に備え、
   前記補正回路は、前記検出信号を前記誤差信号に基づいて補正した前記補正検出信号を出力する、
   請求項２に記載のＤＣ−ＤＣコンバータ。
5. 前記補正回路は、前記検出信号から前記誤差信号を減じて前記補正検出信号を生成する、
   請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記出力電圧を分圧した分圧電圧を出力する分圧部を更に備え、
   前記誤差信号生成部は前記誤差信号を出力する誤差増幅器であり、
   前記誤差増幅器の一方の入力には前記分圧電圧が入力され、他方の入力には第２の基準電圧が入力される、
   請求項４に記載のＤＣ−ＤＣコンバータ。
7. 前記制御回路は、前記出力部をＰＷＭ（Pulse Width Modulation）方式により制御する、
   請求項２に記載のＤＣ−ＤＣコンバータ。
8. 前記過電流検出部は、
   一定の電圧を前記制御信号のパルス幅及び前記入力電圧に応じて補正した第１の電圧を前記第１の基準電圧としてを出力する補正回路と、
   前記第１の基準電圧と前記検出信号とを比較し、比較結果を前記過電流検出信号として出力する比較器と、を備える、
   請求項１に記載のＤＣ−ＤＣコンバータ。
9. 前記比較器は、前記検出信号の電圧が前記第１の基準電圧よりも大きい場合に、過電流検出を示す前記過電流検出信号を出力する、
   請求項８に記載のＤＣ−ＤＣコンバータ。
10. 前記出力部の出力電圧から誤差信号を生成する誤差信号生成部を更に備え、
    前記補正回路は、前記検出信号を前記誤差信号に基づいて補正した前記補正検出信号を出力する、
    請求項８に記載のＤＣ−ＤＣコンバータ。
11. 前記補正回路は、前記検出信号から前記誤差信号を減じて前記補正検出信号を生成する、
    請求項１０に記載のＤＣ−ＤＣコンバータ。
12. 前記出力電圧を分圧した分圧電圧を出力する分圧部を更に備え、
    前記誤差信号生成部は前記誤差信号を出力する誤差増幅器であり、
    前記誤差増幅器の一方の入力には前記分圧電圧が入力され、他方の入力には第２の基準電圧が入力される、
    請求項８に記載のＤＣ−ＤＣコンバータ。
13. 前記制御回路は、前記出力部をＰＷＭ（Pulse Width Modulation）方式により制御する、
    請求項８に記載のＤＣ−ＤＣコンバータ。
14. 前記第１の基準電圧を生成するスイッチ回路を更に備え、
    前記制御回路は、前記制御信号のパルス幅を制御する信号を生成するパルス幅制御部を備え、
    前記スイッチ回路は、
    一方の入力に前記第１の電圧が入力され、他方の入力に第３の基準電圧が入力され、前記第１の電圧又は前記第３の基準電圧を前記第１の基準電圧として出力するセレクタと、
    前記パルス幅を制御する信号が入力され、前記出力部に連続して電流が流れる場合に、前記セレクタに前記第３の基準電圧を出力させる判定回路と、を備える、
    請求項１３に記載のＤＣ−ＤＣコンバータ。

Images