JP2012016123A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】出力電流の変動に対して、出力電圧の変動を低減したＤＣ−ＤＣコンバータ制御回路及びＤＣ−ＤＣコンバータを提供する。
【解決手段】実施形態によれば、制御回路と、スイッチング回路と、補正回路とを備えたＤＣ−ＤＣコンバータが提供される。前記制御回路は、出力電圧と基準電圧との誤差を増幅して検出信号として出力する出力電圧検出回路を有し、前記検出信号に応じてデューティ比が変化する制御信号を出力する。前記スイッチング回路は、前記制御信号で駆動され、パルス信号を出力する。前記補正回路は、前記出力電圧の変化を検出して出力電流と前記検出信号とを補正することを特徴とする。
【選択図】図１

Description

本発明の実施形態は、ＤＣ−ＤＣコンバータに関する。

電子機器の低消費電力化・高速化に伴い、電源電圧は低電圧化し、電圧変動の許容範囲は狭くなってきている。例えば、ＣＰＵ（Central Processing Unit）駆動用電源においては、ＣＰＵが状態を切り換えて消費電流を変化させるようになったため、動的・過度的な電源の電圧変動の許容範囲への要求が厳しくなっている。また、下限電圧はメモリーの信頼性に関わるため、要求が厳しい。

ＤＣ−ＤＣコンバータは、負荷電流の変動に対する出力の電圧変動を抑えるために改良が加えられている。例えば、出力の平滑コンデンサの大容量化、スイッチング周波数の高周波数化及びインダクタの小インダクタンス化、さらにＤＣ−ＤＣコンバータの出力に、入出力間の電圧差の小さい低ドロップアウト（ＬＤＯ：Low Drop Out）電源の出力をスイッチを介して接続し、出力電圧が低下したときに、そのスイッチをオンにしてＬＤＯ電源から電流を供給する。

特開２００５−１６８２３０号公報

しかし、平滑コンデンサを大容量化すると小型化が困難になる。また、スイッチング周波数を高くしてインダクタのインダクタンスを小さくすると、通常動作時の効率が低下する。さらに、ＬＤＯ電源を接続する方法では、負荷急変に対するスイッチの応答速度が問題になることもある。

本発明の実施形態は、出力電流の変動に対して、出力電圧の変動を低減したＤＣ−ＤＣコンバータを提供する。

実施形態によれば、制御回路と、スイッチング回路と、補正回路とを備えたＤＣ−ＤＣコンバータが提供される。前記制御回路は、出力電圧と基準電圧との誤差を増幅して検出信号として出力する出力電圧検出回路を有し、前記検出信号に応じてデューティ比が変化する制御信号を出力する。前記スイッチング回路は、前記制御信号で駆動され、パルス信号を出力する。前記補正回路は、前記出力電圧の変化を検出して出力電流と前記検出信号とを補正することを特徴とする。

第１の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。 図１に表した補正回路の構成を例示する回路図である。 図２に表した補正回路の第１の整流素子の特性を例示するグラフである。 ＤＣ−ＤＣコンバータの主要な信号のタイミングチャートであり、（ａ）は出力電流Ｉｏｕｔとインダクタの電流Ｉｌ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）は補正回路の補正信号Ｖｃｔｌ、（ｄ）は出力電圧検出回路の検出信号Ｖｅである。 補正回路の他の構成を例示する回路図である。 第２の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。
図１に表したように、ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ制御回路２、インダクタ３、平滑コンデンサ４、分圧回路５を備える。
ＤＣ−ＤＣコンバータ１は、電源電圧ＶｉｎをＤＣ−ＤＣコンバータ制御回路２に入力して、出力電圧Ｖｏｕｔを出力する。

ＤＣ−ＤＣコンバータ制御回路２の出力にインダクタ３が接続される。インダクタ３は、後述するようにＤＣ−ＤＣコンバータ制御回路２から出力されるパルス信号Ｖｌにより駆動される。また、インダクタ３から出力される出力電圧Ｖｏｕｔは、平滑コンデンサ４で平滑化され、負荷回路６に供給される。負荷回路６には、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔが供給される。

出力電圧Ｖｏｕｔを分圧回路５により分圧した電圧Ｖｆｂと出力電圧Ｖｏｕｔとは、ＤＣ−ＤＣコンバータ制御回路２に入力される。ＤＣ−ＤＣコンバータ制御回路２は、電圧Ｖｆｂが一定値となるように、インダクタ３を駆動するパルス信号Ｖｌのデューティ比を制御する。
図１においては、分圧回路５は、直列に接続された抵抗５ａ、５ｂを有する構成を例示している。抵抗５ａには、出力電圧Ｖｏｕｔが入力される。抵抗５ａ、５ｂの接続点の電圧Ｖｆｂが、制御回路８に帰還される。なお、分圧回路５を介さず、直接出力電圧Ｖｏｕｔを電圧ＶｆｂとしてＤＣ−ＤＣコンバータ制御回路２に入力してもよい。

ＤＣ−ＤＣコンバータ１においては、後述するように、ＤＣ−ＤＣコンバータ制御回路２の補正回路９により、負荷回路６の出力電流Ｉｏｕｔの急変に対して、出力信号に電流Ｉｄを重畳して出力電流Ｉｏｕｔを補正し、出力電圧Ｖｏｕｔの変動が補正され低減される。

ＤＣ−ＤＣコンバータ制御回路２は、スイッチング回路７、制御回路８、補正回路９を備える。
ＤＣ−ＤＣコンバータ制御回路２は、電源電圧Ｖｉｎを供給され、インダクタ３を駆動するパルス信号を出力する。また、ＤＣ−ＤＣコンバータ制御回路２は、出力電圧Ｖｏｕｔまたは出力電圧Ｖｏｕｔを分圧した電圧Ｖｆｂが一定値となるように制御する。

スイッチング回路７は、トランジスタＱ１、Ｑ２を有する。トランジスタＱ１には、電源電圧Ｖｉｎが供給される。トランジスタＱ２は、トランジスタＱ１と接地との間に接続される。トランジスタＱ１、Ｑ２は、互いに直列に接続され、トランジスタＱ１、Ｑ２の接続点には、インダクタ３を駆動するパルス信号Ｖｌが出力される。

制御回路８は、出力電圧検出回路１０、ＰＷＭコンパレータ１１、駆動回路１２、駆動電流検出回路１３を有する。
出力電圧検出回路１０の反転入力端子には、出力電圧Ｖｏｕｔを分圧した電圧Ｖｆｂが入力される。非反転入力端子には、基準電圧Ｖｒｅｆが入力される。出力電圧検出回路１０は、電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差を増幅して検出信号Ｖｅとして出力する。なお、図１においては、反転入力端子には、電圧Ｖｆｂを入力する構成を例示しているが、出力電圧Ｖｏｕｔを入力してもよい。

ＰＷＭコンパレータ１１の反転入力端子には、検出信号Ｖｅが入力される。非反転入力端子には、駆動電流検出回路１３からの出力が入力される。ＰＷＭコンパレータ１１の出力は、駆動回路１２に入力される。駆動回路１２の出力は、スイッチング回路７を駆動する。

駆動電流検出回路１３は、トランジスタＱ３、抵抗１４、増幅回路１５を有する。トランジスタＱ３は、トランジスタＱ１の電流を検出するトランジスタであり、抵抗１４を介して、トランジスタＱ１と並列に接続される。トランジスタＱ３と抵抗１４とは、互いに直列接続され、トランジスタＱ１に流れる電流に比例する電流が流れる。抵抗１４の両端の間の電圧は、増幅回路１５により増幅される。増幅回路１５の出力は、駆動電流検出回路１３の出力となる。

駆動電流検出回路１３は、スイッチング回路７のトランジスタＱ１の電流を検出して、ＰＷＭコンパレータ１１の非反転入力端子に入力する。
ＰＷＭコンパレータ１１は、非反転入力端子に入力される電圧が、反転入力端子に入力される電圧よりも高いとき、ハイレベルの信号を出力する。ＰＷＭコンパレータ１１は、非反転入力端子に入力される電圧が、反転入力端子に入力される電圧よりも低いとき、ローレベルの信号を出力する。

ＰＷＭコンパレータ１１の出力は、駆動回路１２に入力される。駆動回路１２は、スイッチング回路７のトランジスタＱ１、Ｑ２をそれぞれ駆動する制御信号を生成する。ＰＷＭコンパレータ１１の出力がローレベルのとき、駆動回路１２は、スイッチング回路７からインダクタ３にハイレベルのパルス信号Ｖｌが出力されるように、トランジスタＱ１、Ｑ２のゲートにそれぞれ制御信号を出力する。

また、ＰＷＭコンパレータ１１の出力がハイレベルのとき、駆動回路１２は、インダクタ３にローレベルのパルス信号Ｖｌが出力されるように、トランジスタＱ１、Ｑ２のゲートにそれぞれ制御信号を出力する。

従って、出力電圧検出回路１０に入力された電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高く、誤差が正のとき、出力電圧検出回路１０から出力される検出信号Ｖｅの電圧は負であり、ＰＷＭコンパレータ１１からはハイレベルが出力される。このとき、駆動回路１２から出力される制御信号により、スイッチング回路７からインダクタ３にローレベルのパルス信号Ｖｌが出力され、パルス信号Ｖｌのデューティ比は減少する。なお、ここで検出信号Ｖｅの電圧は、内部回路の基準となる電位、例えば電源電圧Ｖｉｎに対して、Ｖｉｎ／２にオフセットされた電位に対する検出信号Ｖｅの電位差である。

また、電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低く、誤差が負のとき、出力電圧検出回路１０から出力される検出信号Ｖｅの電圧は正である。このとき、ＰＷＭコンパレータ１１からは、駆動電流検出回路１３の出力と検出信号Ｖｅとの電圧の高低に応じて、ハイレベルまたはローレベルが出力される。そして、駆動回路１２から出力される制御信号により、スイッチング回路７から出力されるパルス信号Ｖｌは、ローレベルまたはハイレベルとなり、パルス信号Ｖｌのデューティ比は減少または増加する。

このように、制御回路８は、出力電圧Ｖｏｕｔまたは出力電圧Ｖｏｕｔを分圧した電圧Ｖｆｂが一定値になるように、スイッチング回路７を駆動する制御信号のデューティ比を制御して、スイッチング回路７から出力されるパルス信号Ｖｌのデューティ比を制御する。

補正回路９は、出力電圧Ｖｏｕｔを検出して、出力電流Ｉｏｕｔが急変して出力電圧Ｖｏｕｔが変化したときに、電流Ｉｄを負荷回路６に流して出力電流Ｉｏｕｔを補正する。出力電流Ｉｏｕｔが増加したときは、補正回路９から負荷回路６に電流Ｉｄが供給される。また、出力電流Ｉｏｕｔが減少したときは、負荷回路６から補正回路９へ電流Ｉｄを引き抜く。

さらに、補正回路９は、出力電流Ｉｏｕｔを補正するとともに、電流Ｉｄに比例した補正信号Ｖｃｔｌにより出力電圧検出回路１０の出力の検出信号Ｖｅを変化させる。図１においては、出力電圧検出回路１０の利得を補正信号Ｖｃｔｌで制御する構成を例示している。補正信号Ｖｃｔｌにより出力電圧検出回路１０の利得を制御することにより、出力電圧検出回路１０の出力の検出信号Ｖｅが補正される。電流Ｉｄの大きさに応じて、出力電圧検出回路１０の利得は高低に制御され、検出信号Ｖｅが補正される。

このように、出力電流Ｉｏｕｔの変動時に、補正回路９が出力電流信号に重畳して電流Ｉｄを流して出力電流Ｉｏｕｔを補正するとともに、出力電圧検出回路１０の出力を補正する構成としたのは、以下の理由による。

例えば、出力電流Ｉｏｕｔの急変に対して、補正回路９により、電流Ｉｄを出力信号に重畳するだけでは、出力電圧Ｖｏｕｔの変動が低減されて、出力電圧検出回路１０の出力の検出信号Ｖｅが却って減少する。そのため、インダクタ３を駆動するパルス信号Ｖｌのデューティ比が減少する方向に制御され、電流Ｉｄによる出力電流Ｉｏｕｔの補正の効果が抑制されてしまう。
また、出力電圧検出回路１０に入力される誤差に応じて出力電圧検出回路１０の利得を変化させる構成は、スイッチング回路７と制御回路８からなる制御ループが非線形になり不安定になりやすい。

そこで、ＤＣ−ＤＣコンバータ制御回路２においては、補正回路９は、出力電流Ｉｏｕｔに電流Ｉｄを重畳して出力電流Ｉｏｕｔを補正するとともに、電流Ｉｄに比例した補正信号Ｖｃｔｌに応じて出力電圧検出回路１０の出力の検出信号Ｖｅを変化させている。
これにより、出力電流Ｉｏｕｔの変動時に、出力電圧Ｖｏｕｔの低下を低減することができる。
なお、図１に表したＤＣ−ＤＣコンバータ制御回路２においては、電流モード制御の構成を例示しているが、電圧モード制御でもよい。

図２は、図１に表した補正回路の構成を例示する回路図である。
図２に表したように、補正回路９は、バイアス回路１６、第１の整流素子Ｄ１、充電回路１７、補正電流検出回路１８を有する。

バイアス回路１６は、電流発生回路Ｉｂ、整流素子Ｄ２、Ｄ３、増幅回路１９、保持コンデンサ２０を有する。
電流発生回路Ｉｂには、電源電圧Ｖｉｎが供給される。電流発生回路Ｉｂは、整流素子Ｄ２のアノードに電流を供給する。整流素子Ｄ２のカソードには、出力電圧Ｖｏｕｔが入力される。整流素子Ｄ２のアノードの電圧は、増幅回路１９の非反転入力端子に入力される。

増幅回路１９の反転入力端子は、整流素子Ｄ３を介して増幅回路１９の出力端子に接続される。増幅回路１９は、ボルテージホロワを構成している。増幅回路１９からなるボルテージホロワの出力は、保持コンデンサ２０をバイアス電圧Ｖｂに充電し、第１の整流素子Ｄ１のアノードにバイアス電圧Ｖｂを供給する。第１の整流素子Ｄ１のカソードには、出力電圧Ｖｏｕｔが供給される。第１の整流素子Ｄ１には、バイアス電圧Ｖｂと出力電圧Ｖｏｕｔとが入力される。なお、増幅回路１９の出力により保持コンデンサ２０を充電するため、増幅回路１９としては電流出力増幅回路が望ましい。また、整流素子Ｄ３は、出力電流Ｉｏｕｔの変動に際し、出力電圧Ｖｏｕｔ及び増幅回路１９の非反転入力端子の電圧が低下して、増幅回路１９が保持コンデンサ２０から電流を引き抜く、逆流防止のために挿入されている。

第１の整流素子Ｄ１と整流素子Ｄ２とは、図３において説明するように、順方向特性のそろった素子が用いられ、同一の順方向電圧でそれぞれオンまたはオフする。ただし、第１の整流素子Ｄ１は、バイアス用の整流素子Ｄ２よりも大きな電流Ｉｄを流す。

充電回路１７は、整流素子Ｄ４、電圧発生回路Ｖｓを有する。
電圧発生回路Ｖｓの出力は、整流素子Ｄ４を介して、保持コンデンサ２０をバイアス電圧Ｖｂに充電する。なお、整流素子Ｄ４は、逆流防止のために挿入されている。充電回路１７は、電源投入時に、保持コンデンサ２０を急速に充電する回路である。

補正電流検出回路１８は、第１の整流素子Ｄ１と並列に接続され、第１の整流素子Ｄ１を流れる電流Ｉｄを検出して、電流Ｉｄに比例する補正信号Ｖｃｔｌとして出力する。補正電流検出回路１８は、整流素子Ｄ５、抵抗２１、増幅回路２２を有する。

整流素子Ｄ５のカソードは、第１の整流素子Ｄ１のカソードに接続され、整流素子Ｄ５のアノードは、抵抗２１を介して第１の整流素子Ｄ１のアノードに接続される。抵抗２１の両端の電圧は、増幅回路２２で増幅され、補正信号Ｖｃｔｌとして出力される。
補正電流検出回路１８の構成は、図１に表した駆動電流検出回路１３と同様の構成であり、トランジスタＱ３を、整流素子Ｄ５に置き換えた構成である。

第１の整流素子Ｄ１がオフのとき、整流素子Ｄ５はオフである。
第１の整流素子Ｄ１がオンして電流Ｉｄが流れるとき、整流素子Ｄ５がオンして電流Ｉｄに比例する電流が流れる。補正電流検出回路１８から出力される補正信号Ｖｃｔｌの電圧は、電流Ｉｄに比例する。

図３は、図２に表した補正回路の第１の整流素子の特性を例示するグラフである。
図３においては、横軸に第１の整流素子Ｄ１の順方向電圧Ｖｆをとり、縦軸に流れる電流Ｉｆを表している。第１の整流素子Ｄ１は、バイアス回路１６から供給されるバイアス電圧ＶｂでＰ点にバイアスされており、順方向電圧Ｖｆ＝Ｖｂ−Ｖｏｕｔである。
ここで、Ｐ点は、順方向電圧Ｖｆが上昇するとき、第１の整流素子Ｄ１がオンして電流が流れる動作点であり、第１の整流素子Ｄ１がオンする動作点とオフする動作点との境界の動作点である。

出力電流Ｉｏｕｔが増加して、出力電圧Ｖｏｕｔが低下すると、第１の整流素子Ｄ１の順方向電圧Ｖｆ＝Ｖｂ−Ｖｏｕｔが増加する。第１の整流素子Ｄ１の動作点は、図３のＰ点から右側に移動して、第１の整流素子Ｄ１はオンする。第１の整流素子Ｄ１がオンすると、バイアス回路１６から電流Ｉｄが出力電流Ｉｏｕｔに重畳され、出力電流Ｉｏｕｔが補正される。

また、整流素子Ｄ２の順方向電圧は、第１の整流素子Ｄ１の順方向電圧Ｖｆと同一に設定される。第１の整流素子Ｄ１と整流素子Ｄ２とがそれぞれオンする電圧は等しく設定されている。整流素子Ｄ２の順方向特性は、第１の整流素子Ｄ１の順方向特性と流れる電流の大きさが異なる点以外は同様である。

図４は、ＤＣ−ＤＣコンバータの主要な信号のタイミングチャートであり、（ａ）は出力電流Ｉｏｕｔとインダクタの電流Ｉｌ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）は補正回路の補正信号Ｖｃｔｌ、（ｄ）は出力電圧検出回路の検出信号Ｖｅである。

図４（ａ）に表したように、時間ｔ＜０において、出力電流Ｉｏｕｔが一定値の定常状態の場合、インダクタ３の電流Ｉｌの平均値は、ＤＣ−ＤＣコンバータ制御回路２によりほぼ一定値に制御される。スイッチング回路７からインダクタ３にハイレベルのパルス信号Ｖｌが出力される期間Ｔ１と、ローレベルのパルス信号Ｖｌが出力される期間Ｔ２とが繰り返される。

インダクタ３の電流Ｉｌは、期間Ｔ１とのき増加し、期間Ｔ２のとき減少する。出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔが一定値になるように、パルス信号Ｖｌのデューティ比Ｔ１／（Ｔ１＋Ｔ２）は、制御される。出力電圧Ｖｏｕｔの変動がないため、出力電圧検出回路１０から出力される検出信号Ｖｅは一定値である（図４（ｄ））。

図４（ｂ）に表したように、時間ｔ＜０において、出力電圧Ｖｏｕｔは、第１の整流素子Ｄ１がオンする電圧Ｖｂ−Ｖｆよりも高く、第１の整流素子Ｄ１の動作点は図３のＰ点より左側にある。第１の整流素子Ｄ１はオフであり、補正回路９から出力される補正信号Ｖｃｔｌは、出力電圧検出回路１０の出力の検出信号Ｖｅを補正しない一定値である（図４（ｃ））。

次に、時間ｔ＝０で、出力電流Ｉｏｕｔが急変して増加した場合（図４（ａ））、出力電圧Ｖｏｕｔは、定常値から減少していく（図４（ｂ））。
出力電圧Ｖｏｕｔが、電圧Ｖｂ−Ｖｆよりも低下すると、第１の整流素子Ｄ１の動作点は、図３のＰ点の右側に移動し、第１の整流素子Ｄ１はオンする。

第１の整流素子Ｄ１に電流Ｉｄが流れ、補正回路９から出力される補正信号Ｖｃｔｌの電圧が上昇する（図４（ｃ））。
出力電圧検出回路１０から出力される検出信号Ｖｅは、出力電圧Ｖｏｕｔの低下により、上昇する。また、補正信号Ｖｃｔｌの上昇にともない、検出信号Ｖｅも大きく上昇する（図４（ｄ））。

そのため、パルス信号Ｖｌのデューティ比Ｔ１／（Ｔ１＋Ｔ２）も増加して、インダクタ３の電流Ｉｌは、増加していく（図４（ａ））。
出力電圧Ｖｏｕｔは上昇し、電圧Ｖｂ−Ｖｆよりも高くなると、第１の整流素子Ｄ１はオフになる（図４（ｂ））。補正回路９から出力される補正信号Ｖｃｔｌの電圧は減少し、出力電圧検出回路１０の出力の検出信号Ｖｅを補正しない一定値に戻る（図４（ｃ））。

出力電圧Ｖｏｕｔが定常値に戻ると（図４（ｂ））、インダクタ３の電流Ｉｌ、出力電圧検出回路１０から出力される検出信号Ｖｅの電圧も、それぞれ一定値になる（図４（ａ））、（ｄ））。

このように、ＤＣ−ＤＣコンバータ制御回路２を用いたＤＣ−ＤＣコンバータ１においては、補正回路９は、出力電流Ｉｏｕｔに電流Ｉｄを重畳して出力電流Ｉｏｕｔを補正するとともに、電流Ｉｄに比例した補正信号Ｖｃｔｌに応じて出力電圧検出回路１０の出力の検出信号Ｖｅを変化させている。
これにより、出力電流Ｉｏｕｔの変動時に、出力電圧Ｖｏｕｔの低下を低減することができる。

図５は、補正回路の他の構成を例示する回路図である。
図５に表したように、補正回路９ａは、バイアス回路１６ａ、第１の整流素子Ｄ１ａ、充電回路１７、補正電流検出回路１８ａを有する。補正回路９ａは、図２に表した補正回路９のバイアス回路１６、第１の整流素子Ｄ１、補正電流検出回路１８を、それぞれバイアス回路１６ａ、第１の整流素子Ｄ１ａ、補正電流検出回路１８ａに置き換えた構成である。充電回路１７については、図１の補正回路９と同様である。

バイアス回路１６ａは、電流発生回路Ｉａ、整流素子Ｄ２ａ、増幅回路１９、保持コンデンサ２０を有する。
整流素子Ｄ２ａのアノードには、出力電圧Ｖｏｕｔが供給される。整流素子Ｄ２ａのカソードと接地とに間に、電流発生回路Ｉａが接続される。電流発生回路Ｉａは、整流素子Ｄ２ａのカソードから電流を引き抜く。整流素子Ｄ２ａのカソードの電圧は、増幅回路１９の非反転入力端子に入力される。

増幅回路１９の反転入力端子は、増幅回路１９の出力端子に接続される。増幅回路１９は、ボルテージホロワを構成している。増幅回路１９からなるボルテージホロワの出力は、保持コンデンサ２０をバイアス電圧Ｖａに充電し、第１の整流素子Ｄ１ａのカソードにバイアス電圧Ｖａを供給する。第１の整流素子Ｄ１ａのアノードには、出力電圧Ｖｏｕｔが供給される。第１の整流素子Ｄ１ａには、バイアス電圧Ｖａと出力電圧Ｖｏｕｔとが入力される。

第１の整流素子Ｄ１ａと整流素子Ｄ２ａとは、順方向特性の揃った素子が用いられ、同一の順方向電圧でそれぞれオンまたはオフする。ただし、第１の整流素子Ｄ１ａは、バイアス用の整流素子Ｄ２ａよりも大きな電流Ｉｄを流す。

補正電流検出回路１８ａは、第１の整流素子Ｄ１ａと並列に接続され、第１の整流素子Ｄ１ａを流れる電流Ｉｄを検出して、電流Ｉｄに比例する補正信号Ｖｃｔｌとして出力する。補正電流検出回路１８ａは、整流素子Ｄ５ａ、抵抗２１、増幅回路２２を有する。

整流素子Ｄ５ａのアノードは、第１の整流素子Ｄ１ａのアノードに接続され、出力電圧Ｖｏｕｔが供給される。整流素子Ｄ５ａのカソードは、抵抗２１を介して第１の整流素子Ｄ１ａのカソードに接続され、バイアス電圧Ｖａが供給される。抵抗２１の両端の間の電圧は、増幅回路２２で増幅され、補正信号Ｖｃｔｌとして出力される。
補正電流検出回路１８ａの構成は、図２に表した補正電流検出回路１８と同様の構成であり、整流素子Ｄ５ａの向きが異なる。

第１の整流素子Ｄ１ａがオフのとき、整流素子Ｄ５ａはオフである。
第１の整流素子Ｄ１ａがオンして電流Ｉｄが流れるとき、整流素子Ｄ５ａがオンして電流Ｉｄに比例する電流が流れる。補正電流検出回路１８ａから出力される補正信号Ｖｃｔｌの電圧は、電流Ｉｄに比例する。

バイアス電圧Ｖａ＝Ｖｏｕｔ−Ｖｆに設定されている。ここで、電圧Ｖｆは、第１の整流素子Ｄ１ａがオンする電圧である。第１の整流素子Ｄ１ａと整流素子Ｄ５ａとは、図２に表した補正回路９と同様に図３のＰ点に動作点が設定されている。

出力電流Ｉｏｕｔが減少して、出力電圧Ｖｏｕｔが上昇すると、第１の整流素子Ｄ１ａの順方向電圧Ｖｆ＝Ｖｏｕｔ−Ｖａが増加する。第１の整流素子Ｄ１ａの動作点は、図３のＰ点から右側に移動して、第１の整流素子Ｄ１ａはオンする。第１の整流素子Ｄ１ａがオンすると、出力電流Ｉｏｕｔからバイアス回路１６ａへ電流Ｉｄを引き抜く方向に出力信号Ｉｏｕｔに重畳される。すなわち、出力電流Ｉｏｕｔから電流Ｉｄが引き抜かれ、出力電流Ｉｏｕｔが補正される。

補正電流検出回路１８ａからは、第１の整流素子Ｄ１ａに流れる電流Ｉｄに比例した補正信号Ｖｃｔｌが出力される。この補正信号Ｖｃｔｌにより、出力電圧検出回路１０の利得が制御され、出力電圧検出回路１０から出力される検出信号Ｖｅが変化する。

このように、補正回路９ａは、出力信号から電流Ｉｄを引き抜いて出力電流Ｉｏｕｔを補正するとともに、電流Ｉｄに比例した補正信号Ｖｃｔｌに応じて出力電圧検出回路１０の出力の検出信号Ｖｅを変化させている。
これにより、出力電流Ｉｏｕｔの変動時に、出力電圧Ｖｏｕｔの上昇を低減することができる。

上記においては、補正回路９または９ａのいずれかを備えた構成を例示したが、補正回路９、９ａをともに備えた構成としてもよい。この場合、出力電流Ｉｏｕｔの増加時及び減少時のいずれの変動時にも、出力電圧Ｖｏｕｔの変動を低減することができる。

図６は、第２の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。
図６に表したように、ＤＣ−ＤＣコンバータ１ａは、ＤＣ−ＤＣコンバータ制御回路２ａ、インダクタ３、平滑コンデンサ４、分圧回路５を備える。
ＤＣ−ＤＣコンバータ１ａは、電源電圧ＶｉｎをＤＣ−ＤＣコンバータ制御回路２ａに入力して、出力電圧Ｖｏｕｔをインダクタ３に出力する。インダクタ３、平滑コンデンサ４、分圧回路５については、図１に表したＤＣ−ＤＣコンバータ１と同様である。

ＤＣ−ＤＣコンバータ制御回路２ａは、スイッチング回路７、制御回路８、補正回路９ｂを備える。
ＤＣ−ＤＣコンバータ制御回路２ａは、電源電圧Ｖｉｎを供給され、インダクタ３を駆動するパルス信号Ｖｌを出力する。また、ＤＣ−ＤＣコンバータ制御回路２ａは、出力電圧Ｖｏｕｔを一定値に制御する。

ＤＣ−ＤＣコンバータ制御回路２ａは、図１に表したＤＣ−ＤＣコンバータ制御回路２の補正回路９を補正回路９ｂに置き換えた構成である。スイッチング回路７、制御回路８については、図１のＤＣ−ＤＣコンバータ制御回路２と同様である。

補正回路９ｂは、図１に表した補正回路９に、減算回路２３を追加した構成である。
上記のとおり、補正回路９は、インダクタ３の出力電流Ｉｏｕｔに電流Ｉｄを重畳して出力電流Ｉｏｕｔを補正するとともに、電流Ｉｄに比例した補正信号Ｖｃｔｌを出力する。減算回路２３は、補正信号Ｖｃｔｌの電圧を電圧Ｖｆｂから減算して、出力電圧検出回路１０に出力する。出力電圧検出回路１０に入力される電圧を変化させて、出力電圧検出回路１０の出力の検出信号Ｖｅを変化させている。出力電圧検出回路１０の利得は一定である。

補正回路９ｂにより、出力電流Ｉｏｕｔの変動時に、出力電圧Ｖｏｕｔの低下を低減することができる。
なお、補正回路９ｂにおいては、補正回路９と減算回路２３とを有する構成を例示したが、補正回路９を補正回路９ａに置き換えてもよい。また、補正回路９、９ａを有する構成としてもよい。

以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。

１、１ａ ＤＣ−ＤＣコンバータ
２、２ａ ＤＣ−ＤＣコンバータ制御回路
３ インダクタ
４ 平滑コンデンサ
５ 分圧回路
５ａ、５ｂ、１４、２１ 抵抗
６ 負荷回路
７ スイッチング回路
８ 制御回路
９、９ａ、９ｂ 補正回路
１０ 出力電圧検出回路
１１ ＰＷＭコンパレータ
１２ 駆動回路
１３ 駆動電流検出回路
１５、１９、２２ 増幅回路
１６、１６ａ バイアス回路
１７ 充電回路
１８、１８ａ 補正電流検出回路
２０ 保持コンデンサ
２３ 減算回路
Ｄ１、Ｄ１ａ 第１の整流素子
Ｄ２、Ｄ２ａ、Ｄ３、Ｄ４、Ｄ５、Ｄ５ａ 整流素子
Ｉａ、Ｉｂ 電流発生回路
Ｑ１、Ｑ２、Ｑ３ トランジスタ
Ｖｓ 電圧発生回路

Claims (6)

1. 出力電圧と基準電圧との誤差を増幅して検出信号として出力する出力電圧検出回路を有し、前記検出信号に応じてデューティ比が変化する制御信号を出力する制御回路と、
   前記制御信号で駆動され、パルス信号を出力するスイッチング回路と、
   前記出力電圧の変化を検出して出力電流と前記検出信号とを補正する補正回路と、
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記補正回路は、
   バイアス電圧と前記出力電圧とが入力され、前記出力電圧の変化によりオンして前記出力電流を補正する第１の整流素子と、
   前記第１の整流素子を流れる電流を検出する補正電流検出回路と、
   を有し、
   前記補正電流検出回路の出力に応じて前記検出信号を補正することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記第１の整流素子は、アノードとカソードとを有し、
   前記アノードに前記バイアス電圧が供給され前記カソードに前記出力電圧が入力され、
   前記第１の整流素子は、前記出力電圧の低下によりオンして、前記出力電流に電流を加算して補正することを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
4. 前記第１の整流素子は、アノードとカソードとを有し、
   前記カソードに前記バイアス電圧が供給され前記アノードに前記出力電圧が入力され、
   前記第１の整流素子は、前記出力電圧の上昇によりオンして、前記出力電流から電流を引き抜いて補正することを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
5. 前記補正回路は、前記第１の整流素子を流れる電流に応じて、前記出力電圧検出回路の利得を補正することを特徴とする請求項２〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
6. 前記補正回路は、前記第１の整流素子を流れる電流に応じて、前記出力電圧検出回路に入力される電圧の誤差を補正することを特徴とする請求項２〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。

Images