JP2016001979A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2016001979A JP2016001979A JP2014161125A JP2014161125A JP2016001979A JP 2016001979 A JP2016001979 A JP 2016001979A JP 2014161125 A JP2014161125 A JP 2014161125A JP 2014161125 A JP2014161125 A JP 2014161125A JP 2016001979 A JP2016001979 A JP 2016001979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】入力電圧、出力電圧、インダクタンス値が変動しても、安定した電流検出電流値を得ることのできるスイッチングレギュレータを提供する。
【解決手段】インダクタ素子L1、スイッチング素子Q1、スイッチング素子Q1を制御する制御回路10が設けられ、入力電圧Vinを、インダクタ素子L1とスイッチング素子Q1を介し、設定された出力電圧Voutに変換して出力するスイッチングレギュレータ1であって、入力電圧Vin、出力電圧Vout、インダクタ素子L1のインダクタンス値L、及びスイッチング素子Q1のオン時間によって基準電圧を変化させる電流検出用基準電圧回路8と、スイッチング素子Q1に流れる電流を検出する電流検出回路4と、電流検出用基準電圧回路8の出力と電流検出回路4の出力を比較する電流検出コンパレータ9とを備えた。
【選択図】図1
【解決手段】インダクタ素子L1、スイッチング素子Q1、スイッチング素子Q1を制御する制御回路10が設けられ、入力電圧Vinを、インダクタ素子L1とスイッチング素子Q1を介し、設定された出力電圧Voutに変換して出力するスイッチングレギュレータ1であって、入力電圧Vin、出力電圧Vout、インダクタ素子L1のインダクタンス値L、及びスイッチング素子Q1のオン時間によって基準電圧を変化させる電流検出用基準電圧回路8と、スイッチング素子Q1に流れる電流を検出する電流検出回路4と、電流検出用基準電圧回路8の出力と電流検出回路4の出力を比較する電流検出コンパレータ9とを備えた。
【選択図】図1
Description
本発明は、電流モード制御方式のスイッチングレギュレータに関する。
一般に、スイッチングレギュレータには過電流検出回路が設けられている。このような過電流検出回路は、パワートランジスタ等からなるスイッチング素子とインダクタ素子に流れる電流と検出抵抗で発生する電位差を所定の基準電圧と比較することによって、過電流を検知している。具体的には、インダクタ素子に流れるピーク電流が内部の基準電圧を超えたとき、制御回路のPWM(Pulse Width Modulation)信号に優先して前記スイッチング素子を遮断することにより、インダクタ電流を制限している(例えば、特許文献1,2を参照)。
ところで、DC−DCコンバータにおいては、電流検出を行うとともに、過電流保護方式により過電流と判定された場合、即座に電流に対して応答して電流制限を行うことができるようになっている。電流検出の方法としては、インダクタ素子に充放電される電流のピーク値を検出するピーク電流制御方式が知られている。
しかしながら、上記従来技術では、インダクタ電流が入力電圧、出力電圧、インダクタンス値によって時間変化が変わってくるため、ピーク電流検出値は一定であっても出力コンデンサで平滑された出力電流が大きくばらついてしまうという問題点がある。
また、検出電流値は想定される入力電圧、出力電圧、インダクタンス値の使用範囲における最大値に設定しなくてはならないため、使用範囲において入力電圧、出力電圧、インダクタンス値が最小値に振れた場合、検出電流値が上昇して、熱などによって破壊される恐れがある。
本発明の課題は、入力電圧、出力電圧、インダクタンス値が変動しても、安定した検出電流値を得ることのできるスイッチングレギュレータを提供することにある。
上記課題を解決するために、本発明は、インダクタ素子、スイッチング素子、該スイッチング素子を制御する制御回路が設けられ、入力電圧を、前記インダクタ素子と前記スイッチング素子を介し、設定された出力電圧に変換して出力するスイッチングレギュレータであって、前記入力電圧、前記出力電圧、前記インダクタ素子のインダクタンス値、及び前記スイッチング素子のオン時間によって基準電圧を変化させる電流検出用基準電圧回路と、前記スイッチング素子に流れる電流を検出する電流検出回路と、前記電流検出用基準電圧回路の出力と前記電流検出回路の出力を比較する電流検出コンパレータと、を備えたことを特徴とする。
本発明によれば、上述の電流検出用基準電圧回路、電流検出回路、及び電流検出コンパレータを設けたことにより、入力電圧、出力電圧、インダクタンス値が変動しても、安定した検出電流値を得ることができる。
以下、本発明の実施例を図面に従って説明する。
図1は、本実施例によるスイッチングレギュレータの概略構成を示している。このスイッチングレギュレータは、ピーク電流制御型PWMスイッチングレギュレータである。
スイッチングレギュレータ1は、出力電圧検出器2、誤差増幅回路3、電流検出回路4、スロープ補償回路5、PWM(Pulse Width Modulation)コンパレータ6、クロック回路7、電流検出用基準電圧回路8、電流検出コンパレータ9、及び制御回路10を備えている。また、スイッチングレギュレータ1は、スイッチング素子Q1、同期整流素子Q2、及びインダクタ素子L1も備えている。
出力電圧検出器2は抵抗(抵抗は抵抗素子ともいう。以下同じ)R11,R21を有し、これら抵抗R11,R21の接続点は誤差増幅回路3の反転入力端子(−)に接続されている。誤差増幅回路3は、その非反転入力端(+)が基準電圧Vrefを介して接地されている。
誤差増幅回路3の出力端子はPWMコンパレータ6の反転入力端子(−)に接続され、さらに、PWMコンパレータ6の非反転入力端子(+)にはスロープ補償回路5が接続されている。PWMコンパレータ6の出力端子は制御回路10に接続されている。
スロープ補償回路5は電流検出回路4にも接続され、この電流検出回路4は電流検出コンパレータ9の反転入力端子(−)に接続されている。電流検出コンパレータ9は、その非反転入力端子(+)が電流検出用基準電圧回路8に接続され、また出力端子が制御回路10に接続されている。なお、電流検出用基準電圧回路8には、入力電圧Vin、出力電圧Vout、及びインダクタ素子L1のインダクタンス値Lの各情報が入力されている。
制御回路10には、スイッチング素子Q1及び同期整流素子Q2の各ゲートがそれぞれ接続されている。スイッチング素子Q1のドレイン側と同期整流素子Q2のドレイン側は互いに接続され、これらスイッチング素子Q1と同期整流素子Q2との接続点には電流検出回路4に接続されている。同期整流素子Q2のソースは接地されている。また、スイッチング素子Q1と同期整流素子Q2との接続点にはインダクタ素子L1が接続されている。
スイッチングレギュレータ1は入力端子T1と出力端子T2,T3とを有し、入力端子T1にはスイッチング素子Q1のソースが、出力端子T2にはインダクタ素子L1が、出力端子T3には出力電圧検出器2の抵抗R11が各々接続されている。入力端子T1には入力電圧Vinが印加されている。
出力端子T2,T3には、平滑用出力コンデンサCoutの一側及び負荷回路11の一側がそれぞれ接続され、これら平滑用出力コンデンサCout及び負荷回路11の他側はそれぞれ接地されている。
出力電圧検出器2は、出力電圧Voutを抵抗R11,R21で分割して検出電圧Vfbを検出し、誤差増幅回路3は、出力電圧検出器2からの検出電圧Vfbと基準電圧Vrefとを比較する。電流検出回路4は、スイッチング素子Q1に流れる電流を電圧に変換する。
スロープ補償回路5は、電流検出回路4の出力にスロープ補償を行う。PWMコンパレータ6は、誤差増幅回路3からの誤差信号Veとスロープ補償回路5からのスロープ信号Vsを取り込んで、誤差信号Veとスロープ信号Vsとを比較する。
クロック回路7は、制御クロックを生成する。電流検出用基準電圧回路8は、入力電圧Vinと出力電圧Voutとインダクタンス値Lによってリファレン電圧を変化させる。電流検出コンパレータ9は、電流検出回路4からの出力値と電流検出用基準電圧回路8からの出力値とを比較する。
そして、制御回路10は、クロック回路7からのクロック信号を入力しつつ、PWMコンパレータ6の出力信号、及び電流検出コンパレータ9の出力信号を制御する。スイッチング素子Q1及び同期整流素子Q2は、制御回路10により駆動制御される。インダクタ素子L1は平滑機能を有している。
なお、本実施例においては、スイッチング素子Q1はPMOSトランジスタで、同期整流素子Q2はNMOSトランジスタでそれぞれ構成されている。
図2は、電流検出用基準電圧回路8の内部構成の前段部分を示しており、この前段部分の回路は入出力電圧差を電流に変換する電圧電流変換回路である。図3は、電流検出用基準電圧回路8の内部構成の後段部分を示している。
電流検出用基準電圧回路8には、図2に示すように、負帰還回路を有するオペアンプ12を含むボルテージフォロワ回路13が設けられている。また、ボルテージフォロワ回路13により制御されるスイッチング素子Q3と、スイッチング素子Q3のソース側に直列接続された抵抗R1とが設けられている。
そして、ボルテージフォロワ回路13により、抵抗R1の両端には(Vin−Vout)の電圧差が発生する。このとき、スイッチング素子Q3のドレイン側における出力電流Idif1は以下の(1)式で決定される。
Idif1=(Vin-Vout)/R1・・・・・・・・・・・・・・・・・・・・(1)
また、電流検出用基準電圧回路8には、図3に示すように、図2の出力電流Idif1に比例する電流(N×Idif1)が流れ込む容量素子C1が設けられている。さらに、容量素子C1に充電された電流を1周期毎に放電するスイッチ素子SW1と、容量素子C1に電流を流し込むことで発生する電圧V1が入力されているボルテージフォロワ回路13'とが設けられている。ボルテージフォロワ回路13'はオペアンプ14を有している。
さらに、ボルテージフォロワ回路13'によって制御されるスイッチング素子Q4と、スイッチング素子Q4に直列接続されボルテージフォロワ回路13'を受ける抵抗R2とが設けられている。また、ボルテージフォロワ回路13'の出力と抵抗R2で発生する電流を1:Mの比で折り返すカレントミラー15、定電流回路16、及びカレントミラー15で折り返した電流Idif2と定電流回路16からの基準電流Irefを受ける抵抗R3が設けられている。なお、カレントミラー15はスイッチング素子Q5,Q6を含んでいる。
ここでは、ボルテージフォロワ回路13及び抵抗R1等は第一の電圧電流変換回路を、ボルテージフォロワ回路13'及び抵抗R2等は第二の電圧電流変換回路を、抵抗R3は第一の抵抗素子をそれぞれ構成している。
容量素子C1に電流(N×Idif1)が流し込まれて、容量素子C1で発生する電圧V1は、時間をtとすると、以下の(2)式で表すことができる。
V1(t)=N×Idif1×t/C1・・・・・・・・・・・・・・・・・・・・(2)
このとき、抵抗R2に流れる電流は、以下の(3)式のようになる。
V1(t)/R2=N×Idif1×t/(C1×R2) ・・・・・・・・・・・・(3)
これをカレントミラー15の比(1:M)で折り返すことにより、電流Idif2は、以下の(4)式のようになる。
Idif2(t)=M×N×Idif1×t/(C1×R2)・・・・・・・・・・・・(4)
よって、電流検出用基準電圧回路8の出力電圧V2は、以下の(5)式で表すことができる。
V2(t)=(Idif2(t)+Iref)×R3
=(Iref+M×N×Idif1×t/(C1×R2))×R3・・・・・・(5)
=(Iref+M×N×Idif1×t/(C1×R2))×R3・・・・・・(5)
ここで、(5)式に(1)式を代入すると、以下の(6)式のようになる。
V2(t)=(Iref+M×N×(Vin−Vout)×t/(C1×R1×R2))
×R3・・・・(6)
×R3・・・・(6)
上記(6)式より、電圧差(Vin−Vout)と時間によって基準電圧が変化する回路になっていることが分かる。
図4は、電流検出回路4の内部構成を示している。電流検出回路4は、スイッチング素子Q1と並列に接続されたスイッチング素子SW2、スイッチング素子SW2に直列接続された抵抗R4,R5、及び抵抗R4,R5によって分圧された電圧が入力されるボルテージフォロワ回路17を備えている。また、電流検出回路4には、ボルテージフォロワ回路17の出力と入力電圧Vinの電圧差を電流に変換する抵抗R6が設けられている。なお、ボルテージフォロワ回路17はオペアンプ18を有している。
スイッチング素子Q1がオン時に、スイッチング素子Q1の両端には、当該スイッチング素子Q1のオン抵抗Ronとスイッチング素子Q1に流れる電流Iq1からVin−Iq1×Ronの電位差が発生する。
ここで、抵抗R4,R5の抵抗値が、スイッチング素子Q1のオン抵抗とスイッチング素子SW2のオン抵抗よりはるかに大きい場合、抵抗R4,R5で分圧された電圧V3は、以下の(7)式から求められる。
V3=Vin−(Iq1×Ron×R4/(R4+R5)) ・・・・・・・・・(7)
よって、ボルテージフォロワ回路17と抵抗R6によって変換された電流Isenseは、以下の(8)式で表すことができる。
Isense=(Vin−V3)/R6=Iq1×Ron×R4/((R4+R5)×R6)・・(8)
図5は電流検出コンパレータ9の構成を示している。電流検出コンパレータ9は、図4に示した電流検出回路4の出力と、抵抗R7によって発生する電圧Visenseと、図3に示した電流検出用基準電圧回路8の出力電圧V2とを比較する。
電圧Visenseは以下の(9)式で表すことができる。
Visense=Isense×R7
=Iq1×Ron×R4×R7/((R4+R5)×R6)・・・・・・(9)
=Iq1×Ron×R4×R7/((R4+R5)×R6)・・・・・・(9)
ここで、スイッチング素子Q1がオン時に流れる電流Iq1(t)は、インダクタンス値をL、出力電流をIoutとすると、以下の(10)式で表すことができる。
Iq1(t)=(Vin−Vout)×t/(2×L)+Iout・・・・・・・・・・・(10)
これを(9)式に代入すると、電圧Visense(t)は時間依存のある、以下の(11)式のようになる。
Visense(t)=((Vin−Vout)×t/(2×L)+Iout)×Ron×R4×R7/
((R4+R5)×R6)・・・・・(11)
((R4+R5)×R6)・・・・・(11)
出力電流Ioutが増加して出力制限電流Ioutset、Q1のオン時間t1で定常状態を保っているとする。その時の電圧Visense(t1)は、以下の(11’)式で表すことができる。
Visense(t1)=((Vin−Vout)×t1/(2×L)+Ioutset)×Ron×R4×R7/
((R4+R5)×R6)・・・・・(11’)
((R4+R5)×R6)・・・・・(11’)
また、この時、(6)式は(6’)式で表すことができる。
V2(t1)=(Iref+M×N×(Vin−Vout)×t1/(C1×R1×R2))
×R3・・・(6’)
×R3・・・(6’)
(6’)式=(11’)式のとき過電流検出を行うので、時間依存の項と時間依存しない項をそれぞれ比較すると、以下の(12)式及び(13)式のようになる。
Ioutset×Ron×R4×R7/((R4+R5)×R6)=Iref×R3・・・(12)
((Vin−Vout)×t1/(2×L))×Ron×R4×R7/((R4+R5)×R6)
=(M×N×(Vin−Vout)×t1/(C1×R1×R2))×R3・・・・(13)
=(M×N×(Vin−Vout)×t1/(C1×R1×R2))×R3・・・・(13)
(12)式より、Ron,R3,R4,R5,R6、R7,Irefを適切な値に設定することで、出力制限電流Ioutsetを決めることができる。
ここで、R3とR7の温度特性、RonとR6の温度特性をそれぞれ同一に持たせることで、温度による特性変化をキャンセルすることができる。
また(13)式を整理すると、
Ron×R4×R7/(2L×(R4+R5)×R6)
=M×N×R3/(C1×R1×R2)・・・・・・・・・(13’)
Ron×R4×R7/(2L×(R4+R5)×R6)
=M×N×R3/(C1×R1×R2)・・・・・・・・・(13’)
(13’)式が成り立つように各値を設定する。
ここで、R3とR7の温度特性、RonとR6の温度特性をそれぞれ同一に、R1とR2の温度特性を逆特性に持たせることで、温度による特性変化をキャンセルすることができる。
以上より、出力制限電流Ioutsetは、入力電圧Vin、出力電圧Vout、及びインダクタンス値Lの値が変動しても、常に一定の電流として検出されることになる。
ここでは、ボルテージフォロワ回路17及び抵抗R6等は第三の電圧電流変換回路を、抵抗R7は第二の抵抗素子をそれぞれ構成している。
図6は、インダクタ素子L1のインダクタンス値Lを測定している様子を示している。スイッチング素子Q1のソースに接続されている入力端子T1と、インダクタ素子に接続されて実動作時は出力平滑コンデンサが接続される出力端子T2とに測定器(Tester)20を接続し、測定器20にてインダクタンス値Lを測定する。
インダクタンス値Lの測定結果から、ボルテージフォロワ回路13及び抵抗R1等、並びにボルテージフォロワ回路13'及び抵抗R2等をトリミング、または内部メモリ信号によってスイッチを切り替えて、電流量を可変にする。また、ボルテージフォロワ回路17及び抵抗R6等をトリミング、または内部メモリ信号によってスイッチを切り替えて、電流量を可変にする。これにより、インダクタ素子L1の製造バラツキを抑えることができる。
インダクタンス値Lの測定結果から、抵抗R3又は抵抗R7をトリミング、または内部メモリ信号によってスイッチを切り替えて、基準電圧を可変にする。
本実施例によれば、電流検出用基準電圧回路8、電流検出回路4、及び電流検出コンパレータ9を備えたことにより、入力電圧Vin、出力電圧Vout、インダクタンス値Lが変化した場合においても安定した制限電流検出を行うことができる。
また、本実施例によれば、ボルテージフォロワ回路13,13'と容量素子C1と抵抗R3によって、入出力条件とインダクタンス値Lに依存した電流検出用基準電圧を生成することができる。
また、本実施例によれば、電流検出回路4が、スイッチング素子Q1に流れる電流とスイッチ素子SW1のオン抵抗で発生する電圧を検出することで、電流検出を行うことができる。
さらに、本実施例によれば、ボルテージフォロワ回路13,13'等のトリミングを行うことによって、インダクタンス値Lに応じた値を設定することができる。
以上、本発明の実施例を図面により詳述してきたが、上記実施例は本発明の例示にしか過ぎないものであり、本発明は上記実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
1 スイッチングレギュレータ
2 出力電圧検出器
3 誤差増幅回路
4 電流検出回路
5 スロープ補償回路
6 PWMコンパレータ
7 クロック回路
8 電流検出用基準電圧回路
9 電流検出コンパレータ
10 制御回路
11 負荷回路
13,13',17 ボルテージフォロワ回路
20 測定器
C1 容量素子
Iref 基準電流
L インダクタンス値
L1 インダクタ素子
Q1 スイッチング素子
Q2 同期整流素子
R1,R11,R21,R2〜R7 抵抗(抵抗素子)
Vin 入力電圧
Vout 出力電圧
Ioutset 出力制限電流
Vref 基準電圧
2 出力電圧検出器
3 誤差増幅回路
4 電流検出回路
5 スロープ補償回路
6 PWMコンパレータ
7 クロック回路
8 電流検出用基準電圧回路
9 電流検出コンパレータ
10 制御回路
11 負荷回路
13,13',17 ボルテージフォロワ回路
20 測定器
C1 容量素子
Iref 基準電流
L インダクタンス値
L1 インダクタ素子
Q1 スイッチング素子
Q2 同期整流素子
R1,R11,R21,R2〜R7 抵抗(抵抗素子)
Vin 入力電圧
Vout 出力電圧
Ioutset 出力制限電流
Vref 基準電圧
Claims (8)
- インダクタ素子、スイッチング素子、該スイッチング素子を制御する制御回路が設けられ、入力電圧を、前記インダクタ素子と前記スイッチング素子を介し、設定された出力電圧に変換して出力するスイッチングレギュレータであって、
前記入力電圧、前記出力電圧、前記インダクタ素子のインダクタンス値、及び前記スイッチング素子のオン時間によって基準電圧を変化させる電流検出用基準電圧回路と、
前記スイッチング素子に流れる電流を検出する電流検出回路と、
前記電流検出用基準電圧回路の出力と前記電流検出回路の出力を比較する電流検出コンパレータと、を備えたことを特徴とするスイッチングレギュレータ。 - 前記電流検出用基準電圧回路は、
前記入力電圧、前記出力電圧、及び前記インダクタンス値に応じた電流に変換する第一の電圧電流変換回路と、
該第一の電圧電流変換回路の出力電流をチャージする容量素子と、
該容量素子にチャージされた電流を放電するスイッチ素子と、
前記第一の電圧電流変換回路の出力電流を前記容量素子でチャージすることによって発生する電圧を電流に変換する第二の電圧電流変換回路と、
前記入力電圧、前記出力電圧、及び温度に依存しない基準電流と、前記第二の電圧電流変換回路の出力電流とが流し込まれる第一の抵抗素子と、を備えたことを特徴とする請求項1に記載のスイッチングレギュレータ。 - 前記電流検出回路は、
前記スイッチング素子に流れる電流と前記スイッチ素子のオン抵抗によって発生する電圧を電流に変換する第三の電圧電流変換回路と、
該第三の電圧電流変換回路の出力電流が流し込まれる第二の抵抗素子と、を備えたことを特徴とする請求項2に記載のスイッチングレギュレータ。 - 前記インダクタ素子のインダクタンス値を測定することによって前記第一の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項2に記載のスイッチングレギュレータ。
- 前記インダクタ素子のインダクタンス値を測定することによって前記第二の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項2に記載のスイッチングレギュレータ。
- 前記インダクタ素子のインダクタンス値を測定することによって前記第三の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項3に記載のスイッチングレギュレータ。
- 前記インダクタ素子のインダクタンス値を測定することによって前記第一の抵抗素子をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、基準電圧を可変することを特徴とする請求項2に記載のスイッチングレギュレータ。
- 前記インダクタ素子のインダクタンス値を測定することによって前記第二の抵抗素子をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、基準電圧を可変することを特徴とする請求項3に記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161125A JP2016001979A (ja) | 2014-05-20 | 2014-08-07 | スイッチングレギュレータ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014104357 | 2014-05-20 | ||
JP2014104357 | 2014-05-20 | ||
JP2014161125A JP2016001979A (ja) | 2014-05-20 | 2014-08-07 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016001979A true JP2016001979A (ja) | 2016-01-07 |
Family
ID=55077299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014161125A Pending JP2016001979A (ja) | 2014-05-20 | 2014-08-07 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016001979A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108075662A (zh) * | 2016-11-16 | 2018-05-25 | 三星电子株式会社 | 半导体装置以及过电流保护的设备 |
JP2018102023A (ja) * | 2016-12-19 | 2018-06-28 | セイコーエプソン株式会社 | 過電流検出回路、半導体装置、及び、電源装置 |
-
2014
- 2014-08-07 JP JP2014161125A patent/JP2016001979A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108075662A (zh) * | 2016-11-16 | 2018-05-25 | 三星电子株式会社 | 半导体装置以及过电流保护的设备 |
KR20180055061A (ko) * | 2016-11-16 | 2018-05-25 | 삼성전자주식회사 | 반도체 장치 및 시스템 |
TWI737778B (zh) * | 2016-11-16 | 2021-09-01 | 南韓商三星電子股份有限公司 | 半導體裝置及過電流保護的設備 |
CN108075662B (zh) * | 2016-11-16 | 2021-12-28 | 三星电子株式会社 | 半导体装置以及过电流保护的设备 |
KR102510906B1 (ko) * | 2016-11-16 | 2023-03-15 | 삼성전자주식회사 | 반도체 장치 및 시스템 |
JP2018102023A (ja) * | 2016-12-19 | 2018-06-28 | セイコーエプソン株式会社 | 過電流検出回路、半導体装置、及び、電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9998012B2 (en) | Voltage peak detection circuit and detection method | |
US10594215B2 (en) | Circuits and methods to linearize conversion gain in a DC-DC converter | |
TWI530069B (zh) | 用於限制直流對直流轉換器的電流之系統與方法 | |
KR101037306B1 (ko) | 스위칭 레귤레이터 및 그 펄스폭 조정 방법 | |
US7605573B2 (en) | Switching regulator providing slope compensation and voltage control method thereof | |
JP5937050B2 (ja) | 充電回路 | |
US8917077B2 (en) | Multi-phase switching regulator and droop circuit therefor | |
US9599520B2 (en) | Method for determining and operating temperature of an electronic component | |
US20110068762A1 (en) | Current sensing circuit and switching regulator including the same | |
TWI404316B (zh) | 具有改良的電流感測之直流至直流轉換器及相關之方法 | |
US20130147454A1 (en) | Switching regulator with error correction and control method thereof | |
US20080297957A1 (en) | System and method for programming and controlling over current trip point limits in voltage regulators | |
US9712041B2 (en) | Apparatuses and methods for over-current protection of DC-DC voltage converters | |
US9362822B2 (en) | Average load current detector for a multi-mode switching converter | |
US8742743B2 (en) | Switching control circuit | |
TWI457741B (zh) | 直流對直流控制器 | |
US9531265B1 (en) | Capacitive current-mode control of a DC/DC converter | |
US20140285172A1 (en) | Power circuit | |
US20080315849A1 (en) | Power Converter and Method for Power Conversion | |
JP6160188B2 (ja) | スイッチングレギュレータ | |
KR101774601B1 (ko) | 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터 | |
JP2015119550A (ja) | スロープ補償回路及びスイッチング電源装置 | |
US9647546B2 (en) | Dual-mode voltage doubling buck converter with smooth mode transition | |
JP2016001979A (ja) | スイッチングレギュレータ | |
US20120032659A1 (en) | Power supply device |