JP2018093574A - 交流電流検出回路 - Google Patents

Abstract

【課題】簡易な構成で交流電流を直流電圧として検出できる交流電流検出回路を提供する。
【解決手段】交流電流検出回路１００は、交流電流Ｉｉｎを交流電圧Ｖ１１に変換するセンス抵抗１１０と、交流電圧Ｖ１１を全波整流して全波整流電圧Ｖ１２を生成する全波整流部１２０と、全波整流電圧Ｖ１２を平滑して直流電圧Ｖｏｕｔを生成するフィルタ部１３０とを有する。全波整流部１２０は、負電源端及び非反転入力端が基準電位端（０Ｖ）に接続されて正電源端が正電位端（ＶＰ）に接続されたオペアンプ１２１と、第１端が正電位端に接続されて第２端が全波整流電圧Ｖ１２の出力端に接続されて制御端がオペアンプ１２１の出力端に接続されたトランジスタ１２２と、交流電圧Ｖ１１の入力端とオペアンプ１２１の反転入力端との間に接続された抵抗１２３と、オペアンプ１２１の反転入力端と全波整流電圧Ｖ１２の出力端との間に接続された抵抗１２４を含む。
【選択図】図１

Description

本発明は、交流電流検出回路に関する。

従来より、負荷（発熱体やモータなど）に流れる交流電流を直流電圧として検出する交流電流検出回路が種々提案されている。

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。

特開２００３−３３３８５５号公報 特開２０１４−２１７２５７号公報

図８は、交流電流検出回路の第１従来例を示す回路図である。第１従来例の交流電流検出回路３００は、一次巻線３１１に流れる交流電流Ｉｉｎに応じて二次巻線３１２に交流電圧Ｖ３１を生成するカレントトランス３１０と、交流電圧Ｖ３１を全波整流して全波整流電圧Ｖ３２を生成する全波整流部３２０（いわゆるダイオードブリッジ回路）と、全波整流電圧Ｖ３２を平滑して直流電圧Ｖｏｕｔを生成するフィルタ部３３０と、を有する。

しかしながら、第１従来例の交流電流検出回路３００では、大きく重いカレントトランス３１０を必要とするので、これを搭載するアプリケーション（家電機器など）の小型化を妨げるという課題があった。

図９は、交流電流検出回路の第２従来例を示す回路図である。第２従来例の交流電流検出回路４００は、その両端間に流れる交流電流Ｉｉｎを交流電圧Ｖ４１に変換するセンス抵抗４１０と、交流電圧Ｖ４１を全波整流して全波整流電圧Ｖ４２を生成する全波整流部４２０（いわゆる絶対値回路）と、整流電圧Ｖ４２を平滑して直流電圧Ｖｏｕｔを生成するフィルタ部４３０と、を有する。

なお、全波整流部４２０は、交流電圧Ｖ４１を反転半波整流して反転半波整流電圧Ｖ４１’を生成する反転半波整流回路（オペアンプ４２１、ダイオード４２３及び４２４、並びに、抵抗４２５及び４２６）と、交流電圧Ｖ４１と反転半波整流電圧Ｖ４１’を１：２の比で反転加算して全波整流電圧Ｖ４２（＝−（Ｖ４１＋２×Ｖ４１’））を生成する反転加算回路（オペアンプ４２２、及び、抵抗４２７〜４２９）とを組み合わせて成る。

すなわち、Ｖ４１＞０のときには、Ｖ４１’＝−Ｖ４１となり、Ｖ４２＝Ｖ４１（＝−｛Ｖ４１＋２×（−Ｖ４１）｝）となる。一方、Ｖ４１＜０のときには、Ｖ４１’＝０となり、Ｖ４２＝−Ｖ４１（＝−（Ｖ４１＋２×０））となる。

確かに、第２従来例の交流電流検出回路４００であれば、大きく重いカレントトランスを必要としないので、これを搭載するアプリケーションの小型化を妨げずに済む。しかしながら、オペアンプ４２１及び４２２を駆動するためには、正電源Ｅ１と負電源Ｅ２の双方を必要とする。そのため、正電源Ｅ１と負電源Ｅ２の一方しか設けられていないアプリケーション（家電機器など）では、交流電流検出回路４００のためだけに、他方の電源を別途追加しなければならず、機器の大型化やコストアップを招くという課題があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、簡易な構成で交流電流を直流電圧として検出することのできる交流電流検出回路を提供することを目的とする。

本明細書中に開示されている交流電流検出回路は、その両端間に流れる交流電流を交流電圧に変換するセンス抵抗と、前記交流電圧を全波整流して全波整流電圧を生成する全波整流部と、前記全波整流電圧を平滑して直流電圧を生成するフィルタ部と、を有し、前記全波整流部は、負電源端及び非反転入力端がいずれも基準電位端に接続されて正電源端が前記基準電位端よりも電位の高い正電位端に接続された第１オペアンプと、第１端が前記正電位端に接続されて第２端が前記全波整流電圧の出力端に接続されて制御端が前記第１オペアンプの出力端に接続された第１トランジスタと、第１端が前記交流電圧の入力端に接続されて第２端が前記第１オペアンプの反転入力端に接続された第１抵抗と、第１端が前記第１オペアンプの反転入力端に接続されて第２端が前記全波整流電圧の出力端に接続された第２抵抗と、を含む構成（第１の構成）とされている。

なお、上記第１の構成から成る交流電流検出回路は、前記全波整流電圧を増幅して増幅全波整流電圧を生成し、これを前記全波整流電圧に代えて前記フィルタ部に出力する増幅部をさらに有する構成（第２の構成）にするとよい。

また、上記第２の構成から成る交流電流検出回路において、前記増幅部は、正電源端が前記正電位端に接続されて負電源端が前記基準電位端に接続されて非反転入力端が前記全波整流部の出力端に接続された第２オペアンプと、第１端が前記正電位端に接続されて第２端が前記増幅全波整流電圧の出力端に接続されて制御端が前記第２オペアンプの出力端に接続された第２トランジスタと、第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記基準電位端に接続された第３抵抗と、第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記増幅全波整流電圧の出力端に接続された第４抵抗と、を含む構成（第３の構成）にするとよい。

また、本明細書中に開示されている交流電流検出回路は、その両端間に流れる交流電流を交流電圧に変換するセンス抵抗と、前記交流電圧を全波整流して全波整流電圧を生成する全波整流部と、前記全波整流電圧を平滑して直流電圧を生成するフィルタ部とを有し、前記全波整流部は、正電源端が基準電位端に接続されて負電源端が前記基準電位端よりも電位の低い負電位端に接続された第１オペアンプと、第１端が前記負電位端に接続されて第２端が前記全波整流電圧の出力端に接続されて制御端が前記第１オペアンプの出力端に接続された第１トランジスタと、第１端が前記交流電圧の入力端に接続されて第２端が前記第１オペアンプの反転入力端に接続された第１抵抗と、第１端が前記第１オペアンプの反転入力端に接続されて第２端が前記全波整流電圧の出力端に接続された第２抵抗と、第１端が前記基準電位端に接続されて第２端が前記第１オペアンプの非反転入力端に接続された第３抵抗と、を含む構成（第４の構成）とされている。

なお、上記第４の構成から成る交流電流検出回路は、前記全波整流電圧を増幅して増幅全波整流電圧を生成し、これを前記全波整流電圧に代えて前記フィルタ部に出力する増幅部をさらに有する構成（第５の構成）にするとよい。

また、上記第５の構成から成る交流電流検出回路において、前記増幅部は、正電源端が前記基準電位端に接続されて負電源端が前記負電位端に接続されて非反転入力端が前記全波整流部の出力端に接続された第２オペアンプと、第１端が前記負電位端に接続されて第２端が前記増幅全波整流電圧の出力端に接続されて制御端が前記第２オペアンプの出力端に接続された第２トランジスタと、第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記基準電位端に接続された第４抵抗と、第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記増幅全波整流電圧の出力端に接続された第５抵抗と、第１端が前記第２オペアンプの非反転入力端に接続されて第２端が前記基準電位端に接続された第６抵抗と、第１端が前記増幅全波整流電圧の出力端に接続されて第２端が前記基準電位端に接続された第７抵抗と、を含む構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る交流電流検出回路において、前記センス抵抗は、厚膜抵抗、薄膜抵抗、金属板抵抗、酸化被膜抵抗、金属皮膜抵抗、または、セメント抵抗である構成（第７の構成）にするとよい。

また、本明細書中に開示されている位相角制御装置は、負荷に流れる交流電流を直流電圧として検出する上記第１〜第７いずれかの構成から成る交流電流検出回路と、前記直流電圧をデジタル信号に変換するアナログ／デジタル変換器と、前記デジタル信号に応じてゲート信号を生成するマイコンと、前記ゲート信号に応じて前記交流電流をオン／オフする双方向サイリスタと、を有する構成（第８の構成）とされている。

また、本明細書中に開示されている電子機器は、負荷と、前記負荷に流れる交流電流を直流電圧として検出する上記第１〜第７いずれかの構成から成る交流電流検出回路、または、前記交流電流の位相角制御を行う上記第８の構成から成る位相角制御装置と、を有する構成（第９の構成）とされている。

なお、上記第９の構成から成る電子機器において、前記負荷は、発熱体またはモータである構成（第１０の構成）にするとよい。

本明細書中に開示されている発明によれば、簡易な構成で交流電流を直流電圧として検出することのできる交流電流検出回路を提供することが可能となる。

交流電流検出回路の第１実施形態を示す回路図 第１実施形態における回路各部の電圧波形図 第１実施形態における入出力特性図 第１実施形態の一変形例を示す回路図 交流電流検出回路の第２実施形態を示す回路図 第２実施形態における回路各部の電圧波形図 位相角制御装置の一構成例を示すブロック図 交流電流検出回路の第１従来例を示す回路図 交流電流検出回路の第２従来例を示す回路図

＜交流電流検出回路（正電源型）＞
図１は、交流電流検出回路の第１実施形態を示す回路図である。本図の電子機器１は、商用交流電源ＰＷから電力供給を受けて動作する負荷ＲＬと、負荷ＲＬに流れる交流電流Ｉｉｎを直流電圧Ｖｏｕｔ（＝検出信号に相当）として検出する交流電流検出回路１００と、を有する。なお、負荷ＲＬとしては、発熱体やモータなどが挙げられる。

交流電流検出回路１００は、正電源Ｅ１から電力の供給を受けて動作する正電源型であり、センス抵抗１１０と、全波整流部１２０と、フィルタ部１３０を有する。

センス抵抗１１０は、負荷ＲＬと基準電位端（０Ｖ）との間に接続されており、その両端間に流れる交流電流Ｉｉｎを交流電圧Ｖ１１（＝センス抵抗１１０の両端間電圧Ｉｉｎ×ＲＬ）に変換する。なお、大電流を検出するためには、センス抵抗１１０として、抵抗値が小さく（数ｍΩ〜数Ω）、かつ、熱容量の大きいものを用いる必要があり、例えば、厚膜抵抗、薄膜抵抗、金属板抵抗、酸化被膜抵抗、金属皮膜抵抗、または、セメント抵抗を好適に用いることができる。なお、複数の抵抗素子を並列に接続して、低抵抗値のセンス抵抗１１０を得てもよい。

全波整流部１２０は、交流電圧Ｖ１１を全波整流して全波整流電圧Ｖ１２を生成する。なお、全波整流部１２０の構成及び動作については後述する。

フィルタ部１３０は、抵抗１３１とキャパシタ１３２を含む１次ＣＲローパスフィルタ（ｆｃ＝１／２πＲＣ）であり、全波整流電圧Ｖ１２を平滑して直流電圧Ｖｏｕｔを生成する。ただし、フィルタ部１３０の構成（次数など）は任意である。

＜全波整流部（正電源型）＞
引き続き、図１を参照しながら、全波整流部１２０の構成及び動作について説明する。全波整流部１２０は、オペアンプ１２１と、トランジスタ１２２と、抵抗１２３及び１２４（抵抗値：Ｒ１２３及びＲ１２４）とを含む。なお、本図の例では、トランジスタ１２２として、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］を用いているが、ｎｐｎ型バイポーラトランジスタを用いることもできる。

オペアンプ１２１の負電源端と非反転入力端（＋）は、いずれも基準電位端（０Ｖ）に接続されている。オペアンプ１２１の正電源端は、基準電位端（０Ｖ）よりも電位の高い正電位端ＶＰ（＝正電源Ｅ１の正極端、例えば、ＶＰ＝＋５Ｖ）に接続されている。正電源Ｅ１の負極端は、基準電位端（０Ｖ）に接続されている。

トランジスタ１２２のドレインは、正電位端ＶＰに接続されている。トランジスタ１２２のソースとバックゲートは、全波整流電圧Ｖ１２の出力端に接続されている。トランジスタ１２２のゲートは、オペアンプ１２１の出力端（＝ゲート信号Ｇ１１の出力端）に接続されている。

抵抗１２３の第１端は、交流電圧Ｖ１１の入力端に接続されている。抵抗１２３の第２端と抵抗１２４の第１端は、いずれもオペアンプ１２１の反転入力端（−）に接続されている。抵抗１２４の第２端は、全波整流電圧Ｖ１２の出力端に接続されている。

次に、図２を適宜参照しながら、全波整流部１２０の動作説明を行う。図２は、全波整流部１２０各部の電圧波形図であり、上から順に、交流電圧Ｖ１１、ゲート信号Ｇ１１、及び、全波整流電圧Ｖ１２が描写されている。

交流電流Ｉｉｎが正方向（＝負荷ＲＬからセンス抵抗１１０を介して基準電位端に至る方向）に流れるときには、時刻ｔ１１〜ｔ１２で示したように、交流電圧Ｖ１１が正電位（＞０Ｖ）となる。従って、オペアンプ１２１の非反転入力端（＋）が反転入力端（−）よりも低電位となるので、ゲート信号Ｇ１１がローレベル（０Ｖ）となる。その結果、トランジスタ１２２がオフするので、Ｖ１２＝Ｖ１１となる。

一方、交流電流Ｉｉｎが負方向（＝基準電位端からセンス抵抗１１０を介して負荷ＲＬに至る方向）に流れるときには、時刻ｔ１２〜ｔ１３で示したように、交流電圧Ｖ１１が負電位（＜０Ｖ）となる。従って、オペアンプ１２１は、非反転入力端（＋）と反転入力端（−）がイマジナリショートするように、トランジスタ１２２のゲート信号Ｇ１１を生成する。その結果、全波整流部１２０が利得α（＝−Ｒ１２４／Ｒ１２３）の反転増幅器として機能するので、Ｒ１２３＝Ｒ１２４であれば、Ｖ１２＝−Ｖ１１となる。なお、ゲート信号Ｇ１１は、トランジスタ１２２のオンスレッショルド電圧Ｖｔｈよりも高くなるので、全波整流電圧Ｖ１２を０Ｖから出力することができる。

このように、本実施形態の交流電流検出回路１００であれば、大きく重いカレントトランスを必要としないので、これを搭載する電子機器１の小型化を妨げずに済む。また、オペアンプ１２１の電源は、片側電源（正電源Ｅ１）のみで足りるので、電子機器１の小型化やコストダウンを図ることが可能となる。

図３は、第１実施形態における入出力特性図（Ｉｉｎ−Ｖｏｕｔ特性図）である。本図で示したように、直流電圧Ｖｏｕｔは、交流電流Ｉｉｎの電流値（例えばピーク値）に対して直線的に変動する。より具体的に述べると、直流電圧Ｖｏｕｔは、交流電流Ｉｉｎが大きくなるにつれて直線的に高くなり、逆に、交流電流Ｉｉｎが小さくなるにつれて直線的に低くなる。

＜増幅部（正電源型）＞
図４は、第１実施形態の一変形例を示す回路図である。本変形例の交流電流検出回路１００では、図１の構成をベースとしつつ、全波整流部１２０とフィルタ部１３０との間に増幅部１４０が追加されている。そこで、図１と同様の構成要素については、先と同一の符号を付すことにより重複した説明を割愛し、以下では、増幅部１４０の構成及び動作について重点的に説明する。

増幅部１４０は、全波整流電圧Ｖ１２を増幅して増幅全波整流電圧Ｖ１２ａを生成し、これを全波整流電圧Ｖ１２に代えてフィルタ部１３０に出力する非反転増幅器であり、オペアンプ１４１と、トランジスタ１４２（本図の例ではＮＭＯＳＦＥＴ）と、抵抗１４３及び１４４（抵抗値：Ｒ１４３及びＲ１４４）と、を含む。

オペアンプ１４１の正電源端は、正電位端ＶＰに接続されている。オペアンプ１４１の負電源端は、基準電位端に接続されている。オペアンプ１４１の非反転入力端（＋）は、全波整流部１２０の出力端（＝全波整流電圧Ｖ１２の出力端）に接続されている。

トランジスタ１４２のドレインは、正電位端ＶＰに接続されている。トランジスタ１４２のソース及びバックゲートは、増幅全波整流電圧Ｖ１２ａの出力端に接続されている。トランジスタ１４２のゲートは、オペアンプ１４１の出力端（＝ゲート信号Ｇ１２の出力端）に接続されている。

抵抗１４３及び１４４それぞれの第１端は、オペアンプ１４１の反転入力端（−）に接続されている。抵抗１４３の第２端は、基準電位端（０Ｖ）に接続されている。抵抗１４４の第２端は、増幅全波整流電圧Ｖ１２ａの出力端に接続されている。

上記構成から成る増幅部１４０は、利得β（＝（Ｒ１４３＋Ｒ１４４）／Ｒ１４３）の非反転増幅器として機能する。従って、交流電流Ｉｉｎに対して全波整流電圧Ｖ１２が小さい場合（例えばＩｉｎ＝１０ＡのときにＶ１２＝数十ｍＶとなる場合）であっても、これを増幅してから平滑することができるので、直流電圧Ｖｏｕｔを後段回路（アナログ／デジタル変換器など）の入力ダイナミックレンジに収めることが可能となる。

＜交流電流検出回路（負電源型）＞
図５は、交流電流検出回路の第２実施形態を示す回路図である。本実施形態の交流電流検出回路２００は、負電源Ｅ２から電力の供給を受けて動作する負電源型であり、センス抵抗２１０と、全波整流部２２０と、フィルタ部２３０と、増幅部２４０と、を有する。なお、増幅部２４０については、先出の図１と同じく、これを省略することもできる。

センス抵抗２１０は、負荷ＲＬと基準電位端（０Ｖ）との間に接続されており、その両端間に流れる交流電流Ｉｉｎを交流電圧Ｖ２１（＝センス抵抗２１０の両端間電圧Ｉｉｎ×ＲＬ）に変換する。

全波整流部２２０は、交流電圧Ｖ２１を全波整流して全波整流電圧Ｖ２２を生成する。なお、全波整流部２２０の構成及び動作については後述する。

増幅部２４０は、全波整流電圧Ｖ２２を増幅して、増幅全波整流電圧Ｖ２２ａを生成する。なお、増幅部２４０の構成及び動作については後述する。

フィルタ部２３０は、抵抗２３１とキャパシタ２３２を含む１次ＣＲローパスフィルタであり、増幅全波整流電圧Ｖ２２ａを平滑して直流電圧Ｖｏｕｔを生成する。

＜全波整流部（負電源型）＞
引き続き、図５を参照しながら、全波整流部２２０の構成及び動作について説明する。全波整流部２２０は、オペアンプ２２１と、トランジスタ２２２と、抵抗２２３〜２２５（抵抗値：Ｒ２２３〜Ｒ２２５）と、を含む。なお、本図の例では、トランジスタ２２２として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］を用いているが、ｐｎｐ型バイポーラトランジスタを用いることもできる。

オペアンプ２２１の正電源端は、基準電位端（０Ｖ）に接続されている。オペアンプ２２１の負電源端は、基準電位端（０Ｖ）よりも電位の低い負電位端ＶＮ（＝負電源Ｅ２の負極端、例えば、ＶＮ＝−５Ｖ）に接続されている。なお、負電源Ｅ２の正極端は、基準電位端（０Ｖ）に接続されている。

トランジスタ２２２のドレインは、負電位端ＶＮに接続されている。トランジスタ２２２のソースとバックゲートは、全波整流電圧Ｖ２２の出力端に接続されている。トランジスタ２２２のゲートは、オペアンプ２２１の出力端（＝ゲート信号Ｇ２１の出力端）に接続されている。

抵抗２２３の第１端は、交流電圧Ｖ２１の入力端に接続されている。抵抗２２３の第２端と抵抗２２４の第１端は、いずれもオペアンプ２２１の反転入力端（−）に接続されている。抵抗２２４の第２端は、全波整流電圧Ｖ２２の出力端に接続されている。抵抗２２５の第１端は、基準電位端（０Ｖ）に接続されている。抵抗２２５の第２端は、オペアンプ２２１の非反転入力端（＋）に接続されている。

次に、図６を適宜参照しながら、全波整流部２２０の動作説明を行う。図６は、全波整流部２２０各部の電圧波形図であり、上から順に、交流電圧Ｖ２１、ゲート信号Ｇ２１、及び、全波整流電圧Ｖ２２が描写されている。

交流電流Ｉｉｎが正方向（＝負荷ＲＬからセンス抵抗２１０を介して基準電位端に至る方向）に流れるときには、時刻ｔ２１〜ｔ２２で示したように、交流電圧Ｖ２１が正電位（＞０Ｖ）となる。従って、オペアンプ２２１は、その非反転入力端（＋）と反転入力端（−）がイマジナリショートするように、トランジスタ２２２のゲート信号Ｇ２１を生成する。その結果、全波整流部２２０が利得γ（＝−Ｒ２２４／Ｒ２２３）の反転増幅器として機能するので、Ｒ２２３＝Ｒ２２４であれば、Ｖ２２＝−Ｖ２１となる。

一方、交流電流Ｉｉｎが負方向（＝基準電位端からセンス抵抗２１０を介して負荷ＲＬに至る方向）に流れるときには、時刻ｔ２２〜ｔ２３で示したように、交流電圧Ｖ２１が負電位（＜０Ｖ）となる。従って、オペアンプ２２１の非反転入力端（＋）が反転入力端（−）よりも高電位となるので、ゲート信号Ｇ２１がハイレベル（０Ｖ）となる。その結果、トランジスタ２２２がオフするので、Ｖ２２＝Ｖ２１となる。

このように、本実施形態の交流電流検出回路２００であれば、正電源型（図１、図４）と同様、大きく重いカレントトランスを必要としないので、これを搭載する電子機器１の小型化を妨げずに済む。また、オペアンプ２２１の電源は、片側電源（負電源Ｅ２）のみで足りるので、電子機器１の小型化やコストダウンを図ることが可能となる。

＜増幅部（負電源型）＞
図５に戻り、増幅部２４０の構成及び動作について説明する。増幅部２４０は、オペアンプ２４１と、トランジスタ２４２（本図の例ではＰＭＯＳＦＥＴ）と、抵抗２４３〜２４６（抵抗値：Ｒ２４３〜Ｒ２４６）と、を含む。

オペアンプ２４１の正電源端は、基準電位端に接続されている。オペアンプ２４１の負電源端は、負電位端ＶＮに接続されている。オペアンプ２４１の非反転入力端（＋）は、全波整流部２２０の出力端（＝全波整流電圧Ｖ２２の出力端）に接続されている。

トランジスタ２４２のドレインは、負電位端ＶＮに接続されている。トランジスタ２４２のソース及びバックゲートは、増幅全波整流電圧Ｖ２２ａの出力端に接続されている。トランジスタ２４２のゲートは、オペアンプ２４１の出力端（＝ゲート信号Ｇ２２の出力端）に接続されている。

抵抗２４３及び２４４それぞれの第１端は、オペアンプ２４１の反転入力端（−）に接続されている。抵抗２４３の第２端は、基準電位端（０Ｖ）に接続されている。抵抗２４４の第２端は、増幅全波整流電圧Ｖ２２ａの出力端に接続されている。抵抗２４５の第１端は、全波整流部２２０の出力端に接続されている。抵抗２４５の第２端は、基準電位端（０Ｖ）に接続されている。抵抗２４６の第１端は、増幅全波整流電圧Ｖ２２ａの出力端に接続されている。抵抗２４６の第２端は、基準電位端（０Ｖ）に接続されている。

上記構成から成る増幅部２４０は、利得δ（＝（Ｒ２４３＋Ｒ２４４）／Ｒ２４３）の非反転増幅器として機能する。従って、交流電流Ｉｉｎに対して全波整流電圧Ｖ２２が小さい場合（例えばＩｉｎ＝１０ＡのときにＶ２２＝−数十ｍＶとなる場合）であっても、これを増幅してから平滑することができるので、直流電圧Ｖｏｕｔを後段回路（アナログ／デジタル変換器など）の入力ダイナミックレンジに収めることが可能となる。

＜位相角制御装置＞
図７は、電子機器１に搭載される位相角制御装置の一構成例を示すブロック図である。本構成例の位相角制御装置Ａは、交流電流検出回路Ａ１と、アナログ／デジタル変換器Ａ２と、マイコンＡ３と、双方向サイリスタＡ４（いわゆるトライアック）と、を含み、負荷ＲＬに流れる交流電流Ｉｉｎの位相角制御を行う。なお、交流電流Ｉｉｎの位相角制御により、例えば、負荷ＲＬが発熱体であるときには、その温度制御が可能となり、また、負荷ＲＬがモータであるときには、その回転速度制御が可能となる。

交流電流検出回路Ａ１は、負荷ＲＬに流れる交流電流Ｉｉｎを直流電圧Ｖｏｕｔ（＝検出信号に相当）として検出する。なお、交流電流検出回路Ａ１としては、これまでに説明してきた交流電流検出回路１００または２００を好適に用いることができる。

アナログ／デジタル変換器Ａ２は、直流電圧ＶｏｕｔをマイコンＡ３への入力に適したデジタル信号ＳＤに変換する。

マイコンＡ３は、デジタル信号ＳＤに応じてゲート信号ＶＧを生成することにより、交流電流Ｉｉｎの位相角を可変制御する。

双方向サイリスタＡ４は、２つのサイリスタを逆向きに並列接続したものであり、ゲート信号ＶＧに応じて交流電流Ｉｉｎをオン／オフする。なお、双方向サイリスタＡ４は、正、負いずれのゲート信号ＶＧを印加してもターンオンさせることができる。また、双方向サイリスタＡ４には、順バイアス状態と逆バイアス状態の区別がなく、いずれのバイアス状態においてもターンオンさせることができる。

すなわち、双方向サイリスタＡ４のトリガモードとしては、第１モード（Ｔ１＜Ｔ２、ＶＧ＞Ｔ１）、第２モード（Ｔ１＜Ｔ２、ＶＧ＜Ｔ１）、第３モード（Ｔ１＞Ｔ２、ＶＧ＜Ｔ１）、及び、第４モード（Ｔ１＞Ｔ２、ＶＧ＞Ｔ１）の４種類が存在する。

なお、商用交流電源ＰＷに接続される双方向サイリスタＡ４では、そのノード電位Ｔ１及びＴ２の高低関係が周期的に反転する。従って、双方向サイリスタＡ４のターンオン状態は、第１モードと第４モード（ＶＧ＞Ｔ１）、若しくは、第２モードと第３モード（ＶＧ＜Ｔ１）のいずれかとなる。

ただし、市販されている双方向サイリスタの中には、第４モードを保障していない製品もある。これを鑑みると、ゲート信号ＶＧをノード電位Ｔ１（＝０Ｖ）よりも低い負電位とし、双方向サイリスタＡ４を第２モードまたは第３モードで駆動することが望ましい。このように、ゲート信号ＶＧを負電位とする場合には、交流電流検出回路Ａ１として、負電源型の交流電流検出回路２００（図５）を好適に用いることができる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、商用交流電源から電力供給を受けて動作する家電製品に利用することが可能である。

１ 電子機器
１００、２００ 交流電流検出回路
１１０、２１０ センス抵抗
１２０、２２０ 全波整流部
１２１、２２１ オペアンプ
１２２、２２２ トランジスタ
１２３、１２４、２２３、２２４、２２５ 抵抗
１３０、２３０ フィルタ部
１３１、２３１ 抵抗
１３２、２３２ キャパシタ
１４０、２４０ 増幅部
１４１、２４１ オペアンプ
１４２、２４２ トランジスタ
１４３、１４４、２４３、２４４、２４５、２４６ 抵抗
ＰＷ 商用交流電源
ＲＬ 負荷
Ｅ１ 正電源
Ｅ２ 負電源
Ａ 位相角制御装置
Ａ１ 交流電流検出回路
Ａ２ アナログ／デジタル変換器
Ａ３ マイコン
Ａ４ 双方向サイリスタ

Claims (10)

1. その両端間に流れる交流電流を交流電圧に変換するセンス抵抗と、
   前記交流電圧を全波整流して全波整流電圧を生成する全波整流部と、
   前記全波整流電圧を平滑して直流電圧を生成するフィルタ部と、
   を有し、
   前記全波整流部は、
   負電源端及び非反転入力端がいずれも基準電位端に接続されて正電源端が前記基準電位端よりも電位の高い正電位端に接続された第１オペアンプと、
   第１端が前記正電位端に接続されて第２端が前記全波整流電圧の出力端に接続されて制御端が前記第１オペアンプの出力端に接続された第１トランジスタと、
   第１端が前記交流電圧の入力端に接続されて第２端が前記第１オペアンプの反転入力端に接続された第１抵抗と、
   第１端が前記第１オペアンプの反転入力端に接続されて第２端が前記全波整流電圧の出力端に接続された第２抵抗と、
   を含むことを特徴とする交流電流検出回路。
2. 前記全波整流電圧を増幅して増幅全波整流電圧を生成し、これを前記全波整流電圧に代えて前記フィルタ部に出力する増幅部をさらに有することを特徴とする請求項１に記載の交流電流検出回路。
3. 前記増幅部は、
   正電源端が前記正電位端に接続されて負電源端が前記基準電位端に接続されて非反転入力端が前記全波整流部の出力端に接続された第２オペアンプと、
   第１端が前記正電位端に接続されて第２端が前記増幅全波整流電圧の出力端に接続されて制御端が前記第２オペアンプの出力端に接続された第２トランジスタと、
   第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記基準電位端に接続された第３抵抗と、
   第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記増幅全波整流電圧の出力端に接続された第４抵抗と、
   を含むことを特徴とする請求項２に記載の交流電流検出回路。
4. その両端間に流れる交流電流を交流電圧に変換するセンス抵抗と、
   前記交流電圧を全波整流して全波整流電圧を生成する全波整流部と、
   前記全波整流電圧を平滑して直流電圧を生成するフィルタ部と、
   を有し、
   前記全波整流部は、
   正電源端が基準電位端に接続されて負電源端が前記基準電位端よりも電位の低い負電位端に接続された第１オペアンプと、
   第１端が前記負電位端に接続されて第２端が前記全波整流電圧の出力端に接続されて制御端が前記第１オペアンプの出力端に接続された第１トランジスタと、
   第１端が前記交流電圧の入力端に接続されて第２端が前記第１オペアンプの反転入力端に接続された第１抵抗と、
   第１端が前記第１オペアンプの反転入力端に接続されて第２端が前記全波整流電圧の出力端に接続された第２抵抗と、
   第１端が前記基準電位端に接続されて第２端が前記第１オペアンプの非反転入力端に接続された第３抵抗と、
   を含むことを特徴とする交流電流検出回路。
5. 前記全波整流電圧を増幅して増幅全波整流電圧を生成し、これを前記全波整流電圧に代えて前記フィルタ部に出力する増幅部をさらに有することを特徴とする請求項４に記載の交流電流検出回路。
6. 前記増幅部は、
   正電源端が前記基準電位端に接続されて負電源端が前記負電位端に接続されて非反転入力端が前記全波整流部の出力端に接続された第２オペアンプと、
   第１端が前記負電位端に接続されて第２端が前記増幅全波整流電圧の出力端に接続されて制御端が前記第２オペアンプの出力端に接続された第２トランジスタと、
   第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記基準電位端に接続された第４抵抗と、
   第１端が前記第２オペアンプの反転入力端に接続されて第２端が前記増幅全波整流電圧の出力端に接続された第５抵抗と、
   第１端が前記第２オペアンプの非反転入力端に接続されて第２端が前記基準電位端に接続された第６抵抗と、
   第１端が前記増幅全波整流電圧の出力端に接続されて第２端が前記基準電位端に接続された第７抵抗と、
   を含むことを特徴とする請求項５に記載の交流電流検出回路。
7. 前記センス抵抗は、厚膜抵抗、薄膜抵抗、金属板抵抗、酸化被膜抵抗、金属皮膜抵抗、または、セメント抵抗であることを特徴とする請求項１〜請求項６のいずれか一項に記載の交流電流検出回路。
8. 負荷に流れる交流電流を直流電圧として検出する請求項１〜請求項７のいずれか一項に記載の交流電流検出回路と、
   前記直流電圧をデジタル信号に変換するアナログ／デジタル変換器と、
   前記デジタル信号に応じてゲート信号を生成するマイコンと、
   前記ゲート信号に応じて前記交流電流をオン／オフする双方向サイリスタと、
   を有することを特徴とする位相角制御装置。
9. 負荷と、
   前記負荷に流れる交流電流を直流電圧として検出する請求項１〜請求項７のいずれか一項に記載の交流電流検出回路、または、前記交流電流の位相角制御を行う請求項８に記載の位相角制御装置と、
   を有することを特徴とする電子機器。
10. 前記負荷は、発熱体またはモータであることを特徴とする請求項９に記載の電子機器。

Images