KR100902084B1 - 전압 레귤레이터 및 그 제조 방법 - Google Patents
전압 레귤레이터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100902084B1 KR100902084B1 KR1020070058763A KR20070058763A KR100902084B1 KR 100902084 B1 KR100902084 B1 KR 100902084B1 KR 1020070058763 A KR1020070058763 A KR 1020070058763A KR 20070058763 A KR20070058763 A KR 20070058763A KR 100902084 B1 KR100902084 B1 KR 100902084B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- voltage
- wiring pattern
- voltage regulator
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 98
- 238000009826 distribution Methods 0.000 claims description 8
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000009966 trimming Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 전압 레귤레이터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 하나의 칩으로 다양한 출력 전압 패턴을 가지는 전압 레귤레이터를 생산함에 있어 복수 개의 일정한 패턴으로 배열된 금속배선과 상기 금속배선을 선택적으로 상호 연결하여 활성화하는 도전성의 금속배선패턴을 이용하여 전압 레귤레이터의 원하는 출력 전압을 얻을 수 있도록 함으로써 전압 레귤레이터의 칩 사이즈를 줄임과 동시에 생산 공정의 단축으로 제조원가를 절감할 수 있도록 하는 전압 레귤레이터 및 그 제조 방법에 관한 것이다.
전압 레귤레이터, 전압분배부, 금속배선, 금속배선패턴, 활성저항.
Description
도 1은 종래 기술에 따른 트리밍 패드와 퓨즈를 포함한 전압 레귤레이터에 대하여 개략적으로 도시한 구성도,
도 2는 본 발명에 따른 전압 레귤레이터의 블록도,
도 3은 본 발명에 따른 전압 레귤레이터의 전압분배부에 금속배선패턴을 이용하여 금속배선을 활성화한 일 실시 예를 보여주는 도면,
도 4는 본 발명에 따른 전압 레귤레이터의 전압분배부에 대한 구성 개념도,
도 5a 내지 도 5d는 본 발명에 따른 전압 레귤레이터의 금속배선패턴을 이용하여 금속배선을 선택적으로 연결한 실시 예들을 보여주는 도면이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
1 : 아날로그 회로 2 : 전압분배부
10, 100 : 전압 레귤레이터 110 : 기준전압발생부
120 : 전압분배부 121 : 피드백저항
122 : 금속배선 123 : 콘택트
124 : 금속배선패턴 125 : 활성저항
130 : 증폭부 140 : 트랜지스터
본 발명은 전압 레귤레이터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 하나의 칩으로 다양한 출력 전압 패턴을 가지는 전압 레귤레이터를 생산함에 있어 복수 개의 일정한 패턴으로 배열된 금속배선과 상기 금속배선을 선택적으로 상호 연결하여 활성화하는 도전성의 금속배선패턴을 이용하여 전압 레귤레이터의 원하는 출력 전압을 얻을 수 있도록 함으로써 전압 레귤레이터의 칩 사이즈를 줄임과 동시에 생산 공정의 단축으로 제조원가를 절감할 수 있도록 하는 전압 레귤레이터 및 그 제조 방법에 관한 것이다.
일반적으로, 전압 레귤레이터는 외측으로 안정화시키고자 하는 전원이 입력되는 입력단자와 정전압이 출력되는 출력단자 및 접지단자를 구비하고, 내측으로는 상기 입력단자를 통해 입력되는 신호를 안정적인 정전압으로 변환하는 회로를 구비하는 3핀 소자로서 각종 전자제품의 전원장치에 사용되고 있다.
도 1은 종래 기술에 따른 트리밍 패드와 퓨즈를 포함한 전압 레귤레이터에 대하여 개략적으로 도시한 구성도이다.
도시한 바와 같이, 종래의 전압 레귤레이터(10)는 증폭기 및 트랜지스터를 포함하는 아날로그회로(1)와, 복수 개의 저항 역할을 하는 금속배선의 저항레이어와 트리밍패드(TP1~TPn) 및 상기 트리밍패드(TP1~TPn)를 전기적으로 상호 단락시킬 수 있도록 하는 복수 개의 퓨즈(FUSE1~FUSEn -1)로 구성된 전압분배부(2)로 구성된다.
상기 트리밍패드(TP1~TPn)는 상기 저항레이어의 각 저항에 병렬 연결되어 선택된 저항을 활성화시킴으로써 상기 전압분배부(2)의 전압분배비율을 조절할 수 있도록 형성된 트리밍패드(TP1~TPn) 및 상기 트리밍패드(TP1~TPn) 중 서로 이웃하는 트리밍패드(TP1~TPn)를 전기적으로 상호 단락시킬 수 있도록 복수 개의 퓨즈(FUSE1~FUSEn -1)로 구성된 전압분배부(2)로 구성된다.
그러나, 이러한 종래 전압 레귤레이터(10)는 실제 소자 상에서 상기 아날로그회로(1)와 전압분배부(2)가 수평 공간으로 형성되고, 상기 전압 레귤레이터(10)의 출력전압을 결정하기 위해 사용되는 전압분배부(2)에 상기 트리밍패드(TP1~TPn)와 퓨즈(FUSE1~FUSEn -1)를 별도로 구성함으로 인해 전압 레귤레이터(10)의 칩 사이즈가 증가하여 원가가 상승하는 문제점과 원료에 대한 제품 수율(yield)을 감소시키는 문제점이 있다.
또한, 종래의 전압 레귤레이터(10)는 저항레이어의 모든 저항이 상기 트리밍패드(TP1~TPn)와 상기 온전한 상태의 퓨즈(FUSE1~FUSEn -1)에 의해 비활성화된 상태로 설계 생산되고, 이후에 테스트 과정에서 고전류 혹은 레이저를 이용하여 상기 퓨즈(FUSE1~FUSEn -1)를 선택적으로 용해(Fusing)시킴으로써 상기 퓨즈(FUSE1~FUSEn-1)에 의해 상호 연결되어 있던 상기 트리밍패드(TP1~TPn)를 개방하여 그에 따라 상기 개 방된 트리밍패드(TP1~TPn)에 병렬로 접속된 저항이 활성화되도록 함으로써 필요한 출력 전압을 얻을 수 있도록 한다.
그러나, 이와 같은 종래 전압 레귤레이터(10)는 상기 트리밍패드에 연결된 퓨즈를 용해시키는 트리밍 공정의 추가로 칩 제조 원가가 상승하는 문제점과 Lead Time이 증가하는 문제점이 있다.
또한, 종래의 전압 레귤레이터(10)는 고전류 혹은 레이저를 이용한 트리밍 공정 시 고에너지에 의하여 상기 전압 레귤레이터(10)가 잠재적인 손상(Latent damage)을 입을 수도 있는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 복수 개의 일정한 패턴으로 배열된 금속배선과 상기 금속배선을 선택적으로 상호 연결하여 활성화하는 도전성의 금속배선패턴을 이용하여 트리밍패드가 없이도 전압 레귤레이터의 원하는 출력 전압을 얻을 수 있도록 하는 전압 레귤레이터를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 전압 레귤레이터의 제조에 있어 전압 레귤레이터의 칩 사이즈를 줄여 칩 제조 원가를 절감하고 원료에 대한 제품 수율(yield)을 증가시키도록 하는 전압 레귤레이터를 제공하는 데 있다.
또한, 본 발명의 또 다른 목적은 전압 레귤레이터의 제조 공정에 있어 트리밍패드와 퓨즈가 필요 없도록 구성하여 트리밍 공정이 필요 없도록 함으로써 공정 을 단축함은 물론 제조 원가를 절감하도록 하는 전압 레귤레이터의 제조 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 전압 레귤레이터는, 입력단자, 출력단자 및 접지단자가 구비된 전압 레귤레이터에 있어서, 상기 입력단자를 통해 기준전압을 생성하는 기준전압발생부와; 복수 개의 일정한 패턴으로 배열된 금속배선과 상기 금속배선을 선택적으로 상호 연결하여 활성화되도록 하는 도전성의 금속배선패턴으로 구성한 활성저항 및 피드백저항에 의하여 출력단자의 전압을 분배하는 전압분배부와; 상기 기준전압발생부의 기준전압과 상기 피드백되는 전압분배부의 분배전압을 입력하여 차동 증폭하는 증폭부; 및 상기 입력단자를 통해 입력된 전원을 상기 증폭부의 출력 전압에 의해 상기 출력단자로 전달하는 트랜지스터;를 포함하여 구성한다.
본 발명에 있어서, 상기 전압분배부의 활성저항은 상기 출력단자의 정해진 출력 전압 범위에 대한 모든 저항값을 가질 수 있도록 금속배선을 형성하고, 상기 금속배선을 필요한 출력 전압에 따라 선택하여 상호 연결할 수 있도록 하는 금속배선패턴을 형성하되, 상기 금속배선의 일정부분에 형성하여 상기 금속배선패턴과 연결할 수 있도록 한 콘택트를 포함하여 구성하는 것을 특징으로 한다.
또한, 본 발명에 따른 전압 레귤레이터의 제조 방법은, 기준전압발생부, 전압분배부, 증폭부 및 트랜지스터로 구성된 전압 레귤레이터의 제조 공정에 있어서, 상기 전압분배부를 구성하는 다수 개의 규칙적인 패턴으로 배열되는 금속배선과 콘 택트를 형성하는 단계와; 상기 트랜지스터와 상기 금속배선 및 콘택트를 도전성의 배선으로 연결하기 위한 금속배선패턴을 형성하는 단계;를 포함하여 구성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 금속배선패턴은 상기 트랜지스터 영역에 제1 금속배선패턴을 형성하고, 상기 금속배선 및 콘택트 영역에 제2 금속배선패턴을 형성하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 전압 레귤레이터의 블록도이다.
도시한 바와 같이, 본 발명에 따른 전압 레귤레이터(100)는 입력단자(Vin)와 출력단자(Vout) 및 접지단자를 외부에 구비하고, 내부에는 기준전압발생부(110), 전압분배부(120), 증폭부(130), 및 트랜지스터(140)를 포함하여 구성한다.
상기 기준전압발생부(110)는 상기 입력단자를 통해 전압을 입력받아 기준전압을 생성하고, 상기 증폭부(130)는 상기 기준전압발생부(110)의 기준전압과 후술하는 전압분배부(120)의 분배전압을 입력받아 차동 증폭하며, 상기 트랜지스터(140)는 상기 증폭부(130)의 출력 전압에 의한 제어로 상기 입력단자를 통해 입력된 전원을 상기 출력단자로 전달한다.
상기 전압분배부(120)는 복수 개의 일정한 패턴으로 배열된 금속배선(122)과 상기 금속배선(122)을 일부 또는 모두를 선택적으로 상호 연결하여 활성화되도록 하는 도전성의 금속배선패턴(124)으로 구성한 활성저항(125)과 피드백저항(121)으 로 구성되며, 상기 출력단자에 인가되는 상기 트랜지스터(140)의 출력의 전압을 분배하여 상기 증폭부(130)에 인가하는 기능을 하게 된다.
이때, 상기 금속배선(122)은 금속 또는 불순물이 주입된 다결정실리콘으로 구성됨이 바람직하고, 상기 복수 개의 금속배선(122) 중에서 상기 금속배선패턴(124)에 의해 선택적으로 상호 연결된 것은 활성화되고, 나머지 연결되지 않은 것은 비활성화하게 된다.
도 3은 본 발명에 따른 전압 레귤레이터의 전압분배부에 금속배선패턴을 이용하여 금속배선을 활성화한 일 실시 예를 보여주는 도면이다.
도시한 바와 같이, 상기 피드백저항(121)과 함께 전압분배부(120)를 구성하는 금속배선(122)에 대한 일실시 예로 제1 내지 제9 저항(R1~R9)을 배열한 것이다.
상기 제1 내지 제9 저항(R1~R9)은 상기 금속배선패턴(124)의 형상에 따라 상기 제1 내지 제4 저항(R1~R9) 중 일부 또는 모두가 활성화될 수 있다.
또한, 도면 3에서는 보다 간단한 예로 상기 전압분배부(120)에 포함된 저항을 상기 제1 내지 제9 저항(R1~R9)만으로 기재하였으나, 실제 소자 상에서는 일반적으로 전압 레귤레이터의 출력전압의 범위인 5V 내에 대한 모든 저항값을 가질 수 있도록 이보다 많은 저항으로 구성될 수 있음은 자명하다.
도 3에서 금속배선(122)으로 배열된 저항들 중에서 활성화된 활성저항(125)은 상기 제1 저항(R1)과, 상기 병렬 연결된 제4 내지 제6 저항(R4~R6), 및 제8 저 항(R8)의 합으로 즉, RT = R1+(R4||R5||R6)+R8 와 동일하다.
이때, 금속배선패턴(124)은 트랜지스터(140)의 소스단과 제1 저항(R1)을 연결하고, 상기 제1 저항(R1)과 상기 제4 내지 제6 저항(R4~R6)을 연결하며, 상기 제4 내지 제6 저항(R4~R6)과 상기 제8 저항(R8)을 연결하고, 상기 제8 저항(R8)을 상기 피드백저항(121)과 전기적으로 연결할 수 있도록 형성된다.
도 4는 본 발명에 따른 전압 레귤레이터의 전압분배부에 대한 구성 개념도이다.
도시한 바와 같이 본 발명에 따른 전압 레귤레이터(100)는, 아날로그 회로를 구성하는 기준전압발생부(110) 및 증폭부(130)와, P 타입 임플란트와 N 타입 임플란트와 게이트 폴리 및 콘택트를 포함하여 트랜지스터(140)를 형성하는 단계와, 복수 개의 규칙적으로 배열된 금속배선(122)을 형성하는 단계, 및 상기 트랜지스터(140)와 금속배선(122)을 도전성의 배선으로 연결하기 위한 금속배선패턴(124)을 형성하는 단계를 포함하여 구성된다.
상기 금속배선패턴(124)은 상기 금속배선(122)의 상층부에 금속박막을 적층하고 나서 사진공정을 통해 상기 금속박막에서 불필요한 부분을 제거함으로써, 원하는 형상으로 제작되도록 한다.
즉, 상기 금속박막은 상기 트랜지스터(140)를 형성하기 위해 포토마스크를 이용하여 임플란트, 에칭, LOCOS 등의 일련의 공정 이후, 상기 트랜지스터(140)의 게이트를 위한 게이트 폴리와 상기 금속배선(122)을 형성하고, 상기 트랜지스터(140)와 금속배선(122)의 상층부의 전면을 덮을 수 있도록 적층한다.
이어서, 상기 금속박막에 사진공정을 통해 상기 트랜지스터(140)의 게이트, 드레인, 소스를 외부와 연결할 수 있도록 하는 패턴과 더불어 상기 금속배선(122)에서 선택된 부분을 연결하여 활성화되도록 하는 금속배선패턴(124)을 형성한다.
이 경우 상기 금속박막은 본래 트랜지스터(140)의 게이트, 드레인, 소스를 외부와 연결되도록 하는 금속패턴을 형성하기 위해 상기 트랜지스터(140)의 상층부에 적층되어야 하므로 이를 위해 별도의 공정이 추가되지는 않는다.
또한, 본 발명에 있어서, 상기 금속배선(122)은 상기 게이트 폴리를 형성하기 전이나 후에 형성할 수 있고, 또는 게이트 폴리와 동시에 형성할 수도 있다.
그리고, 상기 트랜지스터(140) 영역의 상층부에 형성한 금속배선패턴(124, 이하 '제1 금속배선패턴'이라 한다.)과 상기 금속배선(122) 영역의 상층부에 형성한 금속배선패턴(124, 이하 '제2 금속배선패턴'이라 한다.)은 각각 다른 포토마스크에 형성되도록 함이 바람직하다.
이는 상기 트랜지스터(140)를 위한 제1 금속배선패턴은 항상 동일한데 반해, 상기 금속배선(122)을 위한 제2 금속배선패턴은 상기 전압분배부(120)의 전압분배비율에 따라 선택적으로 그 형상이 바뀌어야 하기 때문이다.
이때, 상기 제1 금속배선패턴은 하나의 포토마스크에 의하여 형성되도록 하는 것이 바람직하다.
또한, 상기 제2 금속배선패턴은 상기 제2 금속배선패턴에 대한 경우의 수만큼 포토마스크를 구비하고, 그 중에서 택일된 하나의 포토마스크에 의하여 형성되 도록 하는 것이 바람직하다.
그리고, 상기 제1 금속배선패턴과 제2 금속배선패턴을 하나의 포토마스크에 모두 형성되도록 할 수도 있다.
이때, 포토마스크는 상기 제2 금속배선패턴에 대한 경우의 수만큼 구비하되 제1 금속배선패턴에 대한 포토마스크 부분은 동일한 모양을 갖도록 하는 것이 바람직하다.
이는 실제 소자 상에서는 상기 금속배선(122)을 상기 트랜지스터(140)와 수평적으로 배치함으로써, 상기 트랜지스터(140)를 위한 제1 금속배선패턴과 상기 금속배선(122)을 위한 제2 금속배선패턴 또한 같은 수평공간에 배치되기 때문이다.
도 5a 내지 도 5d는 본 발명에 따른 전압 레귤레이터의 금속배선패턴을 이용하여 금속배선을 선택적으로 연결한 실시 예들을 보여주는 도면이다.
도시한 바와 같이 본 발명에 따른 전압 레귤레이터(100)의 전압분배부(120)에서 활성저항(125)은 규칙적으로 배열된 다수 개의 금속배선(122)과 전압 레귤레이터(100)의 출력전압에 맞게 상기 금속배선(122)을 선택하여 연결함으로써 활성화하기 위한 금속배선패턴(124)에 의하여 결정되고, 상기 금속배선(122)과 트랜지스터(140)는 콘택트(123)에 의하여 연결된다.
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다. 본 발명의 범위는 후술하는 특허청구범위에 나타난다.
이상에서 살펴본 바와 같이, 본 발명은 복수 개의 일정한 패턴으로 배열하여 형성한 금속배선과 출력하고자 하는 각 전압 레벨에 따라 상기 금속배선에서 활성 저항값을 결정할 수 있도록 하는 금속배선패턴을 적층 구조로 형성함으로써 전압 레귤레이터의 칩 사이즈를 줄이고 칩 제조 원가를 절감하며 원료에 대한 제품 수율(yield)을 증가시키는 효과가 있다.
또한, 본 발명은 전압 레귤레이터의 제조 공정에 있어 종래의 트리밍패드가 없도록 구성하고 금속배선과 금속배선패턴을 단일 공정에서 이루어지도록 함으로써 별도의 트리밍패드에 대한 공정과 트리밍 공정이 필요 없으며, 이로 인한 전압 레귤레이터 칩 제조 공정을 단축함은 물론 제조 원가를 절감하도록 하는 효과가 있다.
Claims (4)
- 입력단자, 출력단자 및 접지단자가 구비된 전압 레귤레이터에 있어서,상기 입력단자를 통해 기준전압을 생성하는 기준전압발생부와;복수 개의 일정한 패턴으로 배열된 금속배선과 상기 금속배선을 선택적으로 상호 연결하여 활성화되도록 하는 도전성의 금속배선패턴으로 구성한 활성저항 및 피드백저항에 의하여 출력단자의 전압을 분배하는 전압분배부와;상기 기준전압발생부의 기준전압과 상기 피드백되는 전압분배부의 분배전압을 입력하여 차동 증폭하는 증폭부; 및상기 입력단자를 통해 입력된 전원을 상기 증폭부의 출력 전압에 의해 상기 출력단자로 전달하는 트랜지스터;를 포함하여 구성하는 것을 특징으로 하는 전압 레귤레이터.
- 제 1 항에 있어서,상기 전압분배부의 활성저항은 상기 출력단자의 정해진 출력 전압 범위에 대한 모든 저항값을 가질 수 있도록 금속배선을 형성하고,상기 금속배선을 필요한 출력 전압에 따라 선택하여 상호 연결할 수 있도록 하는 금속배선패턴을 형성하되,상기 금속배선의 일정부분에 형성하여 상기 금속배선패턴과 연결할 수 있도록 한 콘택트를 포함하여 구성하는 것을 특징으로 하는 전압 레귤레이터.
- 기준전압발생부, 전압분배부, 증폭부 및 트랜지스터로 구성된 전압 레귤레이터의 제조 공정에 있어서,상기 전압분배부를 구성하는 다수 개의 규칙적인 패턴으로 배열되는 금속배선과 콘택트를 형성하는 단계와;상기 트랜지스터와 상기 금속배선 및 콘택트를 도전성의 배선으로 연결하기 위한 금속배선패턴을 형성하는 단계;를 포함하여 구성하는 것을 특징으로 하는 전압 레귤레이터의 제조 방법.
- 제 3 항에 있어서,상기 금속배선패턴은 상기 트랜지스터 영역에 제1 금속배선패턴을 형성하고, 상기 금속배선 및 콘택트 영역에 제2 금속배선패턴을 형성하는 것을 특징으로 하는 전압 레귤레이터의 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070058763A KR100902084B1 (ko) | 2007-06-15 | 2007-06-15 | 전압 레귤레이터 및 그 제조 방법 |
JP2007301056A JP2008311609A (ja) | 2007-06-15 | 2007-11-20 | 電圧レギュレーター及びその製造方法 |
US11/999,882 US7999525B2 (en) | 2007-06-15 | 2007-12-07 | Voltage regulator and method of manufacturing the same |
TW097121533A TWI381264B (zh) | 2007-06-15 | 2008-06-10 | 穩壓器及其製造方法 |
CN2008101110910A CN101339444B (zh) | 2007-06-15 | 2008-06-13 | 电压调节器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070058763A KR100902084B1 (ko) | 2007-06-15 | 2007-06-15 | 전압 레귤레이터 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080110244A KR20080110244A (ko) | 2008-12-18 |
KR100902084B1 true KR100902084B1 (ko) | 2009-06-10 |
Family
ID=40131673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070058763A KR100902084B1 (ko) | 2007-06-15 | 2007-06-15 | 전압 레귤레이터 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7999525B2 (ko) |
JP (1) | JP2008311609A (ko) |
KR (1) | KR100902084B1 (ko) |
CN (1) | CN101339444B (ko) |
TW (1) | TWI381264B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721119B2 (en) * | 2006-08-24 | 2010-05-18 | International Business Machines Corporation | System and method to optimize multi-core microprocessor performance using voltage offsets |
KR101141456B1 (ko) | 2010-12-07 | 2012-05-04 | 삼성전기주식회사 | 전압 레벨 시프터 |
KR101871408B1 (ko) * | 2017-06-05 | 2018-06-26 | 주식회사 맵스 | 스윙 제어 게이트 드라이버 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02245809A (ja) * | 1989-03-18 | 1990-10-01 | Fujitsu Ltd | 電源ユニツトの出力電圧設定方法 |
JP2004102675A (ja) | 2002-09-10 | 2004-04-02 | Sony Corp | 電流制御回路および電流出力型駆動回路 |
KR20070000166A (ko) * | 2005-06-27 | 2007-01-02 | 주식회사 하이닉스반도체 | 반도체 장치의 전압 강하 회로 |
US7208931B2 (en) * | 2004-05-07 | 2007-04-24 | Ricoh Company, Ltd. | Constant current generating circuit using resistor formed of metal thin film |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738141B2 (ja) * | 1983-09-09 | 1995-04-26 | 松下電子工業株式会社 | 電圧安定化集積回路装置 |
US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
US5534788A (en) * | 1994-12-09 | 1996-07-09 | National Semiconductor Corporation | Integrated resistor for sensing electrical parameters |
JP3533842B2 (ja) * | 1996-09-04 | 2004-05-31 | セイコーエプソン株式会社 | 定電圧回路 |
US5917311A (en) * | 1998-02-23 | 1999-06-29 | Analog Devices, Inc. | Trimmable voltage regulator feedback network |
JP2003086700A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
KR100475716B1 (ko) * | 2002-08-13 | 2005-03-10 | 매그나칩 반도체 유한회사 | 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법 |
US7703051B2 (en) * | 2003-03-20 | 2010-04-20 | Microbridge Technologies Inc. | Trimming temperature coefficients of electronic components and circuits |
US7019585B1 (en) * | 2003-03-25 | 2006-03-28 | Cypress Semiconductor Corporation | Method and circuit for adjusting a reference voltage signal |
US7038523B2 (en) * | 2003-10-08 | 2006-05-02 | Infineon Technologies Ag | Voltage trimming circuit |
JP2006073553A (ja) * | 2004-08-31 | 2006-03-16 | Nec Electronics Corp | ヒューズトリミング回路 |
JP2006072860A (ja) * | 2004-09-03 | 2006-03-16 | Rohm Co Ltd | 負荷駆動用半導体装置 |
US8212544B2 (en) * | 2007-08-13 | 2012-07-03 | SK hynix, Inc. | Semiconductor integrated circuit having level regulation for reference voltage |
-
2007
- 2007-06-15 KR KR1020070058763A patent/KR100902084B1/ko active IP Right Grant
- 2007-11-20 JP JP2007301056A patent/JP2008311609A/ja active Pending
- 2007-12-07 US US11/999,882 patent/US7999525B2/en active Active
-
2008
- 2008-06-10 TW TW097121533A patent/TWI381264B/zh active
- 2008-06-13 CN CN2008101110910A patent/CN101339444B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02245809A (ja) * | 1989-03-18 | 1990-10-01 | Fujitsu Ltd | 電源ユニツトの出力電圧設定方法 |
JP2004102675A (ja) | 2002-09-10 | 2004-04-02 | Sony Corp | 電流制御回路および電流出力型駆動回路 |
US7208931B2 (en) * | 2004-05-07 | 2007-04-24 | Ricoh Company, Ltd. | Constant current generating circuit using resistor formed of metal thin film |
KR20070000166A (ko) * | 2005-06-27 | 2007-01-02 | 주식회사 하이닉스반도체 | 반도체 장치의 전압 강하 회로 |
Also Published As
Publication number | Publication date |
---|---|
CN101339444A (zh) | 2009-01-07 |
US7999525B2 (en) | 2011-08-16 |
KR20080110244A (ko) | 2008-12-18 |
CN101339444B (zh) | 2012-09-26 |
TWI381264B (zh) | 2013-01-01 |
JP2008311609A (ja) | 2008-12-25 |
TW200907627A (en) | 2009-02-16 |
US20080309314A1 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4516312A (en) | Method for constructing delay circuits in a master slice IC | |
KR102210313B1 (ko) | 금속-온-금속 커패시터 | |
TWI458065B (zh) | 半導體裝置、半導體元件以及基板 | |
CN100578788C (zh) | 由门阵列结构建立集成电路电容的方法和装置 | |
JP2580301B2 (ja) | 半導体集積回路装置 | |
TW201911473A (zh) | 半導體裝置 | |
JP2008226998A (ja) | 半導体集積回路 | |
US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
KR100902084B1 (ko) | 전압 레귤레이터 및 그 제조 방법 | |
US7791514B2 (en) | Digital-to-analog converter having constant current cells producing even constant currents | |
KR20090023022A (ko) | 반도체장치 및 기판 | |
JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
US7648912B1 (en) | ASIC customization with predefined via mask | |
JP2004311595A (ja) | 半導体集積回路及びその製造方法 | |
JP2009135149A (ja) | 半導体集積回路 | |
KR100668868B1 (ko) | 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법 | |
US6252291B1 (en) | Modifiable semiconductor circuit element | |
JP2000012698A (ja) | 半導体装置 | |
US6800524B2 (en) | Method of manufacturing semiconductor integrated circuit device | |
JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
JP2531628B2 (ja) | 半導体装置 | |
US9153297B2 (en) | Integrated circuit and method for manufacturing the same | |
US7239546B2 (en) | Semiconductor device with a nonvolatile semiconductor memory circuit and a plurality of IO blocks | |
JP3544799B2 (ja) | レイアウト設計方法、露光用マスク及び半導体装置 | |
US20090146255A1 (en) | Capacitor for Semiconductor Device and Method for Manufacturing the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150612 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160609 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 11 |