JP2008311609A - 電圧レギュレーター及びその製造方法 - Google Patents
電圧レギュレーター及びその製造方法 Download PDFInfo
- Publication number
- JP2008311609A JP2008311609A JP2007301056A JP2007301056A JP2008311609A JP 2008311609 A JP2008311609 A JP 2008311609A JP 2007301056 A JP2007301056 A JP 2007301056A JP 2007301056 A JP2007301056 A JP 2007301056A JP 2008311609 A JP2008311609 A JP 2008311609A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- metal wiring
- voltage regulator
- wiring pattern
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 111
- 238000009826 distribution Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 14
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000004904 shortening Methods 0.000 abstract 1
- 238000009966 trimming Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】電圧レギュレーターのチップサイズを減らすとともに、生産工程の短縮で製造原価を節減する電圧レギュレーター及びその製造方法を提供する。
【解決手段】本発明は、入力端子、出力端子、及び接地端子が備えられた電圧レギュレーターであって、前記入力端子を介して基準電圧を生成する基準電圧発生部と、複数の一定パターンに配列された金属配線、及び前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンで構成される活性抵抗、及びフィードバック抵抗によって出力端子の電圧を分配する電圧分配部と、前記基準電圧発生部の基準電圧、及び前記フィードバックされる電圧分配部の分配電圧を入力して差動増幅する増幅部と、前記入力端子を介して入力された電源を前記増幅部の出力電圧によって前記出力端子に伝達するトランジスタとを含む。
【選択図】図２
【解決手段】本発明は、入力端子、出力端子、及び接地端子が備えられた電圧レギュレーターであって、前記入力端子を介して基準電圧を生成する基準電圧発生部と、複数の一定パターンに配列された金属配線、及び前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンで構成される活性抵抗、及びフィードバック抵抗によって出力端子の電圧を分配する電圧分配部と、前記基準電圧発生部の基準電圧、及び前記フィードバックされる電圧分配部の分配電圧を入力して差動増幅する増幅部と、前記入力端子を介して入力された電源を前記増幅部の出力電圧によって前記出力端子に伝達するトランジスタとを含む。
【選択図】図２
Description
本発明は、電圧レギュレーター及びその製造方法に係り、より詳しくは、一つのチップで多様な出力電圧パターンを有する電圧レギュレーターを生産するに当たり、複数の一定パターンに配列された金属配線と前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンとを利用して電圧レギュレーターの所望出力電圧を得るようにすることで、電圧レギュレーターのチップサイズを減らすとともに、生産工程の短縮によって製造原価を節減する電圧レギュレーター及びその製造方法に関するものである。
一般に、電圧レギュレーターは、外側に、安定化させようとする電源が入力される入力端子と静電圧が出力される出力端子及び接地端子とを備え、かつ内側に、前記入力端子を介して入力される信号を安定な静電圧に変換する回路を備える３ピン素子であって、各種電子製品の電源装置に使用されている。
図１は、従来技術によるトリミングパッド及びヒューズを含む電圧レギュレーターを概略的に示す構成図である。
図に示すように、従来の電圧レギュレーター１０は、増幅器及びトランジスタを含むアナログ回路１と、複数の抵抗の役目をする金属配線の抵抗レイヤー、複数のトリミングパッド（ＴＰ１〜ＴＰｎ）、及び前記トリミングパッド（ＴＰ１〜ＴＰｎ）を電気的に相互に短絡させるようにする複数のヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）からなる電圧分配部２とから構成される。
図に示すように、従来の電圧レギュレーター１０は、増幅器及びトランジスタを含むアナログ回路１と、複数の抵抗の役目をする金属配線の抵抗レイヤー、複数のトリミングパッド（ＴＰ１〜ＴＰｎ）、及び前記トリミングパッド（ＴＰ１〜ＴＰｎ）を電気的に相互に短絡させるようにする複数のヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）からなる電圧分配部２とから構成される。
前記トリミングパッド（ＴＰ１〜ＴＰｎ）は、前記抵抗レイヤーの各抵抗に並列接続され、選択された抵抗を活性化させることにより、前記電圧分配部２の電圧分配割合を調節するように形成され、複数のヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）は、前記トリミングパッド（ＴＰ１〜ＴＰｎ）のうち、隣り合うトリミングパッド（ＴＰ１〜ＴＰｎ）を電気的に相互に短絡させるように、複数で構成される。
しかし、このような従来の電圧レギュレーター１０は、実際の素子上において、前記アナログ回路１及び電圧分配部２が水平空間に形成され、前記電圧レギュレーター１０の出力電圧を決定するために使用される電圧分配部２に、前記トリミングパッド（ＴＰ１〜ＴＰｎ）及びヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）を別に構成することから、電圧レギュレーター１０のチップサイズが増加して原価が上昇する問題点と、原料に対する製品歩留まり（ｙｉｅｌｄ）を減少させる問題点とがある。
また、従来の電圧レギュレーター１０は、抵抗レイヤーのすべての抵抗が前記トリミングパッド（ＴＰ１〜ＴＰｎ）と前記完全な状態のヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）とによって非活性化状態に設計生産され、以後のテスト過程で、高電流又はレーザーを利用して前記ヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）を選択的に融解させることで、前記ヒューズ（ＦＵＳＥ１〜ＦＵＳＥｎ−１）によって相互に接続されている前記トリミングパッド（ＴＰ１〜ＴＰｎ）を開放し、それにより、前記開放したトリミングパッド（ＴＰ１〜ＴＰｎ）に並列に接続された抵抗が活性化することで、必要な出力電圧を得るようにしている。
しかし、このような従来の電圧レギュレーター１０は、前記トリミングパッドに接続されたヒューズを融解させるトリミング工程の追加によってチップ製造原価が上昇する問題点と、リードタイム（Ｌｅａｄ Ｔｉｍｅ）が増加する問題点とがある。
また、従来の電圧レギュレーター１０は、高電流又はレーザーを利用するトリミング工程の際、高エネルギーによって、前記電圧レギュレーター１０が潜在的損傷（Ｌａｔｅｎｔ ｄａｍａｇｅ）を被る可能性があるという問題点があった。
また、従来の電圧レギュレーター１０は、高電流又はレーザーを利用するトリミング工程の際、高エネルギーによって、前記電圧レギュレーター１０が潜在的損傷（Ｌａｔｅｎｔ ｄａｍａｇｅ）を被る可能性があるという問題点があった。
したがって、本発明は前記のような問題点を解決するためになされたもので、複数の一定パターンに配列された金属配線と、前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンとを利用して、トリミングパッドなしでも電圧レギュレーターの所望出力電圧を得るようにする電圧レギュレーターを提供することにその目的がある。
本発明の他の目的は、電圧レギュレーターの製造において、電圧レギュレーターのチップサイズを減らして、チップの製造原価を節減し、原料に対する製品歩留まり（ｙｉｅｌｄ）を増大させるようにする電圧レギュレーターを提供することにある。
また、本発明のさらに他の目的は、電圧レギュレーターの製造工程において、トリミングパッド及びヒューズが不要であるように構成してトリミング工程を不要にすることで、工程を短縮するとともに、製造原価を節減する電圧レギュレーターの製造方法を提供することにある。
本発明の他の目的は、電圧レギュレーターの製造において、電圧レギュレーターのチップサイズを減らして、チップの製造原価を節減し、原料に対する製品歩留まり（ｙｉｅｌｄ）を増大させるようにする電圧レギュレーターを提供することにある。
また、本発明のさらに他の目的は、電圧レギュレーターの製造工程において、トリミングパッド及びヒューズが不要であるように構成してトリミング工程を不要にすることで、工程を短縮するとともに、製造原価を節減する電圧レギュレーターの製造方法を提供することにある。
このような目的を達成するために、本発明による電圧レギュレーターは、入力端子、出力端子、及び接地端子が備えられた電圧レギュレーターにおいて、前記入力端子を介して基準電圧を生成する基準電圧発生部と、複数の一定パターンに配列された金属配線、及び前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンで構成される活性抵抗、及びフィードバック抵抗によって出力端子の電圧を分配する電圧分配部と、前記基準電圧発生部の基準電圧、及び前記フィードバックされる電圧分配部の分配電圧を入力して差動増幅する増幅部と、前記入力端子を介して入力された電源を前記増幅部の出力電圧によって前記出力端子に伝達するトランジスタと、を含んでなる。
前記電圧分配部の活性抵抗が、前記出力端子の所定出力電圧範囲に対するすべての抵抗値を有するように金属配線を形成し、前記金属配線を必要な出力電圧によって選択して相互に接続する金属配線パターンを形成し、かつ前記金属配線の一定部分には、前記金属配線パターンに接続するようにしたコンタクトを含んでなることができる。
また、本発明による電圧レギュレーターの製造方法は、基準電圧発生部、電圧分配部、増幅部、及びトランジスタからなる電圧レギュレーターの製造工程において、前記電圧分配部を構成する多数の規則的なパターンに配列される金属配線及びコンタクトを形成する段階と、前記トランジスタ、前記金属配線、及びコンタクトを導電性の配線で接続するための金属配線パターンを形成する段階と、を含んでなる。
前記金属配線パターンは、前記トランジスタ領域に第１金属配線パターンを形成し、かつ前記金属配線及びコンタクト領域に第２金属配線パターンを形成してなることができる。
前記金属配線パターンは、前記トランジスタ領域に第１金属配線パターンを形成し、かつ前記金属配線及びコンタクト領域に第２金属配線パターンを形成してなることができる。
以上説明したように、本発明は、複数の一定パターンに配列して形成した金属配線と、出力しようとする各電圧レベルに合わせて前記金属配線で活性抵抗値を決定する金属配線パターンとを積層構造に形成することにより、電圧レギュレーターのチップサイズを減らし、チップの製造原価を節減して、原料に対する製品歩留まりを増大させる効果がある。
また、本発明は、電圧レギュレーターの製造工程において、従来のトリミングパッドが無いように構成し、金属配線及び金属配線パターンを単一工程でなすことにより、別途のトリミングパッドに対する工程及びトリミング工程が不要であり、これによる電圧レギュレーターチップの製造工程を短縮するとともに、製造原価を節減する効果がある。
また、本発明は、電圧レギュレーターの製造工程において、従来のトリミングパッドが無いように構成し、金属配線及び金属配線パターンを単一工程でなすことにより、別途のトリミングパッドに対する工程及びトリミング工程が不要であり、これによる電圧レギュレーターチップの製造工程を短縮するとともに、製造原価を節減する効果がある。
以下、本発明の好ましい実施形態を添付図面に基づいて詳細に説明する。
図２は本発明による電圧レギュレーターのブロック図である。
図に示すように、本発明による電圧レギュレーター１００は、入力端子（Ｖｉｎ）、出力端子（Ｖｏｕｔ）、及び接地端子を外部に備え、内部には、基準電圧発生部１１０、電圧分配部１２０、増幅部１３０、及びトランジスタ１４０を含んで構成される。
前記基準電圧発生部１１０は、前記入力端子を介して電圧を受けて基準電圧を生成し、前記増幅部１３０は、前記基準電圧発生部１１０の基準電圧と、後述する電圧分配部１２０の分配電圧とを受けて差動増幅し、前記トランジスタ１４０は、前記増幅部１３０の出力電圧による制御によって、前記入力端子を介して入力された電源を前記出力端子に伝達する。
図２は本発明による電圧レギュレーターのブロック図である。
図に示すように、本発明による電圧レギュレーター１００は、入力端子（Ｖｉｎ）、出力端子（Ｖｏｕｔ）、及び接地端子を外部に備え、内部には、基準電圧発生部１１０、電圧分配部１２０、増幅部１３０、及びトランジスタ１４０を含んで構成される。
前記基準電圧発生部１１０は、前記入力端子を介して電圧を受けて基準電圧を生成し、前記増幅部１３０は、前記基準電圧発生部１１０の基準電圧と、後述する電圧分配部１２０の分配電圧とを受けて差動増幅し、前記トランジスタ１４０は、前記増幅部１３０の出力電圧による制御によって、前記入力端子を介して入力された電源を前記出力端子に伝達する。
前記電圧分配部１２０は、複数の一定パターンに配列された金属配線１２２（図３）、及び前記金属配線１２２の一部又は全部を選択的に相互に接続して活性化する導電性金属配線パターン１２４で構成される活性抵抗１２５と、フィードバック抵抗１２１とから構成され、前記出力端子に印加される前記トランジスタ１４０の出力の電圧を分配して前記増幅部１３０に印加する機能を有する。
この際、前記金属配線１２２は、金属又は不純物が注入された多結晶シリコンで構成されることが好ましく、前記複数の金属配線１２２のうち、前記金属配線パターン１２４によって選択的に相互に接続されたものは活性化し、残りの接続されていないものは活性化しなくなる。
この際、前記金属配線１２２は、金属又は不純物が注入された多結晶シリコンで構成されることが好ましく、前記複数の金属配線１２２のうち、前記金属配線パターン１２４によって選択的に相互に接続されたものは活性化し、残りの接続されていないものは活性化しなくなる。
図３は本発明による電圧レギュレーターの電圧分配部に金属配線パターンを利用して金属配線を活性化した一実施例を示す図である。
図に示すように、前記フィードバック抵抗１２１とともに電圧分配部１２０を構成する金属配線１２２の一実施例として、第１〜第９抵抗（Ｒ１〜Ｒ９）を配列したものである。
前記第１〜第９抵抗（Ｒ１〜Ｒ９）は、前記金属配線パターン１２４の形状によって、前記第１〜第９抵抗（Ｒ１〜Ｒ９）の一部又は全部が活性化することができる。
また、図３には、より簡単な例として、前記電圧分配部１２０に含まれた抵抗を前記第１〜第９抵抗（Ｒ１〜Ｒ９）のみ記載したが、実際の素子上においては、一般的に電圧レギュレーターの出力電圧の範囲である５Ｖ内に対するすべての抵抗値を有するように、これより多くの抵抗で構成することができるのは明らかである。
図に示すように、前記フィードバック抵抗１２１とともに電圧分配部１２０を構成する金属配線１２２の一実施例として、第１〜第９抵抗（Ｒ１〜Ｒ９）を配列したものである。
前記第１〜第９抵抗（Ｒ１〜Ｒ９）は、前記金属配線パターン１２４の形状によって、前記第１〜第９抵抗（Ｒ１〜Ｒ９）の一部又は全部が活性化することができる。
また、図３には、より簡単な例として、前記電圧分配部１２０に含まれた抵抗を前記第１〜第９抵抗（Ｒ１〜Ｒ９）のみ記載したが、実際の素子上においては、一般的に電圧レギュレーターの出力電圧の範囲である５Ｖ内に対するすべての抵抗値を有するように、これより多くの抵抗で構成することができるのは明らかである。
図３において、金属配線１２２に配列された抵抗のうち、活性化した活性抵抗１２５は、前記第１抵抗（Ｒ１）、前記並列接続された第４〜第６抵抗（Ｒ４〜Ｒ６）、及び第８抵抗（Ｒ８）の和、すなわち、ＲＴ＝Ｒ１＋（Ｒ４｜｜Ｒ５｜｜Ｒ６）＋Ｒ８と同一である。
この際、金属配線パターン１２４は、トランジスタ１４０のソース端と第１抵抗（Ｒ１）とを接続し、前記第１抵抗（Ｒ１）と前記第４〜第６抵抗（Ｒ４〜Ｒ６）とを接続し、前記第４〜第６抵抗（Ｒ４〜Ｒ６）と前記第８抵抗（Ｒ８）とを接続し、前記第８抵抗（Ｒ８）を前記フィードバック抵抗１２１と電気的に接続するように形成される。
この際、金属配線パターン１２４は、トランジスタ１４０のソース端と第１抵抗（Ｒ１）とを接続し、前記第１抵抗（Ｒ１）と前記第４〜第６抵抗（Ｒ４〜Ｒ６）とを接続し、前記第４〜第６抵抗（Ｒ４〜Ｒ６）と前記第８抵抗（Ｒ８）とを接続し、前記第８抵抗（Ｒ８）を前記フィードバック抵抗１２１と電気的に接続するように形成される。
図４は本発明による電圧レギュレーターの電圧分配部の構成概念図である。
図に示すように、本発明による電圧レギュレーター１００は、アナログ回路を構成する基準電圧発生部１１０及び増幅部１３０、Ｐ型インプラント及びＮ型インプラント、ゲートポリ、並びにコンタクトを含んでトランジスタ１４０を形成する段階と、複数の規則的に配列された金属配線１２２を形成する段階と、前記トランジスタ１４０及び金属配線１２２を導電性の配線で接続するための金属配線パターン１２４を形成する段階とを含んで構成される。
図に示すように、本発明による電圧レギュレーター１００は、アナログ回路を構成する基準電圧発生部１１０及び増幅部１３０、Ｐ型インプラント及びＮ型インプラント、ゲートポリ、並びにコンタクトを含んでトランジスタ１４０を形成する段階と、複数の規則的に配列された金属配線１２２を形成する段階と、前記トランジスタ１４０及び金属配線１２２を導電性の配線で接続するための金属配線パターン１２４を形成する段階とを含んで構成される。
前記金属配線パターン１２４は、前記金属配線１２２の上層部に金属薄膜を積層した後、フォト工程によって、前記金属薄膜の不要な部分を除去することにより、所望形状に製作されるようにする。
すなわち、前記金属薄膜は、前記トランジスタ１４０を形成するために、フォトマスクを利用してインプラント、エッチング、ＬＯＣＯＳなどの一連の工程を行った後、前記トランジスタ１４０のゲートのためのゲートポリ及び前記金属配線１２２を形成し、前記トランジスタ１４０及び金属配線１２２の上層部の全面を覆うように積層する。
すなわち、前記金属薄膜は、前記トランジスタ１４０を形成するために、フォトマスクを利用してインプラント、エッチング、ＬＯＣＯＳなどの一連の工程を行った後、前記トランジスタ１４０のゲートのためのゲートポリ及び前記金属配線１２２を形成し、前記トランジスタ１４０及び金属配線１２２の上層部の全面を覆うように積層する。
ついで、前記金属薄膜に、フォト工程によって、前記トランジスタ１４０のゲート、ドレイン、及びソースを外部と接続するパターンとともに、前記金属配線１２２の選択部分を接続して活性化する金属配線パターン１２４を形成する。
この場合、前記金属薄膜は、元のトランジスタ１４０のゲート、ドレイン、及びソースを外部に接続する金属パターンを形成するために、前記トランジスタ１４０の上層部に積層されなければならないので、このために別の工程が加えられない。
また、本発明において、前記金属配線１２２は、前記ゲートポリを形成する前又は後に形成することができ、あるいはゲートポリと同時に形成することもできる。
この場合、前記金属薄膜は、元のトランジスタ１４０のゲート、ドレイン、及びソースを外部に接続する金属パターンを形成するために、前記トランジスタ１４０の上層部に積層されなければならないので、このために別の工程が加えられない。
また、本発明において、前記金属配線１２２は、前記ゲートポリを形成する前又は後に形成することができ、あるいはゲートポリと同時に形成することもできる。
そして、前記トランジスタ１４０領域の上層部に形成した金属配線パターン１２４（以下、‘第１金属配線パターン’という）と、前記金属配線１２２領域の上層部に形成した金属配線パターン１２４（以下、‘第２金属配線パターン’という）とは、それぞれ異なるフォトマスクに形成されるようにすることが好ましい。
これは、前記トランジスタ１４０のための第１金属配線パターンがいつも同一であるのに対し、前記金属配線１２２のための第２金属配線パターンは、前記電圧分配部１２０の電圧分配割合によって選択的にその形状が変わらなければならないからである。
これは、前記トランジスタ１４０のための第１金属配線パターンがいつも同一であるのに対し、前記金属配線１２２のための第２金属配線パターンは、前記電圧分配部１２０の電圧分配割合によって選択的にその形状が変わらなければならないからである。
この際、前記第１金属配線パターンは、一つのフォトマスクによって形成されるようにすることが好ましい。
また、前記第２金属配線パターンは、前記第２金属配線パターンに対する場合の数だけフォトマスクを備え、その中で選択された一つのフォトマスクによって形成されるようにすることが好ましい。
そして、前記第１金属配線パターン及び第２金属配線パターンを一つのフォトマスクにすべて形成されるようにすることもできる。
また、前記第２金属配線パターンは、前記第２金属配線パターンに対する場合の数だけフォトマスクを備え、その中で選択された一つのフォトマスクによって形成されるようにすることが好ましい。
そして、前記第１金属配線パターン及び第２金属配線パターンを一つのフォトマスクにすべて形成されるようにすることもできる。
この際、フォトマスクは、前記第２金属配線パターンに対する場合の数だけ備え、第１金属配線パターンに対するフォトマスク部分は同じ模様を有することが好ましい。
これは、実際の素子上では、前記金属配線１２２を前記トランジスタ１４０と同一面上に配置することにより、前記トランジスタ１４０のための第１金属配線パターン及び前記金属配線１２２のための第２金属配線パターンも同一面上に配置されるからである。
これは、実際の素子上では、前記金属配線１２２を前記トランジスタ１４０と同一面上に配置することにより、前記トランジスタ１４０のための第１金属配線パターン及び前記金属配線１２２のための第２金属配線パターンも同一面上に配置されるからである。
図５ａ〜図５ｄは、本発明による電圧レギュレーターの金属配線パターンを利用して金属配線を選択的に接続した実施例を示す図である。
図に示すように、本発明による電圧レギュレーター１００の電圧分配部１２０において、活性抵抗１２５は、規則的に配列された多数の金属配線１２２と、電圧レギュレーター１００の出力電圧に応じて前記金属配線１２２を選択して接続することにより活性化するための金属配線パターン１２４とによって決定され、前記金属配線１２２及びトランジスタ１４０は、コンタクト１２３によって接続される。
図に示すように、本発明による電圧レギュレーター１００の電圧分配部１２０において、活性抵抗１２５は、規則的に配列された多数の金属配線１２２と、電圧レギュレーター１００の出力電圧に応じて前記金属配線１２２を選択して接続することにより活性化するための金属配線パターン１２４とによって決定され、前記金属配線１２２及びトランジスタ１４０は、コンタクト１２３によって接続される。
以上説明した本発明は、発明が属する技術分野において通常の知識を持った者によって、本発明の技術的思想を逸脱しない範囲内で多様に置換、変形、及び変更が可能であるので、前述した実施例及び添付図面に限定されるものではない。本発明の範囲は、前記特許請求の範囲によって決定される。
本発明は、一つのチップで多様な出力電圧パターンを有する電圧レギュレーターを生産することに適用可能である。
１ アナログ回路
２ 電圧分配部
１０、１００ 電圧レギュレーター
１１０ 基準電圧発生部
１２０ 電圧分配部
１２１ フィードバック抵抗
１２２ 金属配線
１２３ コンタクト
１２４ 金属配線パターン
１２５ 活性抵抗
１３０ 増幅部
１４０ トランジスタ
２ 電圧分配部
１０、１００ 電圧レギュレーター
１１０ 基準電圧発生部
１２０ 電圧分配部
１２１ フィードバック抵抗
１２２ 金属配線
１２３ コンタクト
１２４ 金属配線パターン
１２５ 活性抵抗
１３０ 増幅部
１４０ トランジスタ
Claims (4)
- 入力端子、出力端子、及び接地端子が備えられた電圧レギュレーターであって、
前記入力端子を介して基準電圧を生成する基準電圧発生部と、
複数の一定パターンに配列された金属配線、及び前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンで構成される活性抵抗、及びフィードバック抵抗によって出力端子の電圧を分配する電圧分配部と、
前記基準電圧発生部の基準電圧、及び前記フィードバックされる電圧分配部の分配電圧を入力して差動増幅する増幅部と、
前記入力端子を介して入力された電源を前記増幅部の出力電圧によって前記出力端子に伝達するトランジスタと、を含んでなることを特徴とする、電圧レギュレーター。 - 前記電圧分配部の活性抵抗が、前記出力端子の所定出力電圧範囲に対するすべての抵抗値を有するように金属配線を形成し、前記金属配線を必要な出力電圧によって選択して相互に接続する金属配線パターンを形成し、かつ前記金属配線の一定部分には、前記金属配線パターンに接続するようにしたコンタクトを含んでなることを特徴とする、請求項１に記載の電圧レギュレーター。
- 基準電圧発生部、電圧分配部、増幅部、及びトランジスタからなる電圧レギュレーターの製造工程において、
前記電圧分配部を構成する多数の規則的なパターンに配列される金属配線及びコンタクトを形成する段階と、
前記トランジスタ、前記金属配線、及びコンタクトを導電性の配線で接続するための金属配線パターンを形成する段階と、を含んでなることを特徴とする、電圧レギュレーターの製造方法。 - 前記金属配線パターンは、前記トランジスタ領域に第１金属配線パターンを形成し、かつ前記金属配線及びコンタクト領域に第２金属配線パターンを形成してなることを特徴とする、請求項３に記載の電圧レギュレーターの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070058763A KR100902084B1 (ko) | 2007-06-15 | 2007-06-15 | 전압 레귤레이터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008311609A true JP2008311609A (ja) | 2008-12-25 |
Family
ID=40131673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007301056A Pending JP2008311609A (ja) | 2007-06-15 | 2007-11-20 | 電圧レギュレーター及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7999525B2 (ja) |
| JP (1) | JP2008311609A (ja) |
| KR (1) | KR100902084B1 (ja) |
| CN (1) | CN101339444B (ja) |
| TW (1) | TWI381264B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141456B1 (ko) | 2010-12-07 | 2012-05-04 | 삼성전기주식회사 | 전압 레벨 시프터 |
| KR101871408B1 (ko) * | 2017-06-05 | 2018-06-26 | 주식회사 맵스 | 스윙 제어 게이트 드라이버 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7721119B2 (en) * | 2006-08-24 | 2010-05-18 | International Business Machines Corporation | System and method to optimize multi-core microprocessor performance using voltage offsets |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059413A (ja) * | 1983-09-09 | 1985-04-05 | Matsushita Electronics Corp | 電圧安定化集積回路装置 |
| JPH1078826A (ja) * | 1996-09-04 | 1998-03-24 | Seiko Epson Corp | 定電圧回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2767055B2 (ja) * | 1989-03-18 | 1998-06-18 | 富士通株式会社 | 電源ユニツトの出力電圧設定方法 |
| US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
| US5534788A (en) * | 1994-12-09 | 1996-07-09 | National Semiconductor Corporation | Integrated resistor for sensing electrical parameters |
| US5917311A (en) * | 1998-02-23 | 1999-06-29 | Analog Devices, Inc. | Trimmable voltage regulator feedback network |
| JP2003086700A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
| KR100475716B1 (ko) * | 2002-08-13 | 2005-03-10 | 매그나칩 반도체 유한회사 | 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법 |
| JP2004102675A (ja) | 2002-09-10 | 2004-04-02 | Sony Corp | 電流制御回路および電流出力型駆動回路 |
| EP1606830A1 (en) * | 2003-03-20 | 2005-12-21 | Microbridge Technologies Inc. | Trimminig temperature coefficients of electronic components and circuits |
| US7019585B1 (en) * | 2003-03-25 | 2006-03-28 | Cypress Semiconductor Corporation | Method and circuit for adjusting a reference voltage signal |
| US7038523B2 (en) * | 2003-10-08 | 2006-05-02 | Infineon Technologies Ag | Voltage trimming circuit |
| JP4322732B2 (ja) * | 2004-05-07 | 2009-09-02 | 株式会社リコー | 定電流発生回路 |
| JP2006073553A (ja) * | 2004-08-31 | 2006-03-16 | Nec Electronics Corp | ヒューズトリミング回路 |
| JP2006072860A (ja) * | 2004-09-03 | 2006-03-16 | Rohm Co Ltd | 負荷駆動用半導体装置 |
| KR20070000166A (ko) * | 2005-06-27 | 2007-01-02 | 주식회사 하이닉스반도체 | 반도체 장치의 전압 강하 회로 |
| US8212544B2 (en) * | 2007-08-13 | 2012-07-03 | SK hynix, Inc. | Semiconductor integrated circuit having level regulation for reference voltage |
-
2007
- 2007-06-15 KR KR1020070058763A patent/KR100902084B1/ko active IP Right Grant
- 2007-11-20 JP JP2007301056A patent/JP2008311609A/ja active Pending
- 2007-12-07 US US11/999,882 patent/US7999525B2/en active Active
-
2008
- 2008-06-10 TW TW097121533A patent/TWI381264B/zh active
- 2008-06-13 CN CN2008101110910A patent/CN101339444B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059413A (ja) * | 1983-09-09 | 1985-04-05 | Matsushita Electronics Corp | 電圧安定化集積回路装置 |
| JPH1078826A (ja) * | 1996-09-04 | 1998-03-24 | Seiko Epson Corp | 定電圧回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141456B1 (ko) | 2010-12-07 | 2012-05-04 | 삼성전기주식회사 | 전압 레벨 시프터 |
| KR101871408B1 (ko) * | 2017-06-05 | 2018-06-26 | 주식회사 맵스 | 스윙 제어 게이트 드라이버 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080309314A1 (en) | 2008-12-18 |
| KR20080110244A (ko) | 2008-12-18 |
| TWI381264B (zh) | 2013-01-01 |
| CN101339444A (zh) | 2009-01-07 |
| KR100902084B1 (ko) | 2009-06-10 |
| TW200907627A (en) | 2009-02-16 |
| CN101339444B (zh) | 2012-09-26 |
| US7999525B2 (en) | 2011-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4499696B2 (ja) | 基準電流生成装置 | |
| CN104113323B (zh) | 半导体装置 | |
| JP2008226998A (ja) | 半導体集積回路 | |
| JP2007005509A (ja) | 半導体集積回路装置及びこれを用いたレギュレータ | |
| US7791514B2 (en) | Digital-to-analog converter having constant current cells producing even constant currents | |
| US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
| US10748933B2 (en) | Semiconductor device | |
| JP2008311609A (ja) | 電圧レギュレーター及びその製造方法 | |
| JP2004320231A (ja) | 半導体装置の出力回路 | |
| JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
| US20050224910A1 (en) | Semiconductor integrated circuit having polysilicon fuse, method of forming the same, and method of adjusting circuit parameter thereof | |
| CN105989935A (zh) | 电阻器装置 | |
| JP3948430B2 (ja) | 半導体集積回路の製造方法 | |
| JP2003060060A (ja) | 半導体集積回路装置 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| TWI566517B (zh) | 晶體振盪電路、此晶體振盪電路的增益級及其設計方法 | |
| JP2009152325A (ja) | 半導体装置 | |
| KR102403383B1 (ko) | 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법 | |
| JP2017184107A (ja) | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 | |
| JP2021043786A (ja) | 半導体装置および電圧供給方法 | |
| US6252291B1 (en) | Modifiable semiconductor circuit element | |
| JPH1078826A (ja) | 定電圧回路 | |
| JP2003338548A (ja) | 複合基準電圧回路 | |
| JP2013219266A (ja) | 半導体集積回路 | |
| JP2005101227A (ja) | 半導体装置及びその装置におけるトリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110608 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120104 |