JP2017184107A - 抵抗アレイ、出力バッファ及び半導体装置の製造方法 - Google Patents
抵抗アレイ、出力バッファ及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017184107A JP2017184107A JP2016070996A JP2016070996A JP2017184107A JP 2017184107 A JP2017184107 A JP 2017184107A JP 2016070996 A JP2016070996 A JP 2016070996A JP 2016070996 A JP2016070996 A JP 2016070996A JP 2017184107 A JP2017184107 A JP 2017184107A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- resistors
- series
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000005259 measurement Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
直列抵抗部R1〜R(n)各々の抵抗RAの一端Q1には、増幅信号b1〜b(n)が個別に供給されており、夫々の他端Q2には抵抗RBの一端Q3が接続されている。直列抵抗部R1〜R(n)各々の抵抗RBの他端Q4には、抵抗RCの一端Q5が接続されている。直列抵抗部R1〜R(n)各々の抵抗RCの他端Q6は共通ラインLOを介して出力パッド200に共通に接続されている。
20、20A プリドライバ部
100、300 出力バッファ
LL、LR、LML、LMR 短絡ライン
LO 共通ライン
R1〜R(n) 直列抵抗部
RR1〜RR(n) 抵抗
Claims (7)
- 半導体で形成された抵抗アレイであって、
直列接続された第1〜第M(Mは2以上の整数)の抵抗を夫々が含む第1〜第n(nは2以上の整数)の直列抵抗部と、
前記第1〜第nの直列抵抗部各々の前記第Mの抵抗の一端同士を共通に接続する共通ラインと、
前記第1〜第nの直列抵抗部の各々において前記第1〜第Mの抵抗のうちの少なくとも1の抵抗を除く各抵抗の両端又は抵抗列の両端を短絡する短絡ラインと、を含むことを特徴とする抵抗アレイ。 - 前記第1〜第Mの抵抗は互いに異なる抵抗値を有し、前記一部の抵抗は前記第1〜第Mの抵抗のうちのいずれか1の抵抗であることを特徴とする請求項1記載の抵抗アレイ。
- 半導体装置の製造方法であって、
第1〜第M(Mは2以上の整数)の抵抗を夫々が含む第1〜第nの直列抵抗部と、前記第1〜第nの直列抵抗部各々の前記第Mの抵抗の一端同士を接続する共通ラインと、前記第1〜第nの直列抵抗部の各々において前記第1〜第Mの抵抗のうちの所定の1の抵抗を除く各抵抗の両端又は抵抗列の両端を短絡する短絡ラインと、を有する抵抗アレイが形成された半導体装置を測定用半導体装置として製造する第1の製造工程と、
前記測定用半導体装置に形成されている前記抵抗アレイの抵抗値を実測抵抗値として測定する抵抗値測定工程と、
前記実測抵抗値に基づき、前記第1〜第nの直列抵抗部の各々毎に前記第1〜第Mの抵抗のうちの1の抵抗を有効な抵抗として指定する抵抗選択情報を生成する抵抗選択情報生成工程と、
第1〜第Mの抵抗を夫々が含む第1〜第nの直列抵抗部と、前記第1〜第nの直列抵抗部各々の前記第Mの抵抗の一端同士を接続する共通ラインと、前記第1〜第nの直列抵抗部の各々において前記抵抗選択情報にて示される前記1の抵抗を除く各抵抗の両端又は抵抗列の両端を短絡する短絡ラインと、を有する抵抗アレイが形成された半導体装置を出荷用半導体装置として製造する第2の製造工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第1〜第Mの抵抗は互いに異なる抵抗値を有することを特徴とする請求項3記載の半導体装置の製造方法。
- 入力信号を取り込んで外部端子を介して外部出力する出力バッファであって、
直列接続された第1〜第M(Mは2以上の整数)の抵抗を夫々が含む第1〜第n(nは2以上の整数)の直列抵抗部と、前記第1〜第nの直列抵抗部各々の前記第Mの抵抗の一端と前記外部端子とを接続する共通ラインと、前記第1〜第nの直列抵抗部の各々において前記第1〜第Mの抵抗のうちの少なくとも1の抵抗を除く各抵抗の両端又は抵抗列の両端を短絡する短絡ラインと、を含む出力抵抗部と、
前記第1〜第nの直列抵抗部に夫々対応して設けられており、前記入力信号を夫々個別に増幅した第1〜第nの増幅信号を対応する前記第1〜第nの直列抵抗部各々の前記第1の抵抗の一端に供給する第1〜第nのドライバと、を有することを特徴とする出力バッファ。 - 前記第1〜第Mの抵抗は互いに異なる抵抗値を有し、前記一部の抵抗は前記第1〜第Mの抵抗のうちのいずれか1の抵抗であることを特徴とする請求項5記載の出力バッファ。
- 入力信号を取り込んで外部端子を介して外部出力する出力バッファであって、
第1〜第n(nは2以上の整数)の抵抗と、前記第1〜第nの抵抗各々の一端を前記外部端子に接続する共通ラインと、を含む出力抵抗部と、
前記第1〜第nの抵抗に夫々対応して設けられており、前記入力信号を夫々個別に増幅した第1〜第nの増幅信号を対応する前記第1〜第nの抵抗各々の他端に供給する第1〜第nのスリーステートドライバと、
前記第1〜第nのスリーステートドライバを個別にイネーブル状態及びディスエイブル状態のうちの一方に設定する第1〜第nのイネーブル信号を前記第1〜第nのスリーステートドライバに供給する出力インピーダンス調整部と、を有することを特徴とする出力バッファ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016070996A JP2017184107A (ja) | 2016-03-31 | 2016-03-31 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
US15/474,168 US10348291B2 (en) | 2016-03-31 | 2017-03-30 | Resistor array, output buffer, and manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016070996A JP2017184107A (ja) | 2016-03-31 | 2016-03-31 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021016272A Division JP7121816B2 (ja) | 2021-02-04 | 2021-02-04 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017184107A true JP2017184107A (ja) | 2017-10-05 |
Family
ID=59959859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016070996A Pending JP2017184107A (ja) | 2016-03-31 | 2016-03-31 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10348291B2 (ja) |
JP (1) | JP2017184107A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017184107A (ja) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
CN112234974B (zh) * | 2020-11-24 | 2023-06-13 | 西安恩狄集成电路有限公司 | 一种防破解电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
JPH09130430A (ja) * | 1995-11-06 | 1997-05-16 | Nec Eng Ltd | インタフェースの出力インピーダンス調整方法 |
JP2007227478A (ja) * | 2006-02-21 | 2007-09-06 | Tokai Rika Co Ltd | 半導体チップの製造方法 |
US20080191751A1 (en) * | 2007-02-13 | 2008-08-14 | Hynix Semiconductor Inc. | Clock modulation circuit for correcting duty ratio and spread spectrum clock generator including the same |
JP2009164718A (ja) * | 2007-12-28 | 2009-07-23 | Hitachi Ltd | 出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路並びに伝送方法 |
JP2009224518A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
WO2016036445A1 (en) * | 2014-09-04 | 2016-03-10 | Qualcomm Incorporated | Wideband transmitter with high-frequency signal peaking |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738601B1 (en) * | 1999-10-21 | 2004-05-18 | Broadcom Corporation | Adaptive radio transceiver with floating MOSFET capacitors |
US20060202710A1 (en) * | 2005-03-12 | 2006-09-14 | Peng-Fei Lin | Transmission line termination impedance compensation circuit |
US8166222B2 (en) * | 2008-03-31 | 2012-04-24 | Silicon Laboratories Inc. | USB transceiver circuitry including 5 volt tolerance protection |
US9756699B2 (en) * | 2013-08-30 | 2017-09-05 | Avago Technologies General Ip (Singapore) Pte. Ltd | Low-power data acquisition system and sensor interface |
US9413341B1 (en) * | 2013-12-23 | 2016-08-09 | Microsemi Storage Solutions (U.S.), Inc. | Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations |
US9886047B2 (en) * | 2015-05-01 | 2018-02-06 | Rohm Co., Ltd. | Reference voltage generation circuit including resistor arrangements |
JP2017184107A (ja) * | 2016-03-31 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 |
US10454493B2 (en) * | 2016-05-10 | 2019-10-22 | Analog Devices Global | Integrated circuit with on chip variation reduction |
-
2016
- 2016-03-31 JP JP2016070996A patent/JP2017184107A/ja active Pending
-
2017
- 2017-03-30 US US15/474,168 patent/US10348291B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
JPH09130430A (ja) * | 1995-11-06 | 1997-05-16 | Nec Eng Ltd | インタフェースの出力インピーダンス調整方法 |
JP2007227478A (ja) * | 2006-02-21 | 2007-09-06 | Tokai Rika Co Ltd | 半導体チップの製造方法 |
US20080191751A1 (en) * | 2007-02-13 | 2008-08-14 | Hynix Semiconductor Inc. | Clock modulation circuit for correcting duty ratio and spread spectrum clock generator including the same |
JP2009164718A (ja) * | 2007-12-28 | 2009-07-23 | Hitachi Ltd | 出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路並びに伝送方法 |
JP2009224518A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
WO2016036445A1 (en) * | 2014-09-04 | 2016-03-10 | Qualcomm Incorporated | Wideband transmitter with high-frequency signal peaking |
Also Published As
Publication number | Publication date |
---|---|
US10348291B2 (en) | 2019-07-09 |
US20170288658A1 (en) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6800815B2 (ja) | 半導体装置 | |
JP5433957B2 (ja) | 半導体装置 | |
JP2017184107A (ja) | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 | |
JP2002064142A (ja) | 半導体集積回路 | |
US20240175920A1 (en) | Benchmark circuit on a semiconductor wafer and method for operating the same | |
JP7121816B2 (ja) | 抵抗アレイ、出力バッファ及び半導体装置の製造方法 | |
US8427198B1 (en) | Reduced quantization error I/O resistor calibrator | |
US20190163221A1 (en) | Semiconductor device and current adjustment method in semiconductor device | |
KR102517713B1 (ko) | 터미네이션 회로, 반도체 장치 및 그의 동작 방법 | |
US7405587B2 (en) | Interface circuit with a terminator and an integrated circuit and an electronic equipment having the same | |
US7999525B2 (en) | Voltage regulator and method of manufacturing the same | |
JP2007227478A (ja) | 半導体チップの製造方法 | |
US10205031B2 (en) | Semiconductor device having resistance voltage dividing circuit | |
KR20100002856A (ko) | 반도체 메모리 장치 및 그의 임피던스 교정 회로의레이아웃 방법 | |
JP2008042109A (ja) | 半導体装置及びその製造方法 | |
KR100772547B1 (ko) | 반도체 장치 및 그의 테스트 방법 | |
US8847655B2 (en) | Binary control arrangement and method of making and using the same | |
JP5607490B2 (ja) | ハイサイドスイッチ回路、インターフェイス回路、および電子機器 | |
KR20080001130A (ko) | 반도체 메모리 장치 | |
JP2008219683A (ja) | 半導体集積回路 | |
JP2012209301A (ja) | 半導体ウェハ、半導体装置、及び半導体装置の製造方法 | |
US7411440B2 (en) | System located in an integrated circuit for reducing calibration components | |
JP2010281599A (ja) | 半導体集積回路の試験システム及び試験方法 | |
KR20150063734A (ko) | 전압 트리밍 장치를 포함하는 반도체 장치 | |
KR101147293B1 (ko) | 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201104 |