KR100538226B1 - 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 - Google Patents

복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR100538226B1
KR100538226B1 KR10-2003-0049134A KR20030049134A KR100538226B1 KR 100538226 B1 KR100538226 B1 KR 100538226B1 KR 20030049134 A KR20030049134 A KR 20030049134A KR 100538226 B1 KR100538226 B1 KR 100538226B1
Authority
KR
South Korea
Prior art keywords
signal
analog
digital
control signal
signals
Prior art date
Application number
KR10-2003-0049134A
Other languages
English (en)
Other versions
KR20050009843A (ko
Inventor
심재승
류일현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0049134A priority Critical patent/KR100538226B1/ko
Priority to US10/892,443 priority patent/US7030796B2/en
Publication of KR20050009843A publication Critical patent/KR20050009843A/ko
Priority to US11/231,924 priority patent/US7026969B2/en
Application granted granted Critical
Publication of KR100538226B1 publication Critical patent/KR100538226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Abstract

본 발명은 신호 처리 장치에 관한 것으로서, 특히 복수의 아날로그 입력 신호를 단일의 아날로그/디지털 변환 회로를 이용하여 디지털 신호로 고속으로 변환시키는 아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치에 관한 것이다.
본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치는 신호 처리 장치에 있어서, 소정의 주파수의 클럭신호를 생성시키는 클럭 발생부, 상기 클럭 발생부에서 생성된 클럭신호를 이용하여 스위칭 제어신호를 생성시키는 제어신호 생성부, 복수의 아날로그 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키는 멀티플렉서 및 상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부를 포함함을 특징으로 한다.

Description

복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치{Analog to digital converting device for processing plural analog input signal by high speed and display apparatus using the same}
본 발명은 신호 처리 장치에 관한 것으로서, 특히 복수의 아날로그 입력 신호를 단일의 아날로그/디지털 변환 회로를 이용하여 디지털 신호로 고속으로 변환시키는 아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치에 관한 것이다.
일반적으로, 신호 처리 장치에서 복수의 아날로그 신호를 입력받아 단일의 아날로그/디지털 변환 회로를 이용하여 디지털 신호로 변환시켜 처리하기 위해서는 도 1과 같은 아날로그/디지털 변환 장치를 이용한다.
도 1에 도시된 바와 같이, 종래의 기술에 의한 아날로그/디지털 변환 장치는 멀티플렉서(MUX; 110), 아날로그/디지털 변환부(ADC; 120) 및 마이크로프로세서(130)로 구성된다.
멀티플렉서(110)는 다중 아날로그 신호(S1, S2, ..., Sn)를 입력하여, 마이크로프로세서(130)로부터 인가되는 스위칭 제어신호(SEL)에 따라서 단일의 입력신호를 선택하여 아날로그/디지털 변환부(120)로 출력시킨다.
아날로그/디지털 변환부(120)는 멀티플렉서(110)로부터 입력되는 아날로그 신호를 디지털 신호로 변환하여 마이크로프로세서(130)로 출력시킨다.
마이크로프로세서(130)는 멀티플렉서(110)를 제어하는 스위칭 제어신호(SEL)를 생성시켜 멀티플렉서(110)의 제어단자로 출력시키고, 아날로그/디지털 변환부(120)로부터 입력되는 디지털 신호를 소정의 제어 알고리즘에 적용하여 제어 값을 생성시킨다.
위의 아날로그/디지털 변환 장치는 일 예로서, 프로젝션 텔레비전(projection television)의 자동 색 일치 보정 장치에 적용될 수 있으며, 이 경우에 소정의 제어 알고리즘은 자동 색 일치 제어 알고리즘에 해당되며, 다중 아날로그 신호(S1, S2, ..., Sn)는 스크린의 서로 다른 위치에 배치된 광 센서(도면에 미도시)로부터 검출된 신호에 해당되며, 마이크로프로세서(130)에서 생성되는 제어 값은 R/G/B 색일치 보정 이득 값이 된다.
그런데, 이와 같은 종래의 기술에 의하면 마이크로프로세(130)에서 생성되는 스위칭 제어신호(SEL)에 따라서 멀티플렉서(110)가 동작하게 되어 처리 속도에 한계가 있게 된다. 따라서, 입력신호를 샘플링하는 주기를 일정한 속도 이상으로 높일 수 없는 문제점이 있었다. 특히, 멀티플렉서(130)에서 처리하는 다중 입력신호의 개수가 증가하게 되면 마이크로프로세서(130)의 데이터 처리 속도에 치명적인 영향을 끼치게 되는 문제점이 발생된다. 뿐만 아니라, 주변 회로로부터 임펄스 노이즈 등이 입력신호에 유입되는 경우에는 데이터 처리에 에러가 발생되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 노이즈의 영향을 최소화시키면서 복수의 아날로그 입력신호를 고속으로 스위칭하여 디지털 신호로 변환시키기 위한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치는 신호 처리 장치에 있어서, 소정의 주파수의 클럭신호를 생성시키는 클럭 발생부, 상기 클럭 발생부에서 생성된 클럭신호를 이용하여 스위칭 제어신호를 생성시키는 제어신호 생성부, 복수의 아날로그 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키는 멀티플렉서 및 상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부를 포함함을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치를 이용한 디스플레이 장치는 신호 처리 장치에 있어서, 소정의 테스트 패턴 신호를 발생시키기 위한 패턴 발생부, 상기 패턴 발생부에서 발생된 신호를 이득 제어신호에 상응하는 이득 값으로 증폭하여 R/G/B 신호를 출력시키기 위한 R/G/B CRT 구동부, 상기 R/G/B CRT 구동부에서 출력되는 R/G/B 신호에 상응하는 광신호를 발생시키기 위한 R/G/B CRT, 디스플레이 화면의 소정의 복수 위치에 배치되어, 상기 R/G/B CRT에 의하여 투사되는 광을 검출하기 위한 복수의 광센서, 상기 복수의 광센서에서 검출되는 각각의 광신호들을 증폭시키기 위한 복수의 증폭부, 소정의 클럭신호를 이용하여 스위칭 제어신호 및 버퍼 제어신호를 생성시키는 제어신호 생성부, 상기 복수의 증폭부에서 출력되는 각각의 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키기 위한 멀티플렉서, 상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부, 상기 아날로그/디지털 변환부에서 변환된 디지털 신호들을 버퍼 제어신호에 따라서 상기 멀티플렉서로 입력되는 신호의 개수 단위로 디지털 필터의 탭 수만큼 순차적으로 저장하고, 상기 디지털 필터의 탭 수 단위로 각각의 입력 신호로부터 변환된 디지털 신호들을 순차적으로 출력시키는 버퍼 메모리, 상기 버퍼 메모리에서 출력되는 탭 수 단위의 디지털 신호들에 소정의 탭 계수들을 적용하여 노이즈를 제거하기 위한 디지털 필터, 상기 디지털 필터에서 출력되는 디지털 신호들을 순차적으로 저장하는 레지스터 블록 및 상기 레지스터 블록에 저장된 디지털 신호를 읽어내고, 읽어낸 디지털 신호들을 소정의 색 일치 연산 프로세스에 적용하여 색 일치 보정을 위한 이득 제어신호를 생성시키는 마이크로프로세서를 포함함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치는 클럭 발생부(210), 제어신호 생성부(220), 멀티플렉서(MUX; 230), 아날로그/디지털 변환부(ADC; 240), 버퍼 메모리(250), 디지털 필터(260), 레지스터 블록(270) 및 마이크로프로세서(280)를 구비한다.
클럭 발생부(210)는 멀티플렉서(230)의 스위칭 제어신호를 생성시키는데 이용되는 클럭신호를 발생시키는 수단으로서, 클럭 신호는 입력신호의 주파수에 비례하여 체배되는 특성을 갖는다. 여기에서 입력신호의 주파수는 센서에서 출력되는 신호의 주파수를 의미하나, 통상적으로 TV의 수평주파수(H-SYNC)를 체배해서 발생하도록 설계하게 된다.
제어신호 생성부(220)는 클럭신호를 분주하여 멀티플렉서(230)의 입력신호를 선택하는 스위칭 제어신호(CS1)를 생성시킨다. 그리고, 버퍼 메모리(250)의 데이터 저장 속도 및 타이밍을 제어하는 버퍼 제어신호(CS2)를 생성시킨다. 버퍼 제어신호는 아날로그/디지털 변환부(240)의 데이터 처리 속도에 동기를 맞추어 생성되도록 설계한다. 제어신호 생성부(220)는 일 예로서, 카운터 회로로 설계할 수 있다.
멀티플렉서(210)는 다중 아날로그 신호(S1, S2, ..., Sn)를 입력하여, 제어신호 생성부(220)로부터 인가되는 스위칭 제어신호(CS1)에 따라서 다중 아날로그 입력신호(S1, S2, ..., Sn) 중에서 단일의 입력신호를 선택하여 아날로그/디지털 변환부(240)로 출력시킨다.
아날로그/디지털 변환부(240)는 멀티플렉서(210)로부터 입력되는 아날로그 신호를 디지털 신호로 변환하여 버퍼 메모리(250)로 출력시킨다.
버퍼 메모리(250)에는 아날로그/디지털 변환부(240)에서 변환된 디지털 신호들이 버퍼 제어신호(CS2)에 따라서 멀티플렉서(230)로 입력되는 신호의 개수 단위로 디지털 필터(260)의 탭 수만큼 순차적으로 도 4에 도시된 배열로 저장된다. 도 4에서 N은 입력신호의 번호이고, M은 디지털 필터(260)의 탭 번호이다.
따라서, 버퍼 메모리(250)에는 입력신호 S1∼Sn의 각각의 데이터가 1-M, 2-M, 3-M,..., N-M의 순서대로 저장된 후에는 1-M∼N∼M의 데이터가 1-(M-1)∼N-(M-1)으로 이동되고 다시 1-M에서부터 1-N까지 입력신호 S1∼Sn의 각각의 데이터가 저장된다. 이와 같은 저장 방법에 따라서 버퍼 메모리(250)에 데이터가 다 차게 되면 입력신호 S1에 대한 디지털 필터 탭수에 대응되는 Data 1-1, Data 1-2,..., Data 1-M의 데이터들을 디지털 필터(260)로 출력시킨다. 그리고, 순차적으로 입력신호 S2, S3, ... SN에 대한 디지털 데이터들을 출력시킨다.
그러면, 디지털 필터(260)는 디지털 데이터 Data 1-1, Data 1-2,..., Data 1-M에 각각의 탭 계수를 적용하여 입력신호 S1에 대한 디지털 필터링되는 값을 출력시킨다. 그리고, 순차적으로 입력되는 입력신호 S2, S3, ..., SN에 대한 디지털 필터링을 실행하여 출력시킨다.
디지털 필터(260)에서 출력되는 데이터는 순차적으로 레지스터 블록(270)에 저장된다. 레지스터 블록(270)은 레지스터 어레이(Register Array)로 구성된다.
그러면, 마이크로프로세서(280)는 레지스터 블록(270)에 저장된 값을 읽어내어, 소정의 제어 알고리즘에 적용하여 제어 값을 생성시킨다. 위의 소정의 제어 알고리즘의 일 예로서 자동 색 일치 제어 알고리즘이 적용될 수 있다.
그러면, 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치를 디스플레이 장치에 적용한 실시 예에 대하여 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치를 이용한 프로젝션 텔레비전은 클럭 발생부(210), 제어신호 생성부(220), 멀티플렉서(MUX; 230), 아날로그/디지털 변환부(ADC; 240), 버퍼 메모리(250), 디지털 필터(260), 레지스터 블록(270), 마이크로프로세서(280), 입력 수단(290), 메모리(300), 패턴 발생부(310), 스위칭부(320), R/G/B CRT 구동부(330), R/G/B CRT(340), 복수의 광센서(350) 및 복수의 증폭기(360)를 구비한다.
위의 구성 수단 중에서 클럭 발생부(210), 제어신호 생성부(220), 멀티플렉서(MUX; 230), 아날로그/디지털 변환부(ADC; 240), 버퍼 메모리(250), 디지털 필터(260) 및 레지스터 블록(270)에 대해서는 도 2에서 이미 상세하게 설명하였으므로 반복적인 설명을 생략하기로 한다.
입력수단(290)은 프로젝션 텔레비전을 조작하기 위한 각종 키들을 구비하고 있으며, 특히 색 일치 보정 모드를 실행시키기 위한 색일치 보정을 실행하기 위한 키 버튼들을 구비하고 있다.
패턴 발생부(310)는 색 일치 조정 모드에서 화면의 위치별로 R/G/B 각각의 광량 측정을 위한 테스트 패턴 신호를 발생시키는데, 테스트 패턴 신호는 복수의 광센서(350)가 설치된 화면의 위치에 R/G/B 각각의 테스트 신호를 생성시킨다.
스위칭부(320)는 TV 모드에서는 신호처리된 TV 신호를 선택하여 출력시키고, 색일치 보정 모드에서는 패턴 발생부(310)에서 생성되는 테스트 패턴 신호를 선택하여 출력시킨다.
R/G/B CRT 구동부(330)는 마이크로프로세서(280)에서 인가되는 R/G/B 이득 제어신호에 상응하는 R/G/B 이득값을 적용하여 R/G/B 신호를 증폭하여 출력시킨다. 색일치 보정 모드에서 R/G/B CRT 구동부(330)는 메모리(300)에 초기값으로 저장되어 있는 좌표 영역별 R/G/B 이득값에 따라서 위치별 R/G/B 테스트 패턴 신호를 증폭하여 R/G/B CRT(340)로 각각 출력한다.
R/G/B CRT(340)는 입력되는 위치별 R/G/B 테스트 패턴 신호에 상응하는 광신호를 출력한다.
복수의 광센서(350)는 디스플레이 화면의 복수 위치에 배치되어 투사되는 광신호를 검출하여 전기적인 신호로 변환시키는 광 검출 수단이다.
복수의 증폭기(360)는 복수의 광센서(350)에서 검출되는 각각의 신호들을 신호처리에 용이하도록 증폭하여 멀티플렉서(230)로 출력한다.
그러면, 멀티플렉서(230)는 위의 도 2에서 설명한 바와 같은 원리에 따라서 제어신호 생성부(220)에서 생성된 스위칭 제어신호(CS1)에 따라서 복수의 증폭기(360)로 입력되는 다중 아날로그 입력신호 중에서 단일의 입력신호를 선택하여 아날로그/디지털 변환부(240)로 출력시킨다.
도 2에서 설명한 바와 같은 동작 원리에 따라서 멀티플렉서(230)에서 출력되는 신호들은 아날로그/디지털 변환부(240)에서 디지털 신호로 변환된 후에, 버퍼 메모리(250), 디지털 필터(260) 및 레지스터 블록(270)을 통하여 마이크로프로세서(280)로 출력된다.
마이크로프로세서(280)는 입력 수단(290)으로부터 입력되는 키 명령을 분석하여, 분석된 결과에 상응하여 프로젝션 텔레비전의 구성 수단들을 총괄적으로 제어하며, 특히 색일치 보정 모드에서는 패턴 발생부(310)를 제어하여 테스트 패턴 신호를 발생시키고, 또한 스위칭부(320)를 제어하여 패턴 발생부(310)에서 생성된 테스트 패턴 신호를 선택하여 R/G/B CRT 구동부(330)로 출력시키도록 한다.
또한, 마이크로프로세서(280)는 색일치 보정 모드 실행 초기에 메모리(300)에 초기값으로 저장되어 있는 위치별 R/G/B 별 각각의 센서 출력이 최대에 이르는 위치를 읽어내어 R/G/B CRT 구동부(203)의 컨버전스 신호를 제어한다. 그리고, 색일치 보정 모드에서 각 광 센서에서 검출된 입력신호의 디지털 데이터들을 레지스터 블록(270)에서 읽어내어 메모리(300)에 저장된 색일치 보정 프로세스 프로그램을 적용하여 제어 값을 산출한다.
즉, 화면 위치별 입력신호에 대한 디지털 데이터 값과 위치별 기준값을 비교하여 센서 출력이 최대가 되는 점과 기준값과의 차를 구하여, 그 차에 해당되는 양을 보상하도록 컨버전스를 제어하여 센서 출력이 최대가 되는 점이 기준값의 센서 출력이 최대가 되는 점과 일치하도록 조정한 후에, 계산된 위치별 컨버전스 조정값들을 메모리(300)에 업데이트시킨다.
이와 같이, 마이크로프로세서(280)는 레지스터 블록(270)에서 읽어낸 데이터를 이용하여 화면의 영역별로 색상 및 초점이 정확하게 맞도록 컨버전스를 제어한다.
메모리(300)에는 색일치 보정 프로세스를 실행시키는 프로그램 및 데이터들이 저장되어 있으며, 특히 좌표 영역별로 R/G/B 별 센서 출력이 최대가 되는 점의 위치가 초기값으로 저장되어 있다. 그리고, 색일치 보정 모드에서 가변되어 결정된 좌표별 R/G/B 별 컨버전스를 조정한 값들이 변경되어 저장된다.
이와 같이, 멀티플렉서(230)에서 입력신호를 선택하는 스위칭 제어신호(CS1)가 고주파수의 클럭신호를 카운터 회로를 이용하여 생성됨으로 멀티플렉서(230)에서 고속으로 다중 입력신호들을 샘플링 처리할 수 있게 되었다. 뿐만 아니라, 디지털 필터(260)를 사용하여 외부에서 인입된 노이즈를 제거함으로써 신뢰성 있는 데이터를 얻을 수 있게 되었다.
상술한 바와 같이, 본 발명에 의하면 멀티플렉서를 클럭 발생 회로에서 생성된 클럭을 분주한 신호를 이용하여 독립적으로 스위칭 제어함으로써, 고속으로 입력신호들을 샘플링 처리할 수 있는 효과가 발생되며, 또한 디지털 필터를 내장하여 주변 회로로부터 유입되는 노이즈를 제거할 수 있게 되어 정확하게 데이터 처리를 할 수 있는 효과가 발생된다.
도 1은 종래의 기술에 의한 복수의 아날로그 입력 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환 장치의 구성도이다.
도 2는 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치의 구성도이다.
도 3은 본 발명에 의한 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치를 이용한 디스플레이 장치의 구성도이다.
도 4는 도 2의 버퍼 메모리에서의 데이터 저장 구조를 도시한 것이다.

Claims (8)

  1. 신호 처리 장치에 있어서,
    입력신호 주파수에 비례하여 체배되는 소정 주파수의 클럭신호를 생성시키는 클럭 발생부;
    상기 클럭 발생부에서 생성된 클럭신호를 분주하여 스위칭 제어신호를 생성시키는 제어신호 생성부;
    복수의 아날로그 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키는 멀티플렉서; 및
    상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부를 포함함을 특징으로 하는 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치.
  2. 제1항에 있어서, 상기 제어신호 생성부는 카운터 회로로 설계됨을 특징으로 하는 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치.
  3. 신호 처리 장치에 있어서,
    입력신호 주파수에 비례하여 체배되는 소정 주파수의 클럭을 생성시키는 클럭 발생부;
    상기 클럭 발생부에서 생성된 클럭을 분주하여 스위칭 제어신호 및 타이밍을 제어하는 버퍼 제어신호를 생성시키는 제어신호 생성부;
    복수의 아날로그 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키는 멀티플렉서;
    상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부;
    상기 아날로그/디지털 변환부에서 변환된 디지털 신호들을 상기 버퍼 제어신호에 따라서 상기 멀티플렉서로 입력되는 신호의 개수 단위로 디지털 필터의 탭 수만큼 순차적으로 저장하고, 상기 디지털 필터의 탭 수 단위로 각각의 입력 신호로부터 변환된 디지털 신호들을 순차적으로 출력시키는 버퍼 메모리;
    상기 버퍼 메모리에서 출력되는 탭 수 단위의 디지털 신호들에 소정의 탭 계수들을 적용하여 노이즈를 제거하기 위한 디지털 필터; 및
    상기 디지털 필터에서 출력되는 디지털 신호들을 순차적으로 저장하는 레지스터 블록을 포함함을 특징으로 하는 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치.
  4. 제3항에 있어서, 상기 제어신호 생성부는 카운터 회로로 설계됨을 특징으로 하는 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치.
  5. 제3항에 있어서, 상기 버퍼 제어신호는 상기 아날로그/디지털 변환부의 데이터 처리 속도에 동기를 맞추어 생성됨을 특징으로 하는 복수의 아날로그 입력 신호를 고속으로 처리하는 아날로그/디지털 변환 장치.
  6. 신호 처리 장치에 있어서,
    소정의 테스트 패턴 신호를 발생시키기 위한 패턴 발생부;
    상기 패턴 발생부에서 발생된 신호를 이득 제어신호에 상응하는 이득값으로 증폭하여 R/G/B 신호를 출력시키기 위한 R/G/B CRT 구동부;
    상기 R/G/B CRT 구동부에서 출력되는 R/G/B 신호에 상응하는 광신호를 발생시키기 위한 R/G/B CRT;
    디스플레이 화면의 소정의 복수 위치에 배치되어, 상기 R/G/B CRT에 의하여 투사되는 광을 검출하기 위한 복수의 광센서;
    상기 복수의 광센서에서 검출되는 각각의 광신호들을 증폭시키기 위한 복수의 증폭부;
    입력신호 주파수에 비례하여 체배되는 소정 주파수의 클럭신호를 이용하여 스위칭 제어신호 및 타이밍을 제어하는 버퍼 제어신호를 생성시키는 제어신호 생성부;
    상기 복수의 증폭부에서 출력되는 각각의 신호들을 입력하여, 상기 스위칭 제어신호에 따라서 입력신호들을 선택하여 출력시키기 위한 멀티플렉서;
    상기 멀티플렉서에서 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환부;
    상기 아날로그/디지털 변환부에서 변환된 디지털 신호들을 버퍼 제어신호에 따라서 상기 멀티플렉서로 입력되는 신호의 개수 단위로 디지털 필터의 탭 수만큼 순차적으로 저장하고, 상기 디지털 필터의 탭 수 단위로 각각의 입력 신호로부터 변환된 디지털 신호들을 순차적으로 출력시키는 버퍼 메모리;
    상기 버퍼 메모리에서 출력되는 탭 수 단위의 디지털 신호들에 소정의 탭 계수들을 적용하여 노이즈를 제거하기 위한 디지털 필터;
    상기 디지털 필터에서 출력되는 디지털 신호들을 순차적으로 저장하는 레지스터 블록; 및
    상기 레지스터 블록에 저장된 디지털 신호를 읽어내고, 읽어낸 디지털 신호들을 소정의 색 일치 연산 프로세스에 적용하여 색 일치 보정을 위한 이득 제어신호를 생성시키는 마이크로프로세서를 포함함을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서, 상기 제어신호 생성부는 카운터 회로로 설계됨을 특징으로 하는 디스플레이 장치.
  8. 제6항에 있어서, 상기 버퍼 제어신호는 상기 아날로그/디지털 변환부의 데이터 처리 속도에 동기를 맞추어 생성됨을 특징으로 하는 디스플레이 장치.
KR10-2003-0049134A 2003-07-18 2003-07-18 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 KR100538226B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0049134A KR100538226B1 (ko) 2003-07-18 2003-07-18 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
US10/892,443 US7030796B2 (en) 2003-07-18 2004-07-16 Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
US11/231,924 US7026969B2 (en) 2003-07-18 2005-09-22 Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049134A KR100538226B1 (ko) 2003-07-18 2003-07-18 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050009843A KR20050009843A (ko) 2005-01-26
KR100538226B1 true KR100538226B1 (ko) 2005-12-21

Family

ID=34056896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0049134A KR100538226B1 (ko) 2003-07-18 2003-07-18 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치

Country Status (2)

Country Link
US (2) US7030796B2 (ko)
KR (1) KR100538226B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
WO2004110021A2 (en) 2003-06-02 2004-12-16 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US8705571B2 (en) 2003-08-13 2014-04-22 Qualcomm Incorporated Signal interface for higher data rates
AU2004303402A1 (en) * 2003-09-10 2005-03-24 Qualcomm Incorporated High data rate interface
KR100882164B1 (ko) 2003-10-15 2009-02-06 퀄컴 인코포레이티드 높은 데이터 레이트 인터페이스
CA2544030A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
JP4782694B2 (ja) 2003-11-12 2011-09-28 クゥアルコム・インコーポレイテッド 改善されたリンク制御を有する高速データレートインタフェース
BRPI0416895A (pt) * 2003-11-25 2007-03-06 Qualcomm Inc interface de alta taxa de dados com sincronização de link melhorada
EP1698146A1 (en) 2003-12-08 2006-09-06 QUALCOMM Incorporated High data rate interface with improved link synchronization
EP2375677B1 (en) 2004-03-10 2013-05-29 Qualcomm Incorporated High data rate interface apparatus and method
KR20060130749A (ko) 2004-03-17 2006-12-19 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
CA2560744C (en) 2004-03-24 2012-12-04 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
CA2569106C (en) * 2004-06-04 2013-05-21 Qualcomm Incorporated High data rate interface apparatus and method
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8873584B2 (en) * 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US20060161691A1 (en) * 2004-11-24 2006-07-20 Behnam Katibian Methods and systems for synchronous execution of commands across a communication link
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US7480012B1 (en) * 2005-02-24 2009-01-20 Pixelworks, Inc. Multiplexed video digitization system and method
US8730069B2 (en) * 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8692839B2 (en) * 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
JP4352053B2 (ja) * 2006-01-19 2009-10-28 パナソニック株式会社 半導体装置
US7400283B1 (en) * 2006-12-19 2008-07-15 Actel Corporation Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators
JP4924370B2 (ja) * 2007-01-26 2012-04-25 パナソニック株式会社 Σδ型ａｄ変換器およびそれを用いた角速度センサ
JP5089237B2 (ja) * 2007-05-08 2012-12-05 株式会社アドバンテスト テストユニット装置および試験装置
US20090090908A1 (en) * 2007-10-05 2009-04-09 International Business Machines Corporation Providing A Duplicate Test Signal Of An Output Signal Under Test In An Integrated Circuit
US20090091345A1 (en) * 2007-10-05 2009-04-09 Moises Cases Structure for providing a duplicate test signal of an output signal under test in an integrated circuit
US7940202B1 (en) 2008-07-31 2011-05-10 Cypress Semiconductor Corporation Clocking analog components operating in a digital system
US8130129B2 (en) * 2010-05-11 2012-03-06 Texas Instruments Incorporated Analog-to-digital conversion
CN102386918A (zh) * 2010-08-27 2012-03-21 英特希尔美国公司 多通道的时间交错adc中的减损校准
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
KR20150135588A (ko) * 2014-05-22 2015-12-03 삼성디스플레이 주식회사 로드 이펙트 보정 유닛, 이를 구비하는 표시 장치 및 로드 이펙트 보정 장치 및 이를 구비하는 표시 장치
KR102267398B1 (ko) 2015-01-27 2021-06-21 삼성전자주식회사 신호 처리 장치 및 방법
US10168724B2 (en) * 2015-06-15 2019-01-01 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
KR101872395B1 (ko) * 2017-01-12 2018-06-28 주식회사 룩센테크놀러지 다중 채널 독출 회로의 신호 중첩 방지 스위칭 회로 및 방법
KR102270470B1 (ko) * 2018-12-21 2021-06-29 한국전자기술연구원 센서별 대역폭 가변형 아날로그 디지털 변환기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990139A (ja) * 1982-11-15 1984-05-24 Seikosha Co Ltd アナログ入力の変換回路
JPS60237527A (ja) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp Ａ−ｄ変換装置
KR200157336Y1 (ko) * 1994-11-30 1999-09-15 이해규 아날로그 다중입력 신호 처리장치
KR20020064523A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 다채널 입력 신호들을 변환하는 아날로그-디지털 변환기
KR20030028940A (ko) * 2001-10-04 2003-04-11 삼성전자주식회사 프로젝션 텔레비젼의 컨버젼스 제어 장치 및 제어 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084700A (en) * 1991-02-04 1992-01-28 Thomson Consumer Electronics, Inc. Signal clamp circuitry for analog-to-digital converters
US5208545A (en) * 1991-03-27 1993-05-04 Schweitzer Engineering Laboratories Inc. Apparatus and method for eliminating phase skew in a multi-channel data acquisition system
JPH066219A (ja) 1992-06-23 1994-01-14 Canon Inc アナログ−デジタルコンバータ
JPH07131346A (ja) 1993-10-28 1995-05-19 Sharp Corp Ａｄコンバータ
US5808699A (en) * 1995-10-02 1998-09-15 Matsushita Electric Industrial Co., Ltd. Visual image signal processing apparatus using arithmetic operation on brightness reference signal overlaid in fly-back period of input visual image signal
KR100218328B1 (ko) 1996-11-08 1999-09-01 구본준 디지탈/아날로그 컨버터를 위한 전류 소스 셀 장치
US6218975B1 (en) * 1997-09-02 2001-04-17 Fujitsu Limited Interleaved auto-zero analog-to-digital converter with switching noise compensation
US6130635A (en) * 1998-08-03 2000-10-10 Motorola Inc. Method of converting an analog signal in an A/D converter utilizing RDAC precharging
JP4251717B2 (ja) * 1999-06-03 2009-04-08 富士通マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置
US6310570B1 (en) * 1999-06-04 2001-10-30 Thomson Licensing S.A. System with adjustable ADC clock phase
US6297859B1 (en) * 1999-06-30 2001-10-02 Thomson Licensing S.A. Opto sensor signal detector
KR20010083331A (ko) 2000-02-10 2001-09-01 윤종용 아날로그-디지털 컨버터
US6456219B1 (en) * 2000-02-22 2002-09-24 Texas Instruments Incorporated Analog-to-digital converter including two-wire interface circuit
KR100366381B1 (ko) 2000-05-03 2002-12-31 김 수 원 고속 폴딩 및 인터폴레이팅 아날로그-디지탈 컨버터를위한 광대역 2단 폴더
KR20020000608A (ko) 2000-06-26 2002-01-05 윤종용 입력 버퍼 회로를 구비하는 디지털 아날로그 변환 회로
JP4226806B2 (ja) 2001-06-29 2009-02-18 株式会社東芝 信号受信回路および信号受信装置
JP2003032112A (ja) 2001-07-18 2003-01-31 Sanyo Electric Co Ltd アナログ−デジタル変換回路およびその直流バイアス電圧発生方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990139A (ja) * 1982-11-15 1984-05-24 Seikosha Co Ltd アナログ入力の変換回路
JPS60237527A (ja) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp Ａ−ｄ変換装置
KR200157336Y1 (ko) * 1994-11-30 1999-09-15 이해규 아날로그 다중입력 신호 처리장치
KR20020064523A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 다채널 입력 신호들을 변환하는 아날로그-디지털 변환기
KR20030028940A (ko) * 2001-10-04 2003-04-11 삼성전자주식회사 프로젝션 텔레비젼의 컨버젼스 제어 장치 및 제어 방법

Also Published As

Publication number Publication date
US20050012868A1 (en) 2005-01-20
US7026969B2 (en) 2006-04-11
US7030796B2 (en) 2006-04-18
US20060012498A1 (en) 2006-01-19
KR20050009843A (ko) 2005-01-26

Similar Documents

Publication Publication Date Title
KR100538226B1 (ko) 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치
CN101267206B (zh) 用以动态调校一模拟至数字转换器的方法
JP6769453B2 (ja) Ａ／ｄ変換装置、ａ／ｄ変換方法及びプログラム
US10567692B2 (en) Image capturing apparatus, imaging capturing system, signal processing apparatus, and signal processing method
JPH05167911A (ja) 信号処理装置
JP5205942B2 (ja) ゼロ点補正回路
KR100429799B1 (ko) 디스플레이 장치에서의 투사 광의 세기 제어 장치 및 방법
KR100320680B1 (ko) 열영상 신호처리를 개선하기 위한 가변 기준전압 설정방법및 가변 기준전압 설정회로
KR960016847B1 (ko) 디지탈 콘버젼스 보정장치
KR100196695B1 (ko) 디지탈 컨버젼스 보정 장치와 방법
JPH0572986A (ja) マルチモードタイプのｃｒｔデイスプレイモニタの自動調整回路
JP3509357B2 (ja) ディジタルコンバーゼンス装置
KR20210138261A (ko) 소스 드라이버
KR20060104703A (ko) 아날로그/디지털 컨버터 보정장치 및 방법
KR100207518B1 (ko) 전자 기기제어장치 및 방법
JPH1013850A (ja) デジタルコンバーゼンス装置
JPH07250334A (ja) ディジタルコンバーゼンス装置
JPS5940327B2 (ja) オフセツト補償方式
JP2003134524A (ja) レジストレーション補正装置およびレジストレーション補正方法およびテレビジョンカメラ
JPH05100751A (ja) 圧力制御装置
JPH08163578A (ja) ディジタルコンバーゼンス装置
JP2003078399A5 (ja) 信号制御回路及び画像形成装置
JPH0713565A (ja) 電子楽器
JPS63208325A (ja) 前処理フイルタを備えたアナログ・デイジタル変換回路
KR20050047937A (ko) 화상독취 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee