JP4352053B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4352053B2 JP4352053B2 JP2006010681A JP2006010681A JP4352053B2 JP 4352053 B2 JP4352053 B2 JP 4352053B2 JP 2006010681 A JP2006010681 A JP 2006010681A JP 2006010681 A JP2006010681 A JP 2006010681A JP 4352053 B2 JP4352053 B2 JP 4352053B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- circuit
- output
- semiconductor device
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/108—Converters having special provisions for facilitating access for testing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
第1の発明は、
A/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子と
を有する半導体装置であって、
順次A/D変換が行われて上記検査用出力端子から変換結果が出力される第1および第2の変換動作について、
上記検査用出力端子からの第1の変換動作の変換結果の出力が、第2の変換動作タイミングと異なるタイミングであって上記第1の変換動作と上記第2の変換動作の間のタイミングで行われ、かつ、
各変換結果の出力が、変換動作の周期よりも長い周期のタイミングで行われ、上記A/D変換動作の回数よりも少ない数の変換結果が出力されることを特徴とする。
動作クロック信号におけるクロックサイクルごとにA/D変換を行うA/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子とを有する半導体装置であって、
上記A/D変換回路と上記検査用出力端子との間に設けられ、上記変換結果の検査用出力端子への出力を所定のタイミングで抑制する出力抑制回路を備え、上記A/D変換動作よりも少ない数の変換結果が、変換結果の出力が抑制されない変換動作の間のタイミングで出力されることを特徴とする。
実施形態1の半導体装置には、図1に示すように、A/D変換回路11と、ディジタル処理回路12とが設けられている。
上記のようにフリップフロップ15を用いて、A/D変換回路11の変換結果を所定のタイミングで保持させるのに限らず、例えば図4に示すようにAND回路25と出力制御信号生成回路26とを設けて、図5に示すように変換結果の出力(開始、停止、およびその過渡的影響期間)がA/D変換の精度に影響を与えないタイミングになるようにしてもよい。すなわち、出力制御信号生成回路26はA/Dクロックに含まれるクロックパルスのうち、2つに1つだけのクロックパルス、またはそれに同期したパルスを含む出力制御信号を出力するようになっている。そこで、半導体装置の外部に出力される信号のレベルは、出力制御信号のクロックパルス以外の期間は変化しないので、やはり、期間A、C、E、Gの変換が行われるタイミングでのノイズ等の影響を回避することができる。
前期実施形態1、2における2分周クロックや、出力制御信号は、半導体装置の内部で生成されるのに限らず、例えば図6に示すように、半導体装置の外部から(直接的または間接的に)与えられるようにしてもよい。この場合には、変換結果の出力タイミングや頻度を、変換結果の出力が変換精度に与える程度や検査で確認しようとする変換精度等に応じて設定することが容易にでき、検査の自由度を大きくすることができる。
12 ディジタル処理回路
13 セレクタ
14 バッファ
15 フリップフロップ
16 分周回路
21 遅延素子
25 AND回路
26 出力制御信号生成回路
Claims (18)
- A/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子と
を有する半導体装置であって、
順次A/D変換が行われて上記検査用出力端子から変換結果が出力される第1および第2の変換動作について、
上記検査用出力端子からの第1の変換動作の変換結果の出力が、第2の変換動作タイミングと異なるタイミングであって上記第1の変換動作と上記第2の変換動作の間のタイミングで行われ、かつ、
各変換結果の出力が、変換動作の周期よりも長い周期のタイミングで行われ、上記A/D変換動作の回数よりも少ない数の変換結果が出力されることを特徴とする半導体装置。 - 請求項1の半導体装置であって、
さらに、出力信号切り替え回路を備え、上記検査用出力端子は、通常動作時に所定の信号が出力される通常動作用出力端子と兼用されることを特徴とする半導体装置。 - 請求項1の半導体装置であって、
さらに、ディジタル信号のバッファ回路を備え、上記A/D変換回路の変換結果は、上記バッファ回路を介して上記検査用出力端子に出力されることを特徴とする半導体装置。 - 請求項1の半導体装置であって、
上記A/D変換回路と上記検査用出力端子との間に設けられ、上記変換結果の上記検査用出力端子への出力を制御する出力制御回路を備え、
上記出力制御回路の出力が変化するタイミングが含まれないクロックサイクルで、後に変換結果が出力される他の変換動作が行われることを特徴とする半導体装置。 - 請求項4の半導体装置であって、
上記出力制御回路は、上記A/D変換回路の変換結果を保持して出力する保持回路を有し、
上記保持回路による保持が行われて上記検査用出力端子の信号が変化するクロックサイクルとは異なるクロックサイクルで、後に変換結果が出力される他の変換動作が行われることを特徴とする半導体装置。 - 請求項4の半導体装置であって、
上記出力制御回路は、上記A/D変換回路の変換結果を通過させ、または遮断するゲート回路を有し、
上記ゲート回路による変換結果の通過または遮断が行われるクロックサイクルとは異なるクロックサイクルで、後に変換結果が出力される他の変換動作が行われることを特徴とする半導体装置。 - 請求項4の半導体装置であって、
上記出力制御回路は、上記A/D変換回路の動作クロック信号またはその遅延信号が分周された分周クロック信号、または上記動作クロック信号が分周された信号が遅延した分周クロック信号に応じて、変換結果の出力を制御することを特徴とする半導体装置。 - 請求項4の半導体装置であって、
上記出力制御回路は、上記A/D変換回路の動作クロック信号における一部だけのクロックパルス、または上記一部だけのクロックパルスに同期したパルスを含むクロック信号に応じて、変換結果の出力を制御することを特徴とする半導体装置。 - 請求項1の半導体装置であって、
上記A/D変換回路は、1回の変換動作を複数のクロックサイクルで行うことを特徴とする半導体装置。 - 請求項9の半導体装置であって、
上記A/D変換回路は、パイプライン型A/D変換回路であることを特徴とする半導体装置。 - 請求項9の半導体装置であって、
さらに、上記A/D変換回路と上記検査用出力端子との間に設けられ、上記変換結果の上記検査用出力端子への出力を制御する出力制御回路を備え、
上記出力制御回路は、上記A/D変換回路の動作クロック信号が上記複数のクロックサイクルよりも長い周期に分周された分周クロック信号、または上記動作クロック信号における一部だけのクロックパルスを含む、上記複数のクロックサイクルよりも長い周期のクロック信号に応じて、上記出力を制御することを特徴とする半導体装置。 - 請求項1の半導体装置であって、
上記A/D変換回路は、
入力電圧を保持するサンプルホールド回路と、
保持された電圧を所定の基準電圧と比較する比較回路とを有し、
上記サンプルホールド回路に入力電圧が保持されるタイミング、および上記比較回路の比較動作が完了するタイミングの少なくとも一方が、上記検査用出力端子からの変換結果の出力タイミングと異なることを特徴とする半導体装置。 - 動作クロック信号におけるクロックサイクルごとにA/D変換を行うA/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子とを有する半導体装置であって、
上記A/D変換回路と上記検査用出力端子との間に設けられ、上記変換結果の検査用出力端子への出力を所定のタイミングで抑制する出力抑制回路を備え、上記A/D変換動作よりも少ない数の変換結果が、変換結果の出力が抑制されない変換動作の間のタイミングで出力されることを特徴とする半導体装置。 - 請求項13の半導体装置であって、
他の変換動作による変換結果の出力が抑制されているタイミングで行われる変換動作での変換結果が、検査用出力端子に出力されることを特徴とする半導体装置。 - A/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子と
上記A/D変換回路の出力と上記検査用出力端子の間に設置される中間回路と
を有する半導体装置であって、
上記検査用出力端子からの変換結果の出力が、変換動作の周期よりも長い周期のタイミングで行われ、
前記中間回路は、上記検査用出力端子からの出力の過渡的影響期間に上記A/D変換回路により変換された信号を、上記検査用出力端子へ伝達しないことを特徴とする半導体装置。 - A/D変換回路と、
上記A/D変換回路の変換結果に基づいた処理を行うディジタル処理回路と、
上記A/D変換回路の変換結果を外部に出力する検査用出力端子と
を有する半導体装置であって、
上記検査用出力端子からの変換結果の出力が、変換動作の周期よりも長い周期のタイミングで行われ、
第1の変換動作による変換結果が上記検査用出力端子から出力されるタイミングで行われた第2の変換動作による変換結果が、上記検査用出力端子から出力されないことを特徴とする半導体装置。 - 請求項1の半導体装置であって、
上記変換結果の上記検査用出力端子への出力タイミングを制御する出力制御信号生成回路を備え、
上記出力制御信号生成回路の出力が変化するタイミングが含まれないクロックサイクルで、後に変換結果が出力される他の変換動作が行われることを特徴とする半導体装置。 - 請求項9の半導体装置であって、
さらに、上記変換結果の上記検査用出力端子への出力タイミングを制御する出力制御信号生成回路を備え、
上記出力制御信号生成回路は、上記A/D変換回路の動作クロック信号が上記複数のクロックサイクルよりも長い周期に分周された分周クロック信号、または上記動作クロック信号における一部だけのクロックパルスを含む、上記複数のクロックサイクルよりも長い周期のクロック信号を生成することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010681A JP4352053B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置 |
US11/648,626 US7456763B2 (en) | 2006-01-19 | 2007-01-03 | Semiconductor device having an A/D conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010681A JP4352053B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194877A JP2007194877A (ja) | 2007-08-02 |
JP4352053B2 true JP4352053B2 (ja) | 2009-10-28 |
Family
ID=38262661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010681A Expired - Fee Related JP4352053B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7456763B2 (ja) |
JP (1) | JP4352053B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7174557B2 (ja) * | 2018-07-31 | 2022-11-17 | 旭化成エレクトロニクス株式会社 | データ出力装置およびad変換装置 |
JP7273054B2 (ja) * | 2018-10-18 | 2023-05-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573608B2 (ja) | 1987-06-11 | 1997-01-22 | 三菱電機株式会社 | マイクロコンピユ−タ |
JPH0375976A (ja) | 1989-08-18 | 1991-03-29 | Fujitsu Ltd | 半導体集積回路装置 |
JPH06162224A (ja) | 1992-11-20 | 1994-06-10 | Nippon Motorola Ltd | 相互干渉を低減したディジタル・アナログ混載型半導体集積回路 |
JPH09181604A (ja) | 1995-12-25 | 1997-07-11 | Hitachi Ltd | 半導体集積回路装置およびその雑音低減方法 |
JP2000196451A (ja) | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US6331770B1 (en) * | 2000-04-12 | 2001-12-18 | Advantest Corp. | Application specific event based semiconductor test system |
JP2002181865A (ja) | 2000-12-15 | 2002-06-26 | Matsushita Electric Ind Co Ltd | Adコンバータテスト回路 |
JP2002246909A (ja) | 2001-02-16 | 2002-08-30 | Toshiba Corp | システムlsi |
JP2003156543A (ja) * | 2001-11-20 | 2003-05-30 | Advantest Corp | 半導体試験装置 |
KR100538226B1 (ko) * | 2003-07-18 | 2005-12-21 | 삼성전자주식회사 | 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 |
JP4071254B2 (ja) * | 2004-10-07 | 2008-04-02 | シャープ株式会社 | 電子回路装置 |
-
2006
- 2006-01-19 JP JP2006010681A patent/JP4352053B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-03 US US11/648,626 patent/US7456763B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007194877A (ja) | 2007-08-02 |
US7456763B2 (en) | 2008-11-25 |
US20070164890A1 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181499B2 (ja) | Scanテスト回路及び半導体集積回路 | |
US7479908B2 (en) | Semiconductor device including A/D converter | |
US20150185285A1 (en) | System and method for reduced pin logic scanning | |
KR20080037384A (ko) | 테스트가 용이한 반도체 장치, 반도체 장치 테스트 방법,반도체 장치 테스트를 위한 테스트 클럭 생성 방법 및 장치 | |
JP2011004196A (ja) | 半導体集積回路 | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
JP4352053B2 (ja) | 半導体装置 | |
CN107068192B (zh) | 用于存储器的时序测量的本地时钟信号产生电路 | |
US20040260975A1 (en) | Semiconductor integrated circuit | |
US20100033189A1 (en) | Semiconductor integrated circuit and test method using the same | |
US7345496B2 (en) | Semiconductor apparatus and test execution method for semiconductor apparatus | |
US11726140B2 (en) | Scan circuit and method | |
US20100060323A1 (en) | Test circuit and test method | |
JP2005156183A (ja) | スキャンテスト回路 | |
JP2008032448A (ja) | 半導体集積回路装置 | |
KR20100103145A (ko) | 반도체 메모리 장치의 초기화 회로 | |
JP2006132992A (ja) | ストレス印加方法 | |
JP4657825B2 (ja) | 半導体装置のインタフェース回路及び測定方法 | |
KR970002062B1 (ko) | 바운더리 스캔 구조의 테스트 데이타 출력 장치 | |
KR102176863B1 (ko) | 반도체 장치 | |
JP2009270912A (ja) | 半導体集積回路及び半導体集積回路の検査方法 | |
JPH052052A (ja) | 半導体装置のテスト信号発生回路 | |
JP2008196917A (ja) | 非同期式カウンタ回路 | |
JP2009288011A (ja) | 半導体装置 | |
JPH1063367A (ja) | クロックスキュー判定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |