JP4071254B2 - 電子回路装置 - Google Patents

Description

本発明は、アナログ回路（ＡＤ変換回路やＤＡ変換回路など）を含む回路の良否判定のためのテストを容易に低コストで行う技術に関する。

従来、ＡＤ変換回路やＤＡ変換回路などのアナログ回路を含む回路において、内部の回路をテストしてその性能を評価し良否判定する場合には、評価回路を事前に内部に付加する必要があった。また付加した回路によりアナログ回路の特性が変化したり、外部に高精度の評価装置が必要である、という問題があった。

そこで、特許文献１では、例えば、ＤＡ変換回路の出力端子を内部でＡＤ変換回路の入力端子に接続可能に構成しておいて、テスト用データを参照データとして、ＤＡ変換回路の特性を得ている。

また、特許文献２や特許文献３などに示されるように、ＤＡ変換回路とＡＤ変換回路の他にＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ：高速フーリエ変換）用の回路（例えばＤＳＰ）を内蔵してＤＡ変換回路およびＡＤ変換回路の特性を得て、自動校正し、評価に用いる方法などが考えられている。
特開平８−６８８３３号公報（公開日：平成８（１９９６）年３月１２日） 特開平５−２９７０６１号公報（公開日：平成５（１９９３）年１１月１２日） 特開２００４−４８３８３号公報（公開日：平成１６（２００４）年２月１２日） "A 10b, 20Msample/s, 35mW Pipeline A/D Converter", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.30, NO.3, MARCH 1995 "A 15b, 1-Msample/s Digitally self-Calibrated Pipeline ADC", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.28, NO.12, DECEMBER 1993 "A Digitally Self-Calibrating 14-bit 10-MHz CMOS Pipelined A/D Converter", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.37, NO.6, JUNE 2002

特許文献１では、ＡＤ変換回路のテストに精度の高いアナログ信号が必要であったり、２つの回路を通した出力結果しか見ることができないため、得られた誤差が２つの回路のどちらの回路に起因する誤差かを分離するのが困難であった。また、特許文献２や特許文献３などでは、ＦＦＴ用の回路が必要であるため、テストのためのコストが高くつく問題があった。

また以下に、一般にアナログ回路を含む回路が持つ、高精度化と低消費電力化との関係の問題点、設計に要するマージンと低消費電力化との関係の問題点を説明する。

アナログ回路を含む回路として、アナログ入力値をデジタル値に変換して出力するＡＤ変換回路がある。ＡＤ変換回路の中でも、複数段のステージで高速ＡＤ変換を行うパイプラインＡＤ変換回路が、非特許文献１に詳細に記載されている。図１１にパイプラインＡＤ変換回路１００の構成を示す。パイプラインＡＤ変換回路１００は複数段のステージ（ＳＴＡＧＥ１〜ＳＴＡＧＥＮ）１０６〜１０９を備えており、そのｋ（ｋ＝１〜Ｎ−１）段目のステージ（ＳＴＡＧＥｋ）は、入力信号Ｖres(ｋ−１)をＡＤ変換してデジタル値Ｄｋを出力するｓｕｂＡＤ変換器１０１と、ｓｕｂＡＤ変換器１０１によるＡＤ変換の結果のデジタル値Ｄｋをアナログ値に変換するｓｕｂＤＡ変換器１０２と、ｓｕｂＤＡ変換器１０２の出力と入力信号Ｖres(ｋ−１)とを加算する（ＳＴＡＧＥｋのアナログ入力とデジタル出力との差をとることに等しい）加算器１０３と、その加算結果をｎ倍してアナログ出力するｎ倍増幅器１０４とを備えている。本例では２倍の例を示しており、この倍数を本件では以降ゲインと呼ぶことにする。また、加算器１０３および２倍増幅器１０４の機能を実現する回路が２倍増幅回路１１１である。このこのアナログ出力は次段のステージの入力信号Ｖres(ｋ)となる。また、パイプラインＡＤ変換回路１００は、ｎ倍増幅器１０４の動作を行わせるためのバイアス電圧Ｖｂを発生して各ｎ倍増幅器１０４に入力するバイアス電圧発生回路１０５を備えている。

初段のステージ１０６のデジタル出力Ｄ１がＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）となり、入力信号Ｖres１とデジタル値Ｄ１との差を２倍することで、次段のステージ１０７のデジタル出力Ｄ２はＭＳＢの１／２の重みを持つことになる。以降、最終段のステージ（ＳＴＡＧＥＮ）１０９までアナログ入力とデジタル出力との差を２倍したアナログ信号を伝播していき、各段でデジタル値を出力する。なお本件の段の定義では、最終段のステージ（ＳＴＡＧＥＮ）は次段に信号を伝える必要がないのでｓｕｂＡＤ変換器１０１のみの構成となる。要求精度（ビット数）Ｎに応じて必要な段数Ｎを同図のようにパイプライン型に接続してパイプランＡＤ変換器１００とし、各段から得られるデジタル出力をエラー訂正回路１１０で統合してパイプラインＡＤ変換回路１００の最終的なデジタル出力Ｄｏｕｔとする。このパイプラインＡＤ変換回路１００は、パイプライン処理なので各段を変換速度に等しい動作速度で動作させれば良く、変換速度と精度、消費電流のバランスが優れており、数十Ｍサンプルまでの１０ビット〜１２ビット程度のＡＤ変換回路として最も良く用いられている。

次に、各段の上記加算器１０３および上記ｎ倍増幅器１０４の機能を実現するスイッチトキャパシタ回路（ｎ倍増幅回路）１１１の構成を示す。本構成例ではゲインが２であり、２倍増幅回路１１１となる。この２倍増幅回路１１１は、入力信号Ｖres(ｋ−１)と、ｓｕｂＤＡ変換器１０２の出力信号ＶＤＡＣとの差を２倍に増幅して、差動出力の出力信号Ｖres(ｋ)を出力する構成であり、増幅器１１２、スイッチＳＷ１・ＳＷ２・ＳＷ３、および容量Ｃｆ・Ｃｓを備えている。なお、同図では、増幅器１１２の差動入力につながる回路のうち一方のみが示されており、他方は対称に構成されるため、図示を省略してある。増幅器１１２には、前記バイアス電圧Ｖｂが入力される。容量Ｃｆおよび容量Ｃｓの各一方の電極は増幅器１１２の入力端子に接続されている。スイッチＳＷ１は、容量Ｃｆの他方の電極を、入力信号Ｖres(ｋ−１)の入力端子と増幅器１１２の出力端子との一方に切り替え可能に接続する。スイッチＳＷ２は、容量Ｃｓの他方の電極を、入力信号Ｖres(ｋ−１)の入力端子と信号ＶＤＡＣの入力端子との一方に切り替え可能に接続する。スイッチＳＷ３は、増幅器１１２の入力端子を参照電圧Ｖｒｅｆの入力端子と接離可能に接続する。

上記構成の２倍増幅回路１１１において、入力信号Ｖres(ｋ−１)のサンプルモードでは、スイッチＳＷ１は容量Ｃｆの上記他方の電極を入力信号Ｖres(ｋ−１)の入力端子に接続し、スイッチＳＷ２は容量Ｃｓの上記他方の電極を入力信号Ｖres(ｋ−１)の入力端子に接続し、スイッチＳＷ３は増幅器１１２の入力端子を参照電圧Ｖｒｅｆの入力端子に接続する。これにより、入力信号Ｖres(ｋ−１)の電圧と参照電圧Ｖｒｅｆとの差で決まる電荷が容量Ｃｆ・Ｃｓに蓄積される。

また、出力信号Ｖres(ｋ)を出力するホールドモードでは、スイッチＳＷ１は容量Ｃｆの上記他方の電極を増幅器１１２の出力端子に接続し、スイッチＳＷ２は容量Ｃｓの上記他方の電極を信号ＶＤＡＣの入力端子に接続し、スイッチＳＷ３は増幅器１１２の入力端子を参照電圧Ｖｒｅｆの入力端子から切り離す。これにより、スイッチＳＷ３によって切り離された容量Ｃｆ・Ｃｓの前記一方の電極の合計の電荷の保存と、信号ＶＤＡＣおよび増幅器１１２の出力電圧とにより決まる電圧が増幅器１１２の入力端子に印加される。

このような２倍増幅回路１１１を備える各段の入出力関係は、

で表されるが、数１はデバイスの特性まで考慮すると、

となる。ここでＡは増幅器１１２のＤＣゲインであり、ｆはフィードバックファクターである。数２は、ＣｓとＣｆとの容量の比のミスマッチが無くて理想的に等しく、Ａが無限大であれば数１と等しくなる。

図１２に、上記２倍増幅回路１１１の入力電圧Ｖｉｎ（入力信号Ｖres(ｋ−１)）と出力電圧Ｖｏｕｔ（出力信号Ｖres(ｋ)）との関係を示す。同図（ａ）は設計通りの入出力関係を示し、ｓｕｂＡＤ変換器１０１によるビット値の判定結果（デジタル値Ｄｋ）が１である場合には、ｓｕｂＡＤ変換器１０１の入力電圧から閾値電圧を引いた残りを２倍して出力し、ビット値の判定結果（デジタル値Ｄｋ）が０である場合には、ｓｕｂＡＤ変換器１０１の入力電圧を２倍して出力する。出力電圧Ｖｏｕｔの範囲は−Ｖｒｅｆ〜＋Ｖｒｅｆとし、閾値電圧に等しい入力電圧を０の入力電圧とする。

同図（ｂ）〜（ｄ）は増幅器の製造ばらつきにより、入出力関係が理想からずれている場合を示している。同図（ｂ）は出力電圧Ｖｏｕｔの範囲が−Ｖｒｅｆ〜＋Ｖｒｅｆより小さくなっていることを示している。同図（ｃ）は、前記サンプリングモードやホールドモードにおける容量Ｃｆ・Ｃｓへの電荷注入に際して、容量Ｃｆ・Ｃｓに信号に無関係な電荷がオフセット電荷として蓄積されるために出力電圧Ｖｏｕｔの範囲がずれていることを示している。同図（ｄ）は、ｓｕｂＡＤ変換器１０１が入力電圧Ｖｉｎ（入力信号Ｖres(ｋ−１)）を閾値電圧と比較する場合に比較器の出力が閾値電圧から離れた電圧で値が反転するオフセット現象のために、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの値がずれていることを示している。同図（ｅ）は、ＣｓとＣｆとの容量の比のミスマッチにより入出力関係がずれていることを示している。

実際、容量のミスマッチの精度は容量の平方根に反比例するため、１２ビット以上の高精度ＡＤ変換回路にこのパイプラインＡＤ変換回路を適用すると、初段の容量をかなり大きく、また増幅器１０４のＤＣゲインＡをかなり高く設定する必要がある。これは回路面積と消費電流との増大につながるため、携帯電話などの消費電流に制限があるアプリケーションでこのパイプライン構成をそのまま用いるのは困難であった。容量のミスマッチや増幅器１０４のＤＣゲインは静的な特性であるため、アナログ回路設計のみで精度を実現するのではなく、非特許文献２や非特許文献３のように、これらのアナログ回路の特性をデジタル回路による処理で補正する方法が考えられている。

また、デジタル回路で補正を行う場合でも、パイプラインＡＤ変換回路のようなアナログ回路設計ではデバイスのばらつきや歪み等を考慮して、マージンを持った設計を行うのが通常であり、極度にマージンを取りすぎると、消費電力の増加や面積の増加に起因するコスト増につながる。

例えば、図１１の増幅器１１２において増幅器を構成するＭＯＳトランジスタの閾値は、同じＩＣチップ内やＩＣチップごとに製造ばらつきを有しているため、全てのＭＯＳトランジスタが正常に動作するよう、最も高い閾値を有するＭＯＳトランジスタが正常に動作するような動作電圧を与えることになる。この充分な動作電圧を設定することがマージンを持った設計の一例である。この場合、充分な動作電圧の下では閾値の低いＭＯＳトランジスタには多くの電流が流れ、閾値の高いＭＯＳトランジスタほど流れる電流が小さくなる。従って、動作電圧にマージンを持たせた分、多くの電流が流れるＭＯＳトランジスタを有する回路部分では、消費電力が大きくなる。

上記例の場合に関して、増幅器１１２を含む２倍増幅回路１１１の出力電圧Ｖｏｕｔのセトリング特性を図示すると、図１３のようになる。同図では、２倍増幅回路１１１で出力電圧を出力するホールドモードの開始からの所定時間ｔ後にどのような出力電圧Ｖｏｕｔが得られるかを示している。出力電圧Ｖｏｕｔの値は、２倍増幅回路１１１の製造ばらつきに応じた値となる。所定時間ｔ１後には所定電圧Ｖ１にセトリングしている必要があるが、同じ２倍増幅回路１１１において同じ所定電圧Ｖ１を得るのに、曲線ｃ１〜ｃ５で示されるように、セトリング時間が上記増幅器１１２に流れる電流の大小によって変化する。電流の大きな増幅器１１２では曲線ｃ１側のように大きなスルーレートで出力電圧Ｖｏｕｔが上昇していき、セトリング時間も短い。一方、電流の小さな増幅器１１２では曲線ｃ４側のように小さなスルーレートで出力電圧Ｖｏｕｔが上昇していき、セトリング時間も長い。電流が小さすぎると曲線ｃ５のように所定電圧Ｖ１に達しないうちに該所定時間ｔ１が経過してしまい、サンプリング間隔内で正常な出力電圧Ｖｏｕｔを得ることができなくなる。出力電圧Ｖｏｕｔが所定電圧Ｖ１に達してから所定時間ｔ１になるまでのセトリング状態の長さは、前記マージンの大きさに対応している。このように、マージンを大きく持つ回路ほどセトリング時間が短いが、その分、消費電力が大きくなる。なおこの考察では、スイッチのオン抵抗や配線の寄生成分による時定数は考慮していない。

また、サンプリング速度が変動するようなアプリケーションで、同じセトリング特性のアナログ回路を用いた場合には、出力電圧Ｖｏｕｔのセトリング時間がサンプリング速度の大小に関わらず同じであるのに対して、セトリングしてから出力電圧Ｖｏｕｔを取り出すまでの時間がサンプリング時間の増加に伴う時間分だけ延長されるため、サンプリング時間の長いモードでは不必要に大きなマージンを持たせることとなる。例えば図１３に示すように出力電圧ＶｏｕｔがＶ１に達するのにｔ１より大きい所定時間ｔ２内でよいようなサンプリング速度である場合には、曲線ｃ５のようなセトリング特性でよいところが、所定時間ｔ１内で出力電圧Ｖ１に達するようなＭＯＳトランジスタの電流では、曲線ｃ１〜ｃ４のようにセトリング状態が前述の場合より時間ｔ２−ｔ１だけ延長される。このように、サンプリング速度を変動させて使用したい場合に、アナログ回路の消費電流が一定であるが故に、遅く動作させたときに消費電流が特に必要量以上に過剰になるという問題があった。

これらの解決のためには、増幅器にバイアス電圧を入力するバイアス電圧発生回路を複数用意する、バイアス電圧発生回路の出力電圧を変動可能な構成にする、等が考えられるが、通常製造毎に特性ばらつきのあるアナログ回路では、完成時の特性が予測できず、出力値が変動可能なバイアス電圧発生回路があってもその設定値をどこにするかを決定すること自体が困難であった。

本発明の目的は、製造毎にばらつきのあるアナログ回路の所定の特性を係数として検出し、その特性に応じてアナログ回路の消費電力を調整することで、パラメータ操作のみでは実現困難な精度を劣化させずに製造されたアナログ回路の消費電力を削減するという効果が見込め、かつ、該電子回路装置の製造時の良否判定を容易に低コストで行うことができる電子回路装置を実現することにある。

本発明の電子回路装置は、上記課題を解決するために、アナログ入力信号をデジタル値に変換して出力するパイプラインＡＤ変換回路と、上記パイプラインＡＤ変換回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られる上記係数に応じて上記パイプラインＡＤ変換回路の消費電力を調整する制御手段と、上記パイプラインＡＤ変換回路のＡＤ変換によって得られるデジタル値を上記係数に応じて補正する補正手段とを備え、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であり、上記検出手段によって検出された上記係数を出力する外部出力端子を備えているＩＣからなることを特徴としている。
本発明の電子回路装置は、上記課題を解決するために、アナログ入力信号をデジタル値に変換して出力するパイプラインＡＤ変換回路と、上記パイプラインＡＤ変換回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られる上記係数に応じて上記パイプラインＡＤ変換回路の消費電流を調整する制御手段と、上記パイプラインＡＤ変換回路のＡＤ変換によって得られるデジタル値を上記係数に応じて補正する補正手段とを備え、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であり、上記検出手段によって検出された上記係数を出力する外部出力端子を備えているＩＣからなることを特徴としている。
本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電力を調整する制御手段とを備え、上記検出手段によって検出された上記係数を外部出力端子より出力することを特徴としている。

上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性を係数として検出し、その特性に応じてアナログ回路の消費電力を調整することによりアナログ回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電力の削減が見込め、かつ、該電子回路装置の製造時の良否判定を容易に低コストで行うことができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電流を調整する制御手段とを備え、上記検出手段によって検出された上記係数を外部出力端子より出力することを特徴としている。

上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性を係数として検出し、その特性に応じてアナログ回路の消費電流を調整することによりアナログ回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込め、かつ、該電子回路装置の製造時の良否判定を容易に低コストで行うことができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記所定の特性は、上記電子回路装置の製造時の工程の一部にて得られる特性、および、上記電子回路装置の使用時において得られる特性の少なくとも一方であることを特徴としている。

上記の発明によれば、アナログ回路の所定の特性を、製造毎のばらつきを知るために電子回路装置の製造時にのみ検出する、製造ばらつきに使用状態や経年変化が加味されたものを知るために電子回路装置の使用時にのみ検出する、あるいはそれら両者で検出する、ということが可能になるため、ユーザにとって有益な特性が分かるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記検出手段は、上記アナログ回路の検出の対象を係数として検出することを特徴としている。

上記の発明によれば、アナログ回路の所定の特性や外部状態を含む動作状態を、信号値として処理することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記検出の対象は複数個あり、上記検出手段は上記検出の対象を演算により係数として検出することを特徴としている。

上記の発明によれば、複数個の検出の対象を効率的に検出することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であることを特徴としている。

上記の発明によれば、アナログ回路を含む回路の出力がデジタル値であるときに、アナログ回路を含む回路が係数をデジタル値で出力して検出手段がこのデジタル出力値をデジタル処理することにより、アナログ回路を含む回路のデジタル出力を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路の動作状態はデジタル信号によって調整され、上記制御手段は上記検出結果に応じて上記アナログ回路の動作状態を調整するための信号をデジタル処理により生成して出力する回路であることを特徴としている。

上記の発明によれば、アナログ回路を含む回路の出力がデジタル値であるときに、アナログ回路を含む回路が係数をデジタル値で出力して制御手段がこのデジタル出力値をデジタル値のままで受けてデジタル処理することにより、アナログ回路を含む回路のデジタル出力を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記係数の検出と、上記制御手段による制御とを、ＩＣ内で自律的に行うことを特徴としている。

上記の発明によれば、ＩＣの外部から信号処理の指示を与える必要がないという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は増幅器を含んでおり、上記制御手段は、上記増幅器の消費電流を調整することにより上記アナログ回路の消費電流を調整することを特徴としている。

上記の発明によれば、増幅器の消費電流を少なく抑えることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は、上記増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を含んでおり、上記制御手段は、上記バイアス電圧発生回路により発生される上記バイアス電圧を変化させることにより上記アナログ回路の消費電流を調整することを特徴としている。

上記の発明によれば、バイアス電圧発生回路から製造毎にばらつきのある増幅器に与えるバイアス電圧を、必要最低限の電流が流れるように設定することができるため、消費電流を少なく抑えることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力される電流により、発生する上記バイアス電圧が変化することを特徴としている。

上記の発明によれば、入力電流によりバイアス電圧を変化させるバイアス電圧発生回路を用いる場合に、増幅器の消費電流を少なく抑えることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力される電流により、発生する複数の上記バイアス電圧が同時に変化することを特徴としている。

上記の発明によれば、複数のバイアス電圧を使用する増幅器用のバイアス電圧発生回路を用いる場合に、増幅器の消費電流を少なく抑えることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、入力されるデジタル信号により、発生する上記バイアス電圧が変化するＤＡ変換回路であることを特徴としている。

上記の発明によれば、入力するデジタル信号を変化させることにより、発生するアナログのバイアス電圧を変化させることができるので、ＡＤ変換回路から出力されるデジタル値の係数を処理して得られるデジタル信号を用いて効率よくバイアス電圧を制御することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、複数の上記バイアス電圧を発生し、複数の上記バイアス電圧のそれぞれに対して上記ＤＡ変換回路を備えていることを特徴としている。

上記の発明によれば、バイアス電圧発生回路は、複数のバイアス電圧のそれぞれを各ＤＡ変換回路を用いて個別に変化させることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路が備える上記ＤＡ変換回路の数は、上記増幅器に与える上記バイアス電圧の数と一致していることを特徴としている。

上記の発明によれば、バイアス電圧発生回路は増幅器の使用する数だけバイアス電圧を発生するので、効率の良いバイアス電圧の発生を行うことができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって動作可能な状態になることを特徴としている。

上記の発明によれば、バイアス電圧を再設定する必要がある時にのみ、バイアス電圧発生回路を動作可能とすることができるので、消費電力を削減することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記制御手段は上記係数が予め設定された収束値になるまで再帰的に上記バイアス電圧発生回路の発生するバイアス電圧を変化させることにより、上記アナログ回路の消費電流を調整することを特徴としている。

上記の発明によれば、増幅器に与えるバイアス電圧を、必要な補正値に収束するまで変化させて決定することができ、増幅器に常に最適なバイアス電圧を与えることができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路の動作状態に応じた出力結果を上記係数に応じて補正する補正手段を備えていることを特徴としている。

上記の発明によれば、アナログ回路を含む回路の出力誤差を補正することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記アナログ回路は、アナログ入力信号をデジタル値に変換して出力するＡＤ変換回路に含まれていることを特徴としている。

上記の発明によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性に応じてアナログ回路の動作状態を調整することによりＡＤ変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造されたＡＤ変換回路のアナログ回路を精度よく使用することができ、かつ、該アナログ回路の消費電力および回路規模を低減することのできる電子回路装置を実現することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記ＡＤ変換回路によるＡＤ変換によって得られるデジタル値を上記係数に応じて補正する補正手段を備えていることを特徴としている。

上記の発明によれば、ＡＤ変換回路のＡＤ変換誤差を補正することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記ＡＤ変換回路はパイプラインＡＤ変換回路であることを特徴としている。

上記の発明によれば、変換速度と精度、消費電流のバランスが優れているＡＤ変換回路であるパイプランＡＤ変換回路のアナログ回路の所定の特性や外部状態を含む動作状態を検出して動作状態を調整するので、アナログ回路の補正前の性能もある程度得られ、ＡＤ変換回路によるＡＤ変換結果のデジタル出力を行う補正手段を設ける場合に、この補正手段の負荷を減らすことができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記係数は上記ＡＤ変換回路のパイプライン各段の増幅器のゲインの指標であることを特徴としている。

上記の発明によれば、係数であるゲインは、ＡＤ変換結果を補正して出力する構成の場合には、このようなＡＤ変換を行うために元々求められるものであるため、係数発生用の新たな回路が不要になるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記係数は上記ＡＤ変換回路のパイプライン各段の増幅器のゲインエラーの指標であることを特徴としている。

上記の発明によれば、係数であるゲインエラーは、ＡＤ変換結果を補正して出力する構成の場合には、このようなＡＤ変換を行うために元々求められるものであるため、係数発生用の新たな回路が不要になるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記パイプラインＡＤ変換回路の増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を、上記パイプラインＡＤ変換回路の複数段に備えることを特徴としている。

上記の発明によれば、複数段のバイアス電圧のそれぞれを設定することができるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧を、上記パイプラインＡＤ変換回路の後段から前段へと順次決定していくことを特徴としている。

上記の発明によれば、各段を最適なバイアス電圧に設定でき、パイプラインＡＤ変換回路の各段を最適な電流値にて動作させることが可能になるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記バイアス電圧を、上記増幅器を備える段の最終段から初段まで順次決定していくことを特徴としている。

上記の発明によれば、全段を最適なバイアス電圧に設定でき、パイプラインＡＤ変換回路全体を最適な電流値にて動作させることが可能になるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、上記パイプラインＡＤ変換回路の各段の上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって個別に動作可能な状態になることを特徴としている。

上記の発明によれば、外部からのバイアス電圧設定信号によって、要求に応じた必要な段のバイアス電圧のみを設定することが可能となるという効果を奏する。

本発明の電子回路装置は、上記課題を解決するために、アナログ回路と、上記アナログ回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られた検出結果に応じて上記アナログ回路の消費電力や消費電流を調整する制御手段とを備え、上記検出手段によって検出された上記係数を外部出力端子より出力するので、
製造毎にばらつきのあるアナログ回路の所定の特性を係数として検出し、その特性に応じてアナログ回路の消費電力を調整することで、パラメータ操作のみでは実現困難な精度を劣化させずに製造されたアナログ回路の消費電力を削減するという効果が見込め、かつ、該電子回路装置の良否判定を容易に低コストで行うことができるという効果を奏する。

〔実施例１〕
図１は、本実施例に係るアナログ回路具備回路１（電子回路装置）の概念図である。アナログ回路具備回路１は、ＩＣとして構成されており、アナログ回路を含む回路１ａおよび係数検出／制御回路１ｂ、および検出した係数をＩＣ外部に出力する外部出力端子１Ｔを備えている。アナログ回路を含む回路１ａは、上記ＩＣの入力端子１ＩＡ、１ＩＤより入力されたアナログの入力信号Ｖｉｎを処理する。処理した結果、例えば同図に示すように上記ＩＣの出力端子１ＯＡ、１ＯＤを介して出力信号Ｖｏｕｔを出力する。また、アナログ回路を含む回路１ａは、該アナログ回路の所定の特性を表す係数ｓ１を出力して係数検出／制御回路１ｂに入力する。電源系端子や参照電圧系端子、クロック端子は図では省略してある。

所定の特性としては、上記アナログ回路の所定箇所における電圧や電流、さらにはそれらを用いて表される値などが挙げられる。所定の特性をアナログ回路の製造時に検出すれば、検出された特性からアナログ回路の製造ばらつきを知ることができる。

また、所定の特性には、アナログ回路の外部状態からの影響を含めた特性も含まれる。所定の特性を、ユーザによるアナログ回路の使用時に検出すれば、検出された特性から、アナログ回路の製造ばらつきにアナログ回路の使用状態や経年変化が加味されたものを知ることができる。アナログ回路の外部状態からの影響としては、該アナログ回路の入力信号のレベルによる影響や、該アナログ回路の温度による影響などが挙げられる。アナログ回路が用意しているダイナミックレンジに比べて、入力信号のレンジが小さければ、該アナログ回路の出力レンジはダイナミックレンジよりも狭くなるので、入力信号のレンジは該アナログ回路の動作状態に影響することになる。また、該アナログ回路の温度が変動した場合、例えば、温度が上昇してＭＯＳトランジスタの閾値が変動した場合には、該アナログ回路の最適な動作状態（電圧・電流状態）も変動するため、温度は該アナログ回路の動作状態に影響することになる。

従って、検出の対象となる所定の特性が、アナログ回路の製造時における特性、および、アナログ回路の使用時における特性の少なくとも一方であれば、ユーザにとって有益な特性が分かり、後述の係数検出／制御回路１ｂの係数検出回路で得られた係数を外部出力端子１ＴからＩＣ外部に出力しモニタすることで、回路の良否判定に用いることができる。このことは以下の実施例でも同様である。

係数ｓ１は信号値であり、アナログ信号であってもよいし、デジタル信号であってもよい。また、シリアルデータでもパラレルデータでもよい。なお、図１の構成で述べるデジタル信号は、１ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。係数検出／制御回路１ｂの係数検出回路（検出手段）は、係数ｓ１を信号値として処理して検出することにより、上記アナログ回路の所定の特性を係数として検出する。係数ｓ１がデジタル信号である場合、係数検出／制御回路１ｂは係数ｓ１のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。係数検出／制御回路１ｂの制御回路（制御手段）は、得られた係数ｓ１の検出結果に応じた制御信号ｓ２を出力してアナログ回路を含む回路１ａに入力する。制御信号ｓ２はアナログ信号であってもよいし、デジタル信号であってもよい。係数検出／制御回路１ｂはこれにより、上記アナログ回路の動作状態を調整してアナログ回路を含む回路１ａの動作を制御する。

係数ｓ１はアナログ回路の動作状態を調整する目的のためだけに算出されるものであっても良いし、後述するような補正回路にてアナログ出力結果を補正する目的として用いられるものを流用しても良い。

アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばアナログ回路を含む回路１ａの同じ入力電圧Ｖｉｎに対して、出力Ｖｏｕｔの値など、アナログ回路を含む回路１ａによる処理の結果に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにアナログ回路を含む回路１ａを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図１の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。

なお、検出手段がアナログ回路の外部状態からの影響を含めた特性を検出する状況においては、制御手段は例えば次のような制御を行うことになる。例えばアナログ回路が用意しているダイナミックレンジに比べて入力信号のレンジが小さければ出力信号のレンジが小さくなるので、出力信号のレンジを検出することにより、アナログ回路が用意していた全レンジのうち動作させる必要がない領域の電流分を削減するという制御を行う。また、アナログ回路の温度が上昇すれば、ＭＯＳトランジスタの閾値が変動してＭＯＳトランジスタを流れる電流が変動するので、その電流を検出することにより、ＭＯＳトランジスタに印加する電圧を調整する、従って電流を調整するという制御を行う。以下の実施例でも同様である。

なお、本実施例を含む全実施の形態において、消費電流を低減することができるという状況では、アナログ回路の電源電圧は、バラツキの範囲内で一定であるとする。これにより、消費電力が削減される。また、消費電力を削減するには、これに限らず、電流を一定にして電圧を小さくする、電流および電圧を小さくする、という方法でもよい。

このように、図１の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性に応じてアナログ回路の動作状態を調整することによりアナログ回路を含む回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込め、かつ、該係数を外部出力端子から電子回路装置外部に出力しモニタすることにより該電子回路装置の良否判定のためのテストを容易に低コストで行うことができる。

図２に、本実施例に係るＡＤ変換回路具備回路（電子回路装置）２の構成を示す。ＡＤ変換回路具備回路２はＩＣとして補正型ＡＤ変換回路を構成しており、ＡＤ変換回路２ａ、係数検出／制御回路２ｂ、および補正回路２ｃ、および検出した係数をＩＣ外部に出力する外部出力端子２Ｔを備えている。ＡＤ変換回路（アナログ回路を含む回路）２ａは上記ＩＣの入力端子２Ｉより入力されたアナログの入力信号ＶｉｎをＡＤ変換してデジタル出力Ｄｏｕｔを出力し、補正回路２ｃに入力する。また、ＡＤ変換回路２ａは、ＡＤ変換回路２ａが備えるアナログ回路の所定の特性を表す係数ｓ１を出力して係数検出／制御回路２ｂおよび補正回路２ｃに入力する。電源系端子や参照電圧系端子、クロック端子は図では省略してある。

係数ｓ１は信号値であり、アナログ信号であってもよいし、デジタル信号であってもよい。なお、図２の構成で述べるデジタル信号は、１ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。また、シリアルデータでもパラレルデータでもよい。

従って、検出の対象となる所定の特性により、ユーザにとって有益な特性が分かり、後述の係数検出／制御回路２ｂの係数検出回路で得られた係数を外部出力端子２ＴからＩＣ外部に出力しモニタすることで、回路の良否判定のためのテストに用いることができる。

係数検出／制御回路２ｂの係数検出回路（検出手段）は、係数ｓ１を信号値として処理して検出することにより、上記アナログ回路の所定の特性を係数として検出する。係数ｓ１がデジタル信号である場合、係数検出回路は係数ｓ１のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そして係数検出／制御回路２ｂの制御回路（制御手段）は、得られた係数ｓ１の検出結果に応じた制御信号ｓ２を生成出力してＡＤ変換回路２ａに入力する。制御信号ｓ２はアナログ信号であってもよいし、デジタル信号であってもよい。制御回路はこれにより、上記アナログ回路の動作状態を調整してＡＤ変換回路２ａの動作を制御する。

補正回路（補正手段）２ｃは、この制御結果に基づいて得られたＡＤ変換回路２ａのデジタル出力Ｄｏｕｔを、ＡＤ変換回路２ｃから入力される係数ｓ１に応じて補正し、デジタル出力Ｄｏｕｔ´として出力する。ＡＤ変換回路２ａのアナログ回路の特性ばらつきによりＡＤ変換の入出力関係が所望の関係からずれていればＡＤ変換誤差が生じるが、このＡＤ変換誤差は補正回路２ｃで補正される。上記デジタル出力Ｄｏｕｔ´は、出力端子２ＤからＩＣ外部へ出力される。

アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばＡＤ変換回路２ａの同じ入力電圧Ｖｉｎに対してデジタル出力Ｄｏｕｔの値に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにＡＤ変換回路２ａを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図２の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。

このように、図２の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じてアナログ回路の動作状態を調整することによりＡＤ変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込め、かつ、該係数を外部出力端子から電子回路装置外部に出力しモニタすることにより該電子回路装置の良否判定のためのテストを容易に低コストで行うことができる。

図３に、本実施例に係るＡＤ変換回路具備回路３の構成を示す。ＡＤ変換回路具備回路（電子回路装置）３はＩＣとして補正型ＡＤ変換回路を構成しており、パイプラインＡＤ変換回路３ａ、デジタル係数検出／制御回路３ｂ、およびデジタル補正回路３ｃ、および検出した係数をＩＣ外部に出力する外部出力端子３Ｔを備えている。パイプラインＡＤ変換回路（アナログ回路を含む回路、ＡＤ変換回路）３ａは上記ＩＣの入力端子３Ｉより入力されたアナログの入力信号ＶｉｎをＡＤ変換してデジタル出力Ｄｏｕｔを出力し、デジタル補正回路３ｃに入力する。また、パイプラインＡＤ変換回路３ａは、パイプラインＡＤ変換回路３ａが備えるアナログ回路の所定の特性を表す係数ｓ１を出力してデジタル係数検出／制御回路３ｂおよびデジタル補正回路３ｃに入力する。電源系端子や参照電圧系端子、クロック端子は図では省略してある。

係数ｓ１は信号値であり、デジタル信号である。なお、図３の構成で述べるデジタル信号は、１ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。また、シリアルデータでもパラレルデータでもよい。パイプラインＡＤ変換回路３ａには最終段を除いた各ステージに増幅器が設けられており、上記アナログ回路の所定の特性としてこれら増幅器の特性が挙げられる。

従って、検出の対象となる所定の特性により、ユーザにとって有益な特性が分かり、後述のデジタル係数検出／制御回路３ｂのデジタル係数検出回路で得られた係数を外部出力端子３ＴからＩＣ外部に出力しモニタすることで、回路の良否判定のためのテストに用いることができる。

デジタル係数検出／制御回路３ｂのデジタル係数検出回路（検出手段）は、係数ｓ１を信号値として処理して検出することにより、上記アナログ回路の所定の特性を係数として検出する。デジタル係数検出回路は係数ｓ１のデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そしてデジタル係数検出／制御回路２ｂのデジタル制御回路（制御手段）は、得られた係数ｓ１の検出結果に応じた制御信号ｓ２をデジタル処理により生成出力してパイプラインＡＤ変換回路３ａに入力する。制御信号ｓ２はデジタル信号である。デジタル制御回路はこれにより、上記アナログ回路の動作状態を調整してパイプラインＡＤ変換回路３ａの動作を制御する。

ＡＤ変換回路具備回路３では、デジタル係数検出／制御回路３ｂのデジタル係数検出回路による係数ｓ１の検出と、デジタル係数検出／制御回路３ｂのデジタル制御回路による制御とを、ＩＣ内で自律的に行うことができる。この場合、ＩＣの外部から信号処理の指示を与える必要がない。

デジタル補正回路（補正手段）３ｃは、この制御結果に基づいて得られたパイプラインＡＤ変換回路３ａのデジタル出力Ｄｏｕｔを、パイプラインＡＤ変換回路３ａから入力される係数ｓ１に応じて補正し、デジタル出力Ｄｏｕｔ´として出力する。パイプラインＡＤ変換回路３ａのアナログ回路の特性ばらつきによりＡＤ変換の入出力関係が所望の関係からずれていればＡＤ変換誤差が生じるが、このＡＤ変換誤差はデジタル補正回路３ｃで補正される。上記デジタル出力Ｄｏｕｔ´は、出力端子３ＤからＩＣ外部へ出力される。

アナログ回路の動作状態を調整することにより、上記所定の特性が所望の特性となる状態を保ったまま、例えばパイプラインＡＤ変換回路３ａの同じ入力電圧Ｖｉｎに対してデジタル出力Ｄｏｕｔの値に影響を与えない状態のまま、アナログ回路での消費電力が極力小さくなるようにパイプラインＡＤ変換回路３ａを制御することができる。すなわち、アナログ回路の特性に製造毎のばらつきがあっても、製造された個々のアナログ回路の特性に合わせた低消費電力化を図ることができる。また、アナログ回路設計においてマージンを大きく取り過ぎないようにするために、アナログ回路のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、アナログ回路の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図３の構成によればアナログ回路の完成後の特性を検出するので、製造後のアナログ回路を精度よく使用することができる。

このように、図３の構成によれば、製造毎にばらつきのあるアナログ回路の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じてアナログ回路の動作状態を調整することによりパイプラインＡＤ変換回路を制御できるため、アナログ回路のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込め、かつ、該係数を外部出力端子から電子回路装置外部に出力しモニタすることにより該電子回路装置の良否判定のためのテストを容易に低コストで行うことができる。

また、図３の構成におけるＡＤ変換回路は複数段のステージからなるパイプラインＡＤ変換回路であり、変換速度、変換精度、および、消費電流のバランスが優れているＡＤ変換回路である。従って、このようなパイプランＡＤ変換回路のアナログ回路の所定の特性や外部状態を含む動作状態を検出して動作状態を調整する場合には、アナログ回路の補正前の性能もある程度得られ、デジタル補正回路３ｃの負荷を減らすことができる。

また、図３の構成では、デジタル係数検出／制御回路３ｂは係数ｓ１のデジタル処理を行う回路であり、さらには、係数ｓ１の検出結果に応じて制御信号ｓ２をデジタル処理により生成して出力する回路である。また、デジタル補正回路３ｃは、パイプラインＡＤ変換回路３ａからのデジタル出力Ｄｏｕｔを係数ｓ１により補正してデジタル出力Ｄｏｕｔ´を出力するデジタル処理回路である。パイプラインＡＤ変換回路３ａを始め、ＡＤ変換回路の出力は一般にデジタル値であることから、ＡＤ変換回路からの出力を処理する回路がデジタル処理回路であれば、ＡＤ変換回路のデジタル出力値を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなる。

なお、前記パイプラインＡＤ変換回路３ａには最終段を除いた各ステージにアナログ回路としての増幅器が設けられているが、特性の検出および動作状態の調整の対象となるステージは全部であってもよいし、この中の幾つかのみであってもよいのは言うまでもない。

図４に、本実施例に係るアナログ回路具備回路（電子回路装置）でアナログ回路をＡＤ変換回路としたＡＤ変換回路具備回路４の構成を示す。ＡＤ変換回路具備回路４はＩＣとして補正型ＡＤ変換回路を構成しており、パイプラインＡＤ変換回路４ａ、デジタル係数検出／制御回路４ｂ、およびデジタル補正回路４ｃ、および検出した係数をＩＣ外部に出力する外部出力端子４Ｔを備えている。電源系端子や参照電圧系端子、クロック端子は図では省略してある。

パイプラインＡＤ変換回路（アナログ回路を含む回路、ＡＤ変換回路）４ａはＮ段のステージ（ＳＴＡＧＥ１〜ＳＴＡＧＥＮ）４ｅ〜４ｈおよびバイアス電圧発生回路４ｄを備えている。ｋ（ｋ＝１〜Ｎ−１）段目のステージ（ＳＴＡＧＥｋ）はアナログの入力信号Ｖres（ｋ−１）をＡＤ変換してデジタル出力Ｄｋを出力してデジタル補正回路４ｃに入力する。また、入力信号Ｖres（ｋ−１）とデジタル出力ＤｋのＤＡ変換値との差分をアナログ回路としての増幅器により増幅して次段のアナログ入力信号となる信号Ｖresｋを出力する。初段のステージ（ＳＴＡＧＥ１）４ｅの入力信号Ｖres０は、上記ＩＣの入力端子４Ｉから入力されたパイプラインＡＤ変換回路４ａの入力信号でもある。最終段のステージ（ＳＴＡＧＥＮ）４ｈは入力信号Ｖres(Ｎ−１)をＡＤ変換してデジタル出力ＤＮを出力し、デジタル補正回路４ｃに入力する。ステージ（ＳＴＡＧＥ１〜ＳＴＡＧＥＮ）４ｅ〜４ｈの構成は、図１１を用いて前述した構成と基本的に同じであるため２倍増幅回路等は図１１の１１１を、また増幅器は１１２を参照する。バイアス電圧発生回路４ｄはｋ（ｋ＝１〜Ｎ−１）段目のステージ（ＳＴＡＧＥｋ）が入力信号Ｖres（ｋ−１）とデジタル出力ＤｋのＤＡ変換値との差分を増幅する２倍増幅回路１１１に含まれる増幅器１１２に与えるバイアス電圧Ｖｂを発生する。

また、パイプラインＡＤ変換回路４ａのｋ（ｋ＝１〜Ｎ−１）段目のステージ（ＳＴＡＧＥｋ）は、後述するデジタル係数検出／制御回路４ｂから制御信号ｓ０ｋの指示に従って、該ステージが備えるアナログ回路としての２倍増幅回路１１１の所定の特性を表す係数ｓ１ｋを出力してデジタル係数検出／制御回路４ｂおよびデジタル補正回路４ｃに入力する。制御信号ｓ０ｋが入力されて係数ｓ１ｋを出力するステージはｋ＝１〜Ｎ−１の少なくとも１つであればよいが、同図のようにｋ＝１〜Ｎ−１の全てとすれば、後述するように所定の特性が所望の特性から最も大きくずれているステージがいずれであっても、これを検出して対応することができる。所定の特性としては、後述するように２倍増幅回路１１１のゲインやゲインエラーが挙げられる。一般に、所定の特性としては、上記２倍増幅回路１１１の所定箇所における電圧や電流、さらにはそれらを用いて表される値などが挙げられる。

係数ｓ１ｋは信号値であり、デジタル信号である。なお、図４の構成で述べるデジタル信号は、１ビットであるとは限らず、一般に所定ビット幅のバスを伝送されるデジタル信号である。また、シリアルデータでもパラレルデータでもよい。バイアス電圧発生回路４ｄは、後述するように入力される制御信号ｓ２やバイアス設定信号ｓ３に従って発生するバイアス電圧Ｖｂを変化させる。

従って、検出の対象となる所定の特性により、ユーザにとって有益な特性が分かり、後述のデジタル係数検出／制御回路４ｂの係数検出回路で得られた係数を外部出力端子４ＴからＩＣ外部に出力しモニタすることで、回路の良否判定のためのテストに用いることができる。

デジタル係数検出／制御回路４ｂのデジタル係数検出回路（検出手段）は、係数ｓ１ｋを信号値として処理して検出することにより、上記２倍増幅回路１１１の所定の特性を係数として検出する。デジタル係数検出回路は係数ｓ１ｋのデジタル値そのものから上記所定の特性を検出してもよいし、そのデジタル値を加工して得られる値から上記所定の特性を検出してもよい。そしてデジタル係数検出／制御回路４ｂのデジタル制御回路（制御手段）は、得られた係数ｓ１ｋの検出結果に応じた制御信号ｓ２をデジタル処理により生成出力してパイプラインＡＤ変換回路４ａのバイアス電圧発生回路４ｄに入力する。制御信号ｓ２はデジタル信号である。デジタル制御回路はこれにより、上記２倍増幅回路１１１の動作状態を調整してパイプラインＡＤ変換回路４ａの動作を制御する。

また、バイアス電圧発生回路４ｄに入力するバイアス電圧設定用の信号を生成するのに、ＡＤ変換回路具備回路４の外部から入力されるバイアス電圧設定信号ｓ３を上記デジタル制御に入力し、デジタル制御回路がバイアス電圧設定信号ｓ３に従って制御信号ｓ２を生成してバイアス電圧発生回路４ｄに入力するようにしてもよい。このとき、バイアス電圧設定信号ｓ３はバイアス電圧発生回路４ｄに直接にも入力され、バイアス電圧発生回路４ｄはこの直接入力されるバイアス電圧設定信号ｓ３によって動作可能になる。

ＡＤ変換回路具備回路４では、デジタル係数検出／制御回路４ｂのデジタル係数検出回路による係数ｓ１ｋの検出と、デジタル係数検出／制御回路４ｂのデジタル制御回路による制御とを、ＩＣ内で自律的に行うことができる。この場合、ＩＣの外部から信号処理の指示を与える必要がない。

デジタル補正回路（補正手段）４ｃは、この制御結果に基づいて得られたパイプラインＡＤ変換回路４ａのデジタル出力Ｄ１〜ＤＮからなるデジタル出力Ｄｏｕｔを、パイプラインＡＤ変換回路４ｃから入力される係数ｓ１ｋに応じて補正し、デジタル出力Ｄｏｕｔ´として出力する。パイプラインＡＤ変換回路４ａのアナログ回路の特性ばらつきによりＡＤ変換の入出力関係が所望の関係からずれていればＡＤ変換誤差が生じるが、このＡＤ変換誤差はデジタル補正回路４ｃで補正される。上記デジタル出力Ｄｏｕｔ´は、出力端子４ＤからＩＣ外部へ出力される。

図１１および図１３を用いた前記説明のように、バイアス電圧発生回路４ｄから各ステージの増幅器１１２に与えるバイアス電圧Ｖｂを変化させると、増幅器１１２を流れる電流の値が変化する。前述の図１３において、増幅器１１２を構成するＭＯＳトランジスタを流れる電流が変化すると上記２倍増幅回路１１１の出力電圧Ｖｏｕｔのセトリング時間が変化することを述べたが、所定時間ｔ１までに所定電圧Ｖ１に安定していればよいという状態では、同図の曲線ｃ４のように所定時間ｔ１で所定電圧Ｖ１に達するのが最も小さな電流で済む。従って、図４の構成では増幅器１１２に与えるバイアス電圧Ｖｂを変化させて図１３の曲線ｃ１〜ｃ５のように２倍増幅回路１１１の出力電圧Ｖｏｕｔのセトリング特性がどのように変化するかを調べ、曲線ｃ４となる条件を求める。

次に、各ステージの２倍増幅回路１１１に含まれる増幅器１１２、およびバイアス電圧発生回路４ｄの構成例について説明する。なお、これらはあくまでも一構成例である。図５に示す増幅器１１２は、各ステージに増幅器として設けられるテレスコーピック型増幅器である。増幅器１１２は、トランジスタＱ１〜Ｑ９およびコモンモードフィードバック回路１２を備えている。トランジスタＱ１〜Ｑ４およびＱ９はＮチャネル型のＭＯＳトランジスタであり、トランジスタＱ５〜Ｑ８はＰチャネル型のＭＯＳトランジスタである。

トランジスタＱ１のソースとトランジスタＱ２のソースとは互いに接続されており、これらはさらにトランジスタＱ９のドレインに接続されている。トランジスタＱ９のソースはＧＮＤに接続されている。トランジスタＱ１のドレインとトランジスタＱ３のソースとは互いに接続されている。トランジスタＱ２のドレインとトランジスタＱ４のソースとは互いに接続されている。トランジスタＱ３のゲートとトランジスタＱ４のゲートとは互いに接続されている。トランジスタＱ３のドレインとトランジスタＱ５のドレインとは互いに接続されている。トランジスタＱ４のドレインとトランジスタＱ６のドレインとは互いに接続されている。トランジスタＱ５のゲートとトランジスタＱ６のゲートとは互いに接続されている。トランジスタＱ６のソースとトランジスタＱ７のドレインとは互いに接続されている。トランジスタＱ６のソースとトランジスタＱ８のドレインとは互いに接続されている。トランジスタＱ７のソースとトランジスタＱ８のソースとは電源ＶＤＤに接続されている。トランジスタＱ７のゲートとトランジスタＱ８のゲートとは互いに接続されている。

増幅器１１２は差動入力構成であり、トランジスタＱ２のゲートに一方の入力電圧Ｖｉｎｍが入力され、トランジスタＱ１のゲートに他方の入力電圧Ｖｉｎｐが入力される。また、増幅器１１２は差動出力構成であり、トランジスタＱ３のドレインとトランジスタＱ５のドレインとの接続点から一方の出力電圧Ｖｏｕｔｍが出力され、トランジスタＱ４のドレインとトランジスタＱ６のドレインとの接続点から他方の出力電圧Ｖｏｕｔｐが出力される。

また、トランジスタＱ９のゲートにはコモンモードフィードバック回路１２が接続され、このコモンモードフィードバック回路１２にバイアス電圧Ｖｂ１が入力される。コモンモードフィードバック回路１２はバイアス電圧Ｖｂ１によって差動信号のコモン電圧を決定する。また、トランジスタＱ３のゲートおよびトランジスタＱ４のゲートにはバイアス電圧Ｖｂ３が入力される。また、トランジスタＱ５のゲートおよびトランジスタＱ６のゲートにはバイアス電圧Ｖｂ４が入力される。また、トランジスタＱ７のゲートおよびトランジスタＱ８のゲートにはバイアス電圧Ｖｂ５が入力される。バイアス電圧Ｖｂ１・Ｖｂ３・Ｖｂ４・Ｖｂ５はバイアス電圧発生回路４ｄから入力され、入力電圧Ｖｉｎｍ・Ｖｉｎｐは、図１１で説明した増幅器１１２の入力電圧のように、バイアス電圧発生回路４ｄから出力されたバイアス電圧Ｖｂ２を用いて生成される、バイアス電圧Ｖｂ２付近の電圧である。

次に、図６に、バイアス電圧発生回路４ｄの一構成例を示す。バイアス電圧発生回路４ｄは、電流制御回路４ｋ、抵抗ＲおよびトランジスタＱ１１〜Ｑ３４を備えている。トランジスタＱ１１〜Ｑ１４・Ｑ１６・Ｑ１７・Ｑ１９・Ｑ２０・Ｑ２２・Ｑ２３・Ｑ２５〜Ｑ２７・Ｑ３０〜Ｑ３２はＮチャネル型のＭＯＳトランジスタであり、トランジスタＱ１５・Ｑ１８・Ｑ２１・Ｑ２４・Ｑ２８・Ｑ２９・Ｑ３３・Ｑ３４はＰチャネル型のＭＯＳトランジスタである。

抵抗Ｒはバイアス電圧発生回路４ｄのバイアス電圧制御端子ＢＩＡＳを電源にプルアップしており、この抵抗Ｒを流れる電流の値で出力するバイアス電圧Ｖｂ１〜Ｖｂ５を同時に変化させる。電流制御回路４ｋは、入力される制御信号ｓ２、または、制御信号ｓ２およびバイアス電圧設定信号ｓ３に従って、抵抗Ｒの値を変える。これにより、抵抗Ｒに流れる電流の値を変化させることができる。トランジスタＱ１１のソースはＧＮＤに接続されている。トランジスタＱ１１のドレインとトランジスタＱ１２のソースとは互いに接続されている。トランジスタＱ１２のドレインはバイアス電圧制御端子ＢＩＡＳに接続されている。トランジスタＱ１３のソースはＧＮＤに接続されている。トランジスタＱ１３のドレインとトランジスタＱ１４のソースとは互いに接続されている。トランジスタＱ１１のゲートおよびドレインとトランジスタＱ１３のゲートとは互いに接続されている。トランジスタＱ１２のゲートおよびドレインとトランジスタＱ１４のゲートとは互いに接続されている。トランジスタＱ１４のドレインとトランジスタＱ１５のドレインとは互いに接続されている。トランジスタＱ１５のソースは電源ＶＤＤに接続されている。

トランジスタＱ１６のソースはＧＮＤに接続されている。トランジスタＱ１６のドレインとトランジスタＱ１７のソースとは互いに接続されている。トランジスタＱ１７のドレインとトランジスタＱ１８のドレインとは互いに接続されている。トランジスタＱ１８のソースは電源ＶＤＤに接続されている。

トランジスタＱ１９のソースはＧＮＤに接続されている。トランジスタＱ１９のドレインとトランジスタＱ２０のソースとは互いに接続されている。トランジスタＱ２０のドレインとトランジスタＱ２１のドレインとは互いに接続されている。トランジスタＱ２１のソースは電源ＶＤＤに接続されている。

トランジスタＱ１５のゲートと、トランジスタＱ１８のゲートと、トランジスタＱ２１のゲートとは互いに接続されている。

トランジスタＱ２２のソースはＧＮＤに接続されている。トランジスタＱ２２のドレインとトランジスタＱ２３のソースとは互いに接続されている。トランジスタＱ２３のドレインとトランジスタＱ２４のドレインとは互いに接続されている。トランジスタＱ２４のソースは電源ＶＤＤに接続されている。

トランジスタＱ２５のソースはＧＮＤに接続されている。トランジスタＱ２５のドレインと、トランジスタＱ２６のソースと、トランジスタＱ３０のソースと、トランジスタＱ３１のソースとは互いに接続されている。

トランジスタＱ１９のゲートと、トランジスタＱ２０のドレインと、トランジスタＱ２２のゲートと、トランジスタＱ２５のゲートと、トランジスタＱ３０のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Ｖｂ１として出力される。

トランジスタＱ１６のゲートと、トランジスタＱ１７のゲートと、トランジスタＱ２０のゲートと、トランジスタＱ２３のゲートと、トランジスタＱ２６のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Ｖｂ２として出力される。

トランジスタＱ２６のドレインとトランジスタＱ２７のソースとは互いに接続されている。トランジスタＱ３０のドレインと、トランジスタＱ２７のドレインと、トランジスタＱ２８のドレインとは互いに接続されている。トランジスタＱ３１のドレインとトランジスタＱ３２のソースとは互いに接続されている。トランジスタＱ２７のゲートと、トランジスタＱ３１のゲートと、トランジスタＱ３２のゲートと、トランジスタＱ３２のドレインと、トランジスタＱ３３のソースとは互いに接続されており、これらの接続点の電圧がバイアス電圧Ｖｂ３として出力される。

トランジスタＱ２４のゲートと、トランジスタＱ２８のゲートと、トランジスタＱ３３のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Ｖｂ４として出力される。

トランジスタＱ２８のソースとトランジスタＱ２９のドレインとは互いに接続されている。トランジスタＱ２９のソースは電源ＶＤＤに接続されている。トランジスタＱ３３のソースとトランジスタＱ３４のドレインとは互いに接続されている。トランジスタＱ３４のソースは電源ＶＤＤに接続されている。トランジスタＱ２９のゲートとトランジスタＱ３４のゲートとは互いに接続されており、これらの接続点の電圧がバイアス電圧Ｖｂ５として出力される。

以上の構成のバイアス電圧発生回路４ｄは、抵抗Ｒを流れる電流というアナログの入力から、バイアス電圧Ｖｂ１〜Ｖｂ５という複数のアナログの出力を同時に得る回路である。抵抗Ｒを流れる電流値はデジタル制御回路からの制御信号ｓ２にて決定される。また外部からのバイアス電圧設定信号ｓ３によっても電流値を任意に決定できる構成である。バイアス電圧発生回路４ｄは、図７に示すようにＤＡ変換回路で構成するようにしてもよい。

図７に示すバイアス電圧発生回路４ｄはデコーダ４ｌにて、制御信号ｓ２、または、バイアス電圧設定信号ｓ３が用いられる場合の制御信号ｓ２を、ＤＡ変換回路に入力するのに適当なデジタル制御信号に変換し、この制御信号を各ＤＡ変換器でアナログのバイアス電圧Ｖｂに変換する構成である。入力するデジタル信号を変化させることにより、発生するアナログのバイアス電圧を変化させることができるので、パイプラインＡＤ変換回路４ａから出力されるデジタル値の係数ｓ１ｋを処理して得られるデジタル信号を用いて効率よくバイアス電圧を制御することができる。また、ＤＡ変換器の数はバイアス電圧Ｖｂの数に一致させて用意すればよく、例えば各ステージの増幅器が図５で示したように５つのバイアス電圧Ｖｂを用いる場合、発生するバイアス電圧Ｖｂ１〜Ｖｂ５のそれぞれに対応したＤＡ変換器ＤＡＣ１１〜ＤＡＣ１５を備えるとよい。バイアス電圧発生回路４ｄは、複数のバイアス電圧Ｖｂのそれぞれを各ＤＡ変換器を用いて個別に変化させる。そして、増幅器の使用する数だけバイアス電圧Ｖｂを発生するので、効率のよいバイアス電圧Ｖｂの発生を行うことができる。

次に、図８に各段のバイアス電圧Ｖｂを設定するフローを示す。Ｓ１で初期バイアス電圧Ｖｂを設定すると増幅器１１２の初期電流値が決定される。Ｓ２では、デジタル係数検出／制御回路４ｂが各ステージから設定したバイアス電圧Ｖｂでの係数ｓ１ｋ、すなわちパイプラインＡＤ変換回路４ａの２倍増幅回路１１１の特性を検出する。特性の一例としては２倍増幅回路１１１のゲインがあり、バイアス電圧Ｖｂを設定した結果得られる２倍増幅回路１１１のゲインを補正値と呼ぶ。２倍増幅回路１１１のゲインの詳細な求め方は後述する。Ｓ３では、補正値が収束値に達しているか否かを判定する。収束していなければＳ４で、係数ｓ１ｋを検出した結果に応じた制御信号ｓ２を生成し、補正値が収束値に近づくようにバイアス電圧Ｖｂを変更して増幅器１１１の電流値を変更し、Ｓ２に戻る。新たなバイアス電圧Ｖｂで補正値を再度求めて、Ｓ３に進む。Ｓ３で補正値が収束値に達していればＳ５へ進んでバイアス電圧Ｖｂの設定を終了する。この繰り返し操作を補正値が予め設定された収束値に収束するまで行うことで、突発的に発生するエラーを吸収し最適バイアス電圧Ｖｂを得ることができる。

ここで、補正値が収束値に達しているか否かを判定するには、例えば図１３で最初にセトリング特性が曲線ｃ１であったとして、増幅器の電流を減少させる余地があるので電流を次第に減少させる場合に、曲線が、所定時間ｔ１に出力電圧Ｖｏｕｔが所定電圧Ｖ１に安定する曲線ｃ４となっているかどうかを判定すればよい。曲線ｃ１から曲線ｃ４までは所定時間ｔ１までに出力電圧Ｖｏｕｔが所定電圧Ｖ１に安定しているが、それよりも電流を減少させると曲線ｃ５のように所定時間ｔ１で所定電圧Ｖ１に達しないため、再び電流を増加させ、曲線ｃ４となる電流の条件、すなわちバイアス電圧Ｖｂの条件が求まったところで補正値が収束値に達したと判定する。

また、例えば図１３で最初にセトリング特性が曲線ｃ５であったとして、増幅器の電流を増加させる必要がある場合も、曲線が、所定時間ｔ１に出力電圧Ｖｏｕｔが所定電圧Ｖ１に安定する曲線ｃ４となっているかどうかを判定すればよい。曲線ｃ５から曲線ｃ４までは、補正値が変化し続けるが、曲線ｃ３以降（曲線ｃ５から、曲線ｃ３あるいはｃ２あるいはｃ１まで）の補正値は変化しないはずであり、曲線ｃ４となる電流の条件、すなわちバイアス電圧Ｖｂの条件が求まったところで補正値が収束値に達したと判定する。

従って、図８のフローチャートでは、何回か補正値を変化させるように繰り返しのステップを実行する。これにより、必要最低限の電流が流れるようにバイアス電圧Ｖｂを設定することができるため、消費電流を少なく抑えることができる。

なお、ＡＤ変換回路のアナログ回路の特性を表す係数を、ＡＤ変換回路からのデジタル値を加工して得られる値とする場合には、前記２倍増幅回路１１１の特性として、段のゲインやゲインエラーなどを用いることができる。図４の構成の場合、係数ｓ１ｋそのものがゲインやゲインエラーを表していてもよいが、係数ｓ１ｋをデジタル係数検出／制御回路４ｂで加工してゲインやゲインエラーを表す係数を演算することもできる。デジタル係数検出／制御回路４ｂが最終的に２倍増幅回路１１１の特性として認識する係数をゲインとした場合には、２や２に非常に近い値を収束値に設定し、該係数をゲインエラーとした場合には０を収束値に設定することが適当である。ゲインやゲインエラーを求める回路は、ＡＤ変換回路具備回路４のようにＡＤ変換結果Ｄｋを補正する構成においては、該補正のために元々備えられているものである。ＡＤ変換回路具備回路４の場合には、デジタル係数検出／制御回路４ｂに、ゲインやゲインエラーを求める回路が備えられている。従って、ゲインやゲインエラーを表す係数を発生するための新たな回路は不要である。なお、パイプラインＡＤ変換回路では、各段のデジタル出力数に応じて、ゲインを２以外（例えば４や８）に取る場合もあるが、これらの場合にも本件は適用できる。

このとき良否判定に用いる外部出力端子４Ｔから出力される値は、係数をゲインとした場合には２や２に非常に近い値であり、それ以外の値が得られた場合はパイプラインＡＤ変換回路４ａやデジタル係数検出／制御回路４ｂ、もしくはデジタル補正回路４ｃの動作不良が考えられる。また該係数をゲインエラーとした場合には０に非常に近い値であり、大きく異なる値が得られた場合には、この場合にも上記各回路の動作不良が考えられる。なお、パイプラインＡＤ変換回路では、各段のデジタル出力数に応じて、ゲインを２以外（例えば４や８）に取る場合もあるが、これらの場合にも本件は適用できる。

なお、ここではデジタル係数検出／制御回路４ｂが最終的に２倍増幅回路１１１の特性として認識する係数（補正値）を、ゲインそのものやゲインエラーそのもので表しているが、これに限らず、ゲインやゲインエラーの関数や演算結果などをも含めた、ゲインの指標やゲインエラーの指標であればよい。

段の２倍増幅回路１１１のゲインの求め方の一例は、非特許文献２に詳細が述べられているが、図４および図１２を用いて要点のみを説明する。ｋ段目のステージ（ＳＴＡＧＥｋ）の増幅器の入出力特性が図１２（ｂ）に示す状態であるとして、アナログ入力値Ｖres（ｋ−１）にゼロを入力し、ステージ中のｓｕｂＤＡ変換器のデジタル値を外部から強制的に『Ｄ＝０』と『Ｄ＝１』とする。各々の場合でアナログ出力値Ｖres（ｋ）は同図のＯＵＴ１、ＯＵＴ２となり、この差『ＯＵＴ１−ＯＵＴ２』がゲインとなる。理想的な場合は２が得られるが、実際に製造したデバイスでは２以下となることが多い。また非特許文献３では、アナログ入力値にゼロだけでなく２種類の値を用い、各々で『ＯＵＴ１−ＯＵＴ２』と同様の計算を行うことにより２種類のゲインが得られる算出方法もある。前記係数ｓ１ｋは、ＯＵＴ１−ＯＵＴ２を表す値としてデジタル係数検出／制御回路４ｂに入力されてもよいし、ＯＵＴ１・ＯＵＴ２を個別に表す係数として順次デジタル係数検出／制御回路４ｂに入力され、デジタル係数検出／制御回路４ｂでＯＵＴ１−ＯＵＴ２が演算されるようになっていてもよい。

また、変換速度が変動するようなアプリケーションで、パイプラインＡＤ変換回路４ａの各段の２倍増幅回路１１１の電流を変えたい場合、例えばパイプラインＡＤ変換回路４ａを遅く動作させるときに電流を減らしたい場合には、図４に示すように外部からの前記バイアス電圧設定信号ｓ３によってデジタル係数検出／制御回路４ｂを動作させ、図８に示した収束処理のフローに従って新たなバイアス電圧Ｖｂを設定し、各増幅器の電流を調整する。このとき、バイアス電圧発生回路４ｄは直接入力されるバイアス電圧設定信号ｓ３によって動作可能な状態になる。これにより、図１３のように所定時間ｔ１までに所定電圧Ｖ１に達している必要がある場合と、所定時間ｔ２までに所定電圧Ｖ１に達している必要がある場合とのそれぞれに対して低消費電力となる最適な電流を設定することができる。また、バイアス電圧Ｖｂを再設定する必要がある時にのみ、デジタル係数検出／制御回路４ｂおよびバイアス電圧発生回路４ｄを動作可能とすることができるので、消費電力を削減することができる。

ＡＤ変換回路具備回路４では、以上のようにして、増幅器に与えるバイアス電圧Ｖｂを、特性が必要な補正値に収束するまで変化させて決定することができ、増幅器に常に最適なバイアス電圧Ｖｂを与えることができる。またこのときの係数は外部出力端子４Ｔで常にモニタできるので、必要であればＩＣ外部よりバイアス電圧設定信号ｓ３を制御することで自律的な電流制御系に介入することも可能である。これは、モニタした係数に対応するバイアス電圧制御信号を必ずしも用いる必要はなく、場合によっては、得られた係数に対応するバイアス電圧より低い電圧または高い電圧を敢えて与える制御信号を用いてもよいからである。得られた係数に対応するバイアス電圧より低い電圧または高い電圧を外部から与えて、元々作りこまれている予め設定された係数とバイアス電圧制御信号との組み合わせ表から外れる別の使用をすることで、自律的な電流制御系に介入することになる。

図４の構成では、アナログ回路である２倍増幅回路１１１の動作状態を調整することにより、２倍増幅回路１１１の所定の特性が所望の特性となる状態を保ったまま、例えばパイプラインＡＤ変換回路４ａの同じ入力電圧Ｖｉｎに対してデジタル出力Ｄｏｕｔの値に影響を与えない状態のまま、２倍増幅回路１１１での消費電力が極力小さくなるようにパイプラインＡＤ変換回路４ａを制御することができる。すなわち、２倍増幅回路１１１の特性に製造毎のばらつきがあっても、製造された個々の２倍増幅回路１１１の特性に合わせた低消費電力化を図ることができる。また、増幅器１１２の設計においてマージンを大きく取り過ぎないようにするために、増幅器１１２のパラメータを可変とする回路を同時に作りこんでそのパラメータ設定を行うことにより製造時の特性ばらつきや多様な使用モードに対応させる場合には、２倍増幅回路１１１の製造時に完成後の特性が予測できないために、製造後に適切なパラメータ設定を行うことが困難になるが、図４の構成によれば２倍増幅回路１１１の完成後の特性を自動的又は必要に応じた指示により検出するので、製造後の２倍増幅回路１１１に必要以上のマージンを持たず精度よく使用することができる。

このように、図４の構成によれば、製造毎にばらつきのある２倍増幅回路１１１の所定の特性や外部状態を含む動作状態を表す係数を求め、その特性や外部状態を含む動作状態に応じて２倍増幅回路１１１の動作状態を調整することによりパイプラインＡＤ変換回路を制御できるため、増幅器１１２のパラメータ操作のみでは実現困難な精度の向上や消費電流の削減が見込める。これにより、製造された２倍増幅回路１１１を精度よく使用することができ、かつ、該増幅器１１２の消費電力および回路規模を低減することのできるＡＤ変換回路具備回路（電子回路装置）を実現することができる。

また、図４の構成におけるＡＤ変換回路は複数段のステージからなるパイプラインＡＤ変換回路であり、変換速度、変換精度、および、消費電流のバランスが優れているＡＤ変換回路である。従って、このようなパイプランＡＤ変換回路の２倍増幅回路１１１の所定の特性や外部状態を含む動作状態を検出して動作状態を調整する場合には、２倍増幅回路１１１の補正前の性能もある程度得られ、デジタル補正回路４ｃの負荷を減らすことができる。

また、図４の構成では、デジタル係数検出／制御回路４ｂは係数ｓ１ｋのデジタル処理を行う回路であり、さらには、係数ｓ１ｋの検出結果に応じて制御信号ｓ２をデジタル処理により生成して出力する回路である。また、デジタル補正回路４ｃは、パイプラインＡＤ変換回路４ａからのデジタル出力Ｄ１〜ＤＮを係数ｓ１ｋにより補正してデジタル出力Ｄｏｕｔ´を出力するデジタル処理回路である。パイプラインＡＤ変換回路４ａを始め、ＡＤ変換回路の出力は一般にデジタル値であることから、ＡＤ変換回路からの出力を処理する回路がデジタル処理回路であれば、ＡＤ変換回路のデジタル出力値を最も効率良く利用することができ、付加的なアナログ回路の必要がなくなる。

また、該係数を外部出力端子から電子回路装置外部に出力しモニタすることにより該電子回路装置の良否判定のためのテストを容易に低コストで行うことができる。

なお、前記パイプラインＡＤ変換回路４ａには最終段を除いた各ステージにアナログ回路としての２倍増幅回路１１１が設けられているが、特性の検出および動作状態の調整の対象となるステージは全部であってもよいし、この中の幾つかのみであってもよいのは言うまでもない。

〔実施例２〕
図９に、本実施例に係るＡＤ変換回路具備回路（電子回路装置）５の構成を示す。ＡＤ変換回路具備回路５は補正型ＡＤ変換回路を構成しており、実施例１のＡＤ変換回路具備回路４（図４参照）のバイアス電圧発生回路４ｄをパイプラインＡＤ変換回路４ａの１段目〜Ｎ−１段目までの全段に備えている。従って、各段で最適なバイアス電圧Ｖｂを設定することが可能になる。以下、各バイアス電圧発生回路を５ｄｋ（ｋ＝１〜Ｎ−１）とする。その他、図４のＡＤ変換回路具備回路４における各参照符に含まれる「４」という数字を「５」という数字に置き換えて、同等の部材とする。

また、ＡＤ変換回路具備回路５では、デジタル係数検出／制御回路５ｂのデジタル係数検出回路による係数ｓ１ｋの検出と、デジタル係数検出／制御回路５ｂのデジタル制御回路による制御とを、ＩＣ内で自律的に行うことができる。この場合、ＩＣの外部から信号処理の指示を与える必要がない。

１段目〜Ｎ−１段目までの全段にバイアス電圧発生回路を備えた場合の制御方法は、各段別個にバラバラな順序で設定しても構わないが、図１０に示すフローチャートに従って設定すると効率が良い。

一般に補正型ＡＤ変換回路では、Ｎ−１段目での係数はＮ段目のデジタル出力を用いて求め、またＮ−２段目の係数は既に係数が求まっているＮ−１段目とＮ段目のデジタル出力を用いて求めるように、後段から前段へと順に補正される。よって、バイアス電圧もこれに従って設定する。複数段からなるパイプラインＡＤ変換回路全体の電流値を最適にするには、図１０においてＳ１１でｋ＝Ｎ−１とした後、Ｓ１２でまずｋ段目すなわちＮ−１段目の電流値を決めるためにＮ−１段目の補正値を用いてＮ−１段目のバイアス電圧Ｖｂを設定する。各段のバイアス電圧の設定方法の詳細は図８で前述している。次にＳ１３でｋ＝１となっているか否かを判定する。ｋ＝１でなければＳ１４へ進んでｋ＝ｋ−１とし、Ｓ１２へ戻る。Ｓ１２ではｋ段目すなわちＮ−２段目の電流値を決めるためにＮ−２段目の補正値を用いてＮ−２段目のバイアス電圧Ｖｂを設定する。この時には既にバイアス電圧Ｖｂが決定してパイプライン動作しているＮ−１段目のデジタル出力も用いてＮ−２段目の係数を求める。こうして後段から前段へと各ステージのバイアス電圧Ｖｂを設定していく。Ｓ１３でｋ＝１となって最上位の１段目まで各段で最適な電流となるバイアス電圧Ｖｂを決定したら、Ｓ１５へ進んで全段のバイアス電圧Ｖｂの設定が終了する。これにより、パイプラインＡＤ変換回路５ａ全体を最適電流値で動作させることができる。

また、バイアス電圧発生回路をパイプラインＡＤ変換回路５ａの増幅器を備える段の全てに備えた場合、バイアス設定信号ｓ３はパイプラインＡＤ変換回路５ａの各段に個別に設定できる構成にして、要求に応じて必要な段のみバイアス電圧Ｖｂを設定することもできる。

以上のように、本実施例によれば、バイアス電圧発生回路をパイプラインＡＤ変換回路５ａの２倍増幅回路１１１を備える各段に備えているので、要求に応じた必要な段のバイアス電圧Ｖｂのみを設定することができる。

また、バイアス電圧Ｖｂを、パイプラインＡＤ変換回路５ａの後段から前段へと順次決定していくので、各段を最適なバイアス電圧Ｖｂに設定でき、パイプラインＡＤ変換回路５ａの各段を最適な電流値にて動作させることが可能になる。

また、バイアス電圧Ｖｂを、パイプラインＡＤ変換回路５ａの２倍増幅回路１１１を備える段の最終段から初段まで順次決定していくので、全段を最適なバイアス電圧Ｖｂに設定でき、パイプラインＡＤ変換回路５ａ全体を最適な電流値にて動作させることが可能になる。

また、パイプラインＡＤ変換回路５ａの各段のバイアス電圧発生回路は、外部からのバイアス電圧設定信号ｓ３によって個別に動作可能な状態になるので、該バイアス電圧設定信号ｓ３によって、要求に応じた必要な段のバイアス電圧Ｖｂのみを設定することが可能となる。

またこのときの係数は外部出力端子５Ｔで常にモニタできるので、良否判定に用いてもよいし、必要であれば外部よりバイアス電圧設定信号ｓ３を制御することで自律的な電流制御系に介入することも可能である。これは、モニタした係数に対応するバイアス電圧制御信号を必ずしも用いる必要はなく、場合によっては、得られた係数に対応するバイアス電圧より低い電圧または高い電圧を敢えて与える制御信号を用いてもよいからである。得られた係数に対応するバイアス電圧より低い電圧または高い電圧を外部から与えて、元々作りこまれている予め設定された係数とバイアス電圧制御信号との組み合わせ表から外れる別の使用をすることで、自律的な電流制御系に介入することになる。

以上、各実施例について述べた。なお、以上に述べた電子回路装置はアナログ回路でもアナログ・デジタル混在回路でもよく、デバイスユニットとしてのカメラモジュールや、商品としての携帯電子機器（携帯電話など）も含まれる。

また、電子回路装置は、係数検出回路や制御回路、補正回路が、アナログ回路やＡＤ変換回路と共にＩＣとして１パッケージ化されていてもよいが、これに限らず、上記各回路ごとに形成された個別のＩＣパッケージがピンを介して相互接続されたものであってもよい。

また、所定の特性の検出対象となるアナログ回路と、該アナログ回路を制御する制御手段とは、１対１、１対多、多対１のいずれで組み合わされていてもよいものである。

また、検出対象となる所定の特性が複数個存在している場合に、検出手段は検出の対象を演算により係数として検出するようにしてもよい。これにより、複数個の検出の対象を効率的に検出することができる。

また、係数の検出と、制御手段による制御とを、ＩＣ内で自律的に行うようにすれば、ＩＣの外部から信号処理の指示を与える必要がない。

本発明は、ＡＤ変換回路を備える電子回路装置、とりわけパイプラインＡＤ変換回路を備える電子回路装置に好適に適用することができる。

本発明の実施例１における第１の電子回路装置の要部構成を示すブロック図である。 本発明の実施例１における第２の電子回路装置の要部構成を示すブロック図である。 本発明の実施例１における第３の電子回路装置の要部構成を示すブロック図である。 本発明の実施例１における第４の電子回路装置の要部構成を示すブロック図である。 図４の電子回路装置が備える増幅器の構成を示す回路ブロック図である。 図４の電子回路装置が備えるバイアス電圧発生回路の第１の例の構成を示す回路図である。 図４の電子回路装置が備えるバイアス電圧発生回路の第２の例の構成を示す回路ブロック図である。 図４の電子回路装置によるバイアス電圧設定フローを示すフローチャートである。 本発明の実施例２における電子回路装置の要部構成を示すブロック図である。 図９の電子回路装置によるバイアス電圧設定フローを示すフローチャートである。 従来技術を示すものであり、電子回路装置の要部構成を示すブロック図である。 （ａ）ないし（ｅ）は、増幅器の入出力関係を示すグラフである。 増幅器のセトリング特性を示すグラフである。

符号の説明

１ アナログ回路具備回路（電子回路装置）
２〜５ ＡＤ変換回路具備回路（電子回路装置）
１ａ アナログ回路を含む回路
２ａ ＡＤ変換回路（アナログ回路を含む回路）
３ａ〜５ａ パイプラインＡＤ変換回路（アナログ回路を含む回路、ＡＤ変換回路）
１ｂ、２ｂ 係数検出／制御回路（検出手段、制御手段）
３ｂ、４ｂ デジタル係数検出／制御回路（検出手段、制御手段）
２ｃ 補正回路（補正手段）
３ｃ、４ｃ デジタル補正回路（補正手段）
４ｄ、５ｄｋ バイアス電圧発生回路
ｓ１、ｓ１１〜ｓ１Ｎ
係数
ｓ３ バイアス電圧設定信号
１Ｔ〜５Ｔ バイアス電圧設定信号
１１２ 増幅器（アナログ回路）

Claims (23)

1. アナログ入力信号をデジタル値に変換して出力するパイプラインＡＤ変換回路と、上記パイプラインＡＤ変換回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られる上記係数に応じて上記パイプラインＡＤ変換回路の消費電力を調整する制御手段と、上記パイプラインＡＤ変換回路のＡＤ変換によって得られるデジタル値を上記係数に応じて補正する補正手段とを備え、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であり、
   上記検出手段によって検出された上記係数を出力する外部出力端子を備えているＩＣからなることを特徴とする電子回路装置。
2. アナログ入力信号をデジタル値に変換して出力するパイプラインＡＤ変換回路と、上記パイプラインＡＤ変換回路の所定の特性を係数として検出する検出手段と、上記検出手段により得られる上記係数に応じて上記パイプラインＡＤ変換回路の消費電流を調整する制御手段と、上記パイプラインＡＤ変換回路のＡＤ変換によって得られるデジタル値を上記係数に応じて補正する補正手段とを備え、上記係数はデジタル信号であり、上記検出手段はデジタル処理を行う回路であり、
   上記検出手段によって検出された上記係数を出力する外部出力端子を備えているＩＣからなることを特徴とする電子回路装置。
3. 上記所定の特性は、上記電子回路装置の製造時の工程の一部にて得られる特性、および、上記電子回路装置の使用時において得られる特性の少なくとも一方であることを特徴とする請求項１または２に記載の電子回路装置。
4. 上記検出手段は、上記アナログ回路の検出の対象を係数として検出することを特徴とする請求項１ないし３のいずれか１項に記載の電子回路装置。
5. 上記検出の対象は複数個あり、上記検出手段は上記検出の対象を演算により係数として検出することを特徴とする請求項４に記載の電子回路装置。
6. 上記係数はデジタル信号であり、
   上記検出手段はデジタル処理を行う回路であることを特徴とする請求項５に記載の電子回路装置。
7. 上記アナログ回路の動作状態はデジタル信号によって調整され、
   上記制御手段は上記検出結果に応じて上記アナログ回路の動作状態を調整するための信号をデジタル処理により生成して出力する回路であることを特徴とする請求項４ないし６のいずれか１項に記載の電子回路装置。
8. 上記係数の検出と、上記制御手段による制御とを、ＩＣ内で自律的に行うことを特徴とする請求項７に記載の電子回路装置。
9. 上記アナログ回路は増幅器を含んでおり、
   上記制御手段は、上記増幅器の消費電流を調整することにより上記アナログ回路の消費電流を調整することを特徴とする請求項１ないし８のいずれか１項に記載の電子回路装置。
10. 上記アナログ回路は、上記増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を含んでおり、
    上記制御手段は、上記バイアス電圧発生回路により発生される上記バイアス電圧を変化させることにより上記アナログ回路の消費電流を調整することを特徴とする請求項９に記載の電子回路装置。
11. 上記バイアス電圧発生回路は、入力される電流により、発生する上記バイアス電圧が変化することを特徴とする請求項１０に記載の電子回路装置。
12. 上記バイアス電圧発生回路は、入力される電流により、発生する複数の上記バイアス電圧が同時に変化することを特徴とする請求項１１に記載の電子回路装置。
13. 上記バイアス電圧発生回路は、入力されるデジタル信号により、発生する上記バイアス電圧が変化するＤＡ変換回路であることを特徴とする請求項１２に記載の電子回路装置。
14. 上記バイアス電圧発生回路は、複数の上記バイアス電圧を発生し、複数の上記バイアス電圧のそれぞれに対して上記ＤＡ変換回路を備えていることを特徴とする請求項１３に記載の電子回路装置。
15. 上記バイアス電圧発生回路が備える上記ＤＡ変換回路の数は、上記増幅器に与える上記バイアス電圧の数と一致していることを特徴とする請求項１４に記載の電子回路装置。
16. 上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって動作可能な状態になることを特徴とする請求項１０ないし１５のいずれか１項に記載の電子回路装置。
17. 上記制御手段は上記係数が予め設定された収束値になるまで再帰的に上記バイアス電圧発生回路の発生するバイアス電圧を変化させることにより、上記アナログ回路の消費電流を調整することを特徴とする請求項１０ないし請求項１６のいずれか１項に記載の電子回路装置。
18. 上記係数は上記ＡＤ変換回路のパイプライン各段の増幅器のゲインの指標であることを特徴とする請求項１ないし１７のいずれか１項に記載の電子回路装置。
19. 上記係数は上記ＡＤ変換回路のパイプライン各段の増幅器のゲインエラーの指標であることを特徴とする請求項１ないし１７のいずれか１項に記載の電子回路装置。
20. 上記パイプラインＡＤ変換回路の増幅器に与えるバイアス電圧を発生するバイアス電圧発生回路を、上記パイプラインＡＤ変換回路の複数段に備えることを特徴とする請求項１ないし１９のいずれか１項に記載の電子回路装置。
21. 上記バイアス電圧を、上記パイプラインＡＤ変換回路の後段から前段へと順次決定していくことを特徴とする請求項２０に記載の電子回路装置。
22. 上記バイアス電圧を、上記増幅器を備える段の最終段から初段まで順次決定していくことを特徴とする請求項２１に記載の電子回路装置。
23. 上記パイプラインＡＤ変換回路の各段の上記バイアス電圧発生回路は、外部からのバイアス電圧設定信号によって個別に動作可能な状態になることを特徴とする請求項２０ないし２２のいずれか１項に記載の電子回路装置。

Images