JP2006261973A - 増幅回路及び増幅回路の制御方法 - Google Patents
増幅回路及び増幅回路の制御方法 Download PDFInfo
- Publication number
- JP2006261973A JP2006261973A JP2005075589A JP2005075589A JP2006261973A JP 2006261973 A JP2006261973 A JP 2006261973A JP 2005075589 A JP2005075589 A JP 2005075589A JP 2005075589 A JP2005075589 A JP 2005075589A JP 2006261973 A JP2006261973 A JP 2006261973A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output voltage
- amplification characteristic
- correction
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路1は、基準入力状態KJを検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値K1を保持する第一基準値保持部50と、増幅特性設定値に対する増幅特性実測値の差を縮小させる補正信号HSを生成する補正信号生成部30と、第一基準値K1を、補正信号HSに基づき補正する第一増幅特性補正部40とを備えている。
【選択図】図1
Description
このシステムは、インターホンの音声信号を増幅する増幅回路と、インターホンの近くに設置した一定レベルの基準音を発生する基準音発生装置と、音声信号を増幅する増幅回路とを備えている。さらに、このシステムは、音声信号をデジタルデータに変換するA/D変換回路と、A/D変換回路の出力データをそれに対応する利得調整データと対照する利得調整参照テーブルと、増幅回路の利得調整を行う利得調整回路とを含んでいる。
すなわち、センサ及び増幅回路からなるモジュールに、特許文献1における基準音発生装置に相当する、センサに基準の物理量を入力するセンサ基準入力装置を設ければ、特許文献1に開示されるシステムと同様に、センサに基準の物理量を入力したとき得られる出力信号に基づいて、増幅回路の増幅特性を調整することが可能となる。
図1は、本発明にかかる増幅回路1を説明するための原理図である。図1には、センサ2と、センサ2に接続されてセンサ2から出力される検知信号KSを増幅して出力する増幅回路1と、このセンサ2が接続された状態の増幅回路1の特性を測定する出荷試験装置3と、が示されている。
増幅回路1Aは、増幅部10と、予め設定されたゲイン値である第一基準値K1を保持する第一基準値保持部50と、補正信号HSを発生する補正信号発生部30Aと、第一基準値K1を、補正信号HSに基づき補正し、補正されたゲイン補正値GT(増幅特性補正値ZT)を増幅部10に出力する第一アップダウンカウンタ40A(第一増幅特性補正部)とを備えている。さらに、所定の第二基準値K2を保持する第二基準値保持部80と、第二基準値K2を、補正信号HSに基づき補正する第二アップダウンカウンタ90(第二増幅特性補正部)とを備えている。
一方、スイッチSWY1B〜SWYnBについても同様に制御されているので、同様に、ON制御されたスイッチに接続された中間タップの基準電位VBとして出力される。
なお、本明細書では、基準電位VA,VBの電位差を基準電圧VABと称する。
増幅部10は、3つの公知のオペアンプOP1〜OP3と、オペアンプOP1,OP2のゲイン調整を行うための抵抗調整部11,12と、オペアンプOP3のオフセット調整を行うための微小電圧生成部13と、抵抗素子R2,R3とを含んでいる。
このうち微小電圧生成部13は、微小電圧生成部70(図3参照)の回路を用いれば同様に構成することができる。
ゲインG=(RX/R2*2)+1 式(1)
出力VO=VOF+(VI1−VI2)*G 式(2)
従って、抵抗調整部11,12における抵抗値RXを調整することにより、ゲインGの設定を行うことができ、微小電圧生成部13におけるオフセット電圧VOFを調整することにより、出力VOのオフセットの設定を行うことができる。
なお、第一実施形態では、ゲインGの調整のみを行う場合について例示する。従って、オフセット電圧VOFは所定の電圧値に固定されている。
この回路は、直列に接続されたn+1段の抵抗素子RX0〜RXnと、このうち抵抗素子RX1〜RXnの両端を短絡するスイッチSWX1〜SWXnとを備えている。また、スイッチSWX1〜SWXnは、ゲイン補正値GTによりON/OFF制御されている。スイッチがON制御されると、対応する抵抗素子の両端の抵抗値は0になる。端子RA,RB間の(合成)抵抗値RXは、抵抗素子RX0〜RXnの両端の抵抗値を加えた値であるから、ゲイン補正値GTのON/OFF制御の組み合わせに応じて変化することになる。すなわち、ゲイン補正値GTにより端子RA,RB間の抵抗値RXを可変に設定することができる。
なお、抵抗調整部11,12では、このゲイン補正値GTが、増幅部10におけるゲインGに対応するように、抵抗素子RX0〜RX5の抵抗値が設定されている。具体的には、ゲイン補正値GTが00000のときは、ゲインGは1000となり、ゲイン補正値GTが00001のときは、ゲインGは1010となる。以後、ゲイン補正値GTが1増える毎に、ゲインGは10ずつ増えるように設定され、ゲイン補正値GTが、11111のときには、ゲインGは1310となるように設定されている。また、このようにするための抵抗素子RX0〜RX5の抵抗値は、式(1)に基づき、RX0=R2*999/2、RX1=R2*9/2、RX2=R2*19/2、RX3=R2*39/2、RX4=R2*79/2、RX5=R2*159/2に設定されている。
セレクタ100は、ゲイン値GT1及びゲイン値GT2のうちいずれか1つを選択して増幅部10にゲイン補正値GTを設定する。また、ゲイン補正値GTは、故障信号生成部110にも出力される。
また、オペアンプ32は、基準出力電圧目標下限値V2及び出力信号SSの電圧値を比較判定し、制御出力UPを出力する。すなわち、基準出力電圧目標下限値V2<出力信号SSの場合には制御出力UPにローレベルを出力し、基準出力電圧目標下限値V2>出力信号SSの場合には、制御出力UPにハイレベルを出力する。
なお、制御出力XEQは、図示しない制御部に出力され、制御部における補正信号HSを生成か否かの判断に用いられる。
以上により、補正信号発生部30Aにより生成される、制御出力UP,DOWN,COUNTは、補正信号HSとして、第一アップダウンカウンタ40A、第二アップダウンカウンタ90及び故障信号生成部110に出力される。
5入力NORゲート111は、ゲイン補正値GTのビットが全てローレベルであるとき、出力にハイレベルを出力する。また、5入力NANDゲート112は、ゲイン補正値GTのビットが全てハイレベルであるとき、ハイレベルを出力する。
比較の結果、出力信号SSの電圧と検知基準出力電圧KKSとが略等しいと判断した場合には、第一基準値K1の初期設定を終了する。それ以外の場合には、ステップS5に進む。
なお、第一実施形態では、基準電圧VAB=1mV及び第二基準値K2=00000(ゲインG=1000)に設定されるので、これらの関係から一意に導かれる基準出力電圧目標値KSMは0.95V〜1.05V(中心値1.0V)に設定される。
この判定の結果、基準出力電圧目標値KSM及び基準出力電圧実測値KSJが一致すると判定した場合には、補正信号HSを生成する手順を終了するため、ステップS24に進む。一致しないと判定した場合には、ステップS23に進む。
制御出力DOWN,UP,COUNTが接続された第二アップダウンカウンタ90において、基準出力電圧目標上限値V1<出力信号SSの場合には制御出力DOWNがハイレベルになるため、その内容がデクリメントされる。一方、基準出力電圧目標下限値V2>出力信号SSの場合には制御出力UPがハイレベルとなるため、その内容がインクリメントされる。すなわち、ゲイン補正値GTは、出力信号SSが基準出力電圧目標値KSMよりも大きい場合には、第二基準値K2に対して下方に補正された値となり、出力信号SSが基準出力電圧目標値KSMよりも小さい場合には、第二基準値K2に対して上方に補正された値となる。このように補正信号HSが制御されているため、出力信号SSは、基準出力電圧目標値KSMに対して収束することになる。補正信号HSが生成された後、再度、基準出力電圧実測値KSJ及び基準出力電圧目標値KSMの比較を行うために、ステップS22に戻る。
これに対して、増幅回路1では、この場合には故障を示す故障信号ERRORを発生する。図示しない制御部により、故障信号ERRORに応じた適切な故障処理を行うことで、異常状態に陥ることを防止することができる。
(第二実施形態)
図11に、第二実施形態にかかる増幅回路1Bを示す。
増幅回路1Bは、第一実施形態にかかる増幅回路1Aに対して、増幅回路1Aにおける第一アップダウンカウンタ40A及び第二アップダウンカウンタ90に代えて、第一演算部40B及び第二演算部90Bを備え、増幅回路1Aにおける補正信号発生部30Aに代えて、A/D変換部35、差分生成部36及び保持部37を備える点でのみ構成が異なる。以下では、第一実施形態と同様の部分については、その説明を簡略化あるいは省略する。
これに対して、第二実施例の増幅回路1Bでは、第二基準値K2に対する多値の補正信号HS2を加減算することにより、一回のステップで補正を行うことができる。このため、補正に掛かる時間の短縮を図ることができる。
図12に、第三実施形態にかかる増幅回路1Cを示す。
増幅回路1Cは、第一実施形態にかかる増幅回路1Aに対して、新たに基準電圧発生部38を備える点と、増幅回路1Aにおける第二基準値保持部80、第二アップダウンカウンタ90及びセレクタ100を備えていない点でのみ構成が異なる。以下では、第一実施形態と同様の部分については、その説明を簡略化あるいは省略する。
実施形態1にかかる増幅回路1では、ゲイン目標値GMに、所定の固定値である第二基準値K2を用いている。従って、基準出力電圧目標値KSM(基準出力電圧目標上限値V1及び基準出力電圧目標下限値V2に挟まれる範囲)には、第二基準値K2に基準電圧VABを乗じて得られた固定値を設定している。
これに対して、実施形態3にかかる増幅回路1Cでは、第一基準値K1及び基準電圧VABに基づき、基準出力電圧目標値KSMを算出する基準電圧発生部38が含まれているため、第一基準値K1に応じて、基準出力電圧目標値KSMを設定することができる。従って、第一実施形態の増幅回路1Cでは必要とされた第二基準値K2を格納する第二基準値保持部80、第二基準値K2に対して補正信号HSに基づき補正する第二アップダウンカウンタ90及びゲイン補正値GTを切り替えるセレクタ100を省くことができ、この部分については簡易な構成とすることができる。
例えば、第一実施例〜第三実施例では、増幅部に対して、帰還抵抗の抵抗値を調整して行うゲイン補正と同様に、オフセットに印加する電圧を調整すれば、オフセット補正を行うことも可能である。本発明はこのようなオフセット補正を行う場合、あるいは、ゲイン補正及びオフセット補正を同時に行う場合についても適用される。
また、第一実施形態〜第三実施形態においては、増幅部にオペアンプを用いて構成する増幅回路について説明したが、本発明はこれに限定されるものではなく、バイポーラトランジスタ、FET素子などを用いて構成して同様に機能するものを用いたものについても適用することができる。
また、本発明において、センサ及び増幅回路の構成形態に制限はなく、例えば、センサ及び増幅回路が一つの基板に搭載されてモジュールを構成する場合にも、当然に適用される。
(付記1) センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持する第一基準値保持部と、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成する補正信号生成部と、前記第一基準値を、前記補正信号に基づき補正する第一増幅特性補正部と、を備える増幅回路。
(付記2) 付記1に記載の増幅回路であって、所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、前記補正信号生成部は、前記基準出力電圧実測値及び前記基準出力電圧目標値を比較する出力電圧比較部を含み、前記補正信号を、前記出力電圧比較部の結果に基づき生成し、前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで、前記補正信号が生成される増幅回路。
(付記3) 付記2に記載の増幅回路であって、前記基準電圧値の基準電圧を発生する基準電圧発生部と、前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、前記補正信号が生成される際には、前記基準電圧を選択する入力選択部と、を含む増幅回路。
(付記4) 付記2に記載の増幅回路であって、所定の第二基準値を保持する第二基準値保持部と、前記第二基準値を、前記補正信号に基づき補正する第二増幅特性補正部と、前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択する増幅特性選択部と,を含み、前記増幅特性設定値は、前記第二基準値であり、前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる増幅回路。
(付記5) 付記4に記載の増幅回路であって、前記第一増幅特性補正部は、前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含み、前記第二増幅特性補正部は、前記補正信号が生成されるのに先立ち、前記第二基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第二アップダウンカウンタを含む増幅回路。
(付記6) 付記2に記載の増幅回路であって、前記増幅特性設定値は、前記第一基準値であり、前記補正信号生成部は、前記第一基準値及び前記基準電圧値に基づき算出して得られる前記基準出力電圧目標値を生成する基準出力電圧目標値生成部を含む増幅回路。
(付記7) 付記6に記載の増幅回路であって、前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含む増幅回路。
(付記8) 付記1に記載の増幅回路であって、前記第一増幅特性補正部の出力が、所定の上限値であり、さらに上方への前記補正信号が入力される場合、または、所定の下限値であり、さらに下方への前記補正信号が入力される場合には、故障を示す故障信号を発生する故障信号検出部を含む増幅回路。
(付記9) センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路の制御方法であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持するステップと、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成するステップと、前記第一基準値を、前記補正信号に基づき補正するステップと、を備える増幅回路の制御方法。
(付記10) 付記9に記載の増幅回路の制御方法であって、所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、前記第一基準値を補正するステップは、前記基準出力電圧実測値及び前記基準出力電圧目標値を比較するステップを含み、前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで実行する増幅回路の制御方法。
(付記11) 付記10に記載の増幅回路の制御方法であって、前記基準電圧値の基準電圧を発生するステップと、前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、前記補正信号が生成される際には、前記基準電圧を選択するステップと、を含む増幅回路の制御方法。
(付記12) 付記10に記載の増幅回路の制御方法であって、所定の第二基準値を保持する第二基準値保持部と、前記第二基準値を、前記補正信号に基づき補正するステップと、前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択するステップと,を含み、前記増幅特性設定値は、前記第二基準値であり、前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる増幅回路の制御方法。
(付記13) 付記10に記載の増幅回路の制御方法であって、前記増幅特性設定値は、前記第一基準値であり、前記補正信号を発生するステップは、前記第一基準値及び前記基準電圧値に基づき、前記基準出力電圧目標値を演算するステップを含む増幅回路の制御方法。
(付記14) 付記9に記載の増幅回路の制御方法であって、前記第一増幅特性補正部の出力が、所定の上限値であり、さらに上方への前記補正信号が入力される場合、または、所定の下限値であり、さらに下方への前記補正信号が入力される場合には、故障を示す故障信号を発生するステップを含む増幅回路の制御方法。
2 センサ
10 増幅部
13 微小電圧生成部
30 補正信号生成部
30A 補正信号発生部
38 基準電圧発生部
40 第一増幅特性補正部
40A 第一アップダウンカウンタ
50 第一基準値保持部
60 セレクタ
70 微小電圧生成部
80 第二基準値保持部
90 第二アップダウンカウンタ
90B 第二演算部
100 セレクタ
110 故障信号生成部
DOWN,UP,COUNT 制御出力
GM ゲイン目標値
GT ゲイン補正値
GT1 ゲイン値
GT2 ゲイン値
KJ 基準入力状態
HS,HS2 補正信号
K 基準出力電圧実測値
K1 第一基準値
K2 第二基準値
KKS 検知基準出力電圧
KS 検知信号
KSJ 基準出力電圧実測値
KSM 基準出力電圧目標値
ZT 増幅特性補正値
Claims (10)
- センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路であって、
前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持する第一基準値保持部と、
所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成する補正信号生成部と、
前記第一基準値を、前記補正信号に基づき補正する第一増幅特性補正部と、
を備える増幅回路。 - 請求項1に記載の増幅回路であって、
所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、
前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、
前記補正信号生成部は、
前記基準出力電圧実測値及び前記基準出力電圧目標値を比較する出力電圧比較部を含み、
前記補正信号を、前記出力電圧比較部の結果に基づき生成し、
前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで、前記補正信号が生成される
増幅回路。 - 請求項2に記載の増幅回路であって、
前記基準電圧値の基準電圧を発生する基準電圧発生部と、
前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、
前記補正信号が生成される際には、前記基準電圧を選択する入力選択部と、
を含む増幅回路。 - 請求項2に記載の増幅回路であって、
所定の第二基準値を保持する第二基準値保持部と、
前記第二基準値を、前記補正信号に基づき補正する第二増幅特性補正部と、
前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、
前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択する増幅特性選択部と,
を含み、
前記増幅特性設定値は、前記第二基準値であり、
前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる
増幅回路。 - 請求項4に記載の増幅回路であって、
前記第一増幅特性補正部は、
前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含み、
前記第二増幅特性補正部は、
前記補正信号が生成されるのに先立ち、前記第二基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第二アップダウンカウンタを含む
増幅回路。 - 請求項2に記載の増幅回路であって、
前記増幅特性設定値は、前記第一基準値であり、
前記補正信号生成部は、
前記第一基準値及び前記基準電圧値に基づき算出して得られる前記基準出力電圧目標値を生成する基準出力電圧目標値生成部
を含む増幅回路。 - 請求項6に記載の増幅回路であって、
前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含む
増幅回路。 - 請求項1に記載の増幅回路であって、
前記第一増幅特性補正部の出力が、
所定の上限値であり、さらに上方への補正を指示する前記補正信号が入力される場合、または、
所定の下限値であり、さらに下方への補正を指示する前記補正信号が入力される場合
には、故障を示す故障信号を発生する故障信号生成部を含む増幅回路。 - センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路の制御方法であって、
前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持するステップと、
所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させるように、前記第一基準値を補正するステップと、
を備える増幅回路の制御方法。 - 請求項9に記載の増幅回路の制御方法であって、
所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、
前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、
前記第一基準値を補正するステップは、
前記基準出力電圧実測値及び前記基準出力電圧目標値を比較するステップを含み、
前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで実行する
増幅回路の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075589A JP4368321B2 (ja) | 2005-03-16 | 2005-03-16 | 増幅回路及び増幅回路の制御方法 |
US11/181,775 US7345536B2 (en) | 2005-03-16 | 2005-07-15 | Amplifier circuit and control method thereof |
KR1020050069247A KR100766352B1 (ko) | 2005-03-16 | 2005-07-29 | 증폭 회로 및 증폭 회로의 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075589A JP4368321B2 (ja) | 2005-03-16 | 2005-03-16 | 増幅回路及び増幅回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261973A true JP2006261973A (ja) | 2006-09-28 |
JP4368321B2 JP4368321B2 (ja) | 2009-11-18 |
Family
ID=37009677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005075589A Expired - Fee Related JP4368321B2 (ja) | 2005-03-16 | 2005-03-16 | 増幅回路及び増幅回路の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7345536B2 (ja) |
JP (1) | JP4368321B2 (ja) |
KR (1) | KR100766352B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428496B1 (en) * | 2001-04-24 | 2008-09-23 | Amazon.Com, Inc. | Creating an incentive to author useful item reviews |
CN101847378B (zh) * | 2009-03-27 | 2012-07-04 | 北京京东方光电科技有限公司 | 源极驱动芯片 |
CN103246304B (zh) * | 2012-02-06 | 2016-08-24 | 炬芯(珠海)科技有限公司 | 一种片内基准电压生成电路、生成芯片及生成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4133008A (en) | 1977-03-14 | 1979-01-02 | Rapicom Inc. | Automatic illumination compensation circuit |
JPH0685940A (ja) | 1992-08-31 | 1994-03-25 | Toshiba Corp | エレベータの遠隔監視システム |
JPH06177780A (ja) * | 1992-12-07 | 1994-06-24 | Uniden Corp | 送信出力安定回路 |
JPH07192879A (ja) | 1993-12-24 | 1995-07-28 | Dainippon Printing Co Ltd | 照度補正増幅器 |
JP4027822B2 (ja) * | 2003-03-11 | 2007-12-26 | 松下電器産業株式会社 | Agc回路 |
-
2005
- 2005-03-16 JP JP2005075589A patent/JP4368321B2/ja not_active Expired - Fee Related
- 2005-07-15 US US11/181,775 patent/US7345536B2/en active Active
- 2005-07-29 KR KR1020050069247A patent/KR100766352B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100766352B1 (ko) | 2007-10-15 |
KR20060101161A (ko) | 2006-09-22 |
JP4368321B2 (ja) | 2009-11-18 |
US7345536B2 (en) | 2008-03-18 |
US20060208795A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304534B2 (en) | Amplifier arrangement, and method for compensating for an offset | |
EP2529481B1 (en) | Instrumentation amplifier calibration method, system and apparatus | |
US9899989B2 (en) | Calibration circuit, integrated circuit having calibration circuit, and calibration method | |
US20030122530A1 (en) | Voltage regulator | |
US10110179B2 (en) | Audio circuit | |
US9654315B2 (en) | Slicer apparatus and calibration method thereof | |
CN110928348A (zh) | 电压调节器和电压调节器的测试方法 | |
TWI448868B (zh) | Voltage regulator | |
US7857505B2 (en) | Method and circuit for correcting sensor temperature dependency characteristic | |
WO2010137088A1 (ja) | インターフェース回路 | |
JP4368321B2 (ja) | 増幅回路及び増幅回路の制御方法 | |
JP4071254B2 (ja) | 電子回路装置 | |
US20160306376A1 (en) | Electronic device and integrated circuit thereof | |
JP2009033638A (ja) | 増幅回路 | |
US7915927B2 (en) | Offset cancellation circuit and a method thereof | |
US9432004B2 (en) | Automatic gain and offset compensation for an electronic circuit | |
US7205799B2 (en) | Input buffer having a stabilized operating point and an associated method | |
JP6521094B2 (ja) | スイッチング電源装置及びドループ特性補正方法 | |
JP5608328B2 (ja) | 定電流回路、及び試験装置 | |
JP4163570B2 (ja) | A/d変換器 | |
JP2010085319A (ja) | センサ信号検出回路、レシオメトリック補正回路及びセンサ装置 | |
US9825613B1 (en) | Resistor calibration system | |
US20230408604A1 (en) | Sensor output compensation circuit | |
JP7289973B2 (ja) | ボルテージレギュレータ | |
WO2021205942A1 (ja) | 信号処理回路および荷重検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070521 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |