WO2010137088A1 - インターフェース回路 - Google Patents
インターフェース回路 Download PDFInfo
- Publication number
- WO2010137088A1 WO2010137088A1 PCT/JP2009/006322 JP2009006322W WO2010137088A1 WO 2010137088 A1 WO2010137088 A1 WO 2010137088A1 JP 2009006322 W JP2009006322 W JP 2009006322W WO 2010137088 A1 WO2010137088 A1 WO 2010137088A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- comparator
- voltage
- control signal
- output
- variable resistance
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
インターフェース回路の校正回路（１０１）において、制御回路（１４０）は校正を実行する場合に、電圧（Ｖ１，ＶＲＥＦ）または電圧（Ｖ１，Ｖ２）が比較器（１３０）に与えられるように、セレクタ（１２０）を制御する。２つの電圧の比較器（１２０）への入力先は、正負入れ替えられる。そしてそれぞれの状態で、制御回路（１４０）は、比較器（１２０）の出力変化時における可変抵抗制御信号（ＵＰＣＯＤＥ，ＤＮＣＯＤＥ）の信号値を求め、求めた信号値の平均値を用いて、終端抵抗の抵抗値を制御するための校正データを求める。
Description
本発明は、メモリインターフェース等のインターフェース回路に関し、特に、バス終端のための終端抵抗の抵抗値を校正する技術に関する。
一般に、インターフェース回路では、バスの終端のために、ＳＳＴＬ(stub busterminated logic)と能動終端(active termination)とが用いられる。能動終端はオンチップ終端(on-chip termination)ともいい、チップ内部の能動終端抵抗（以下、「終端抵抗」という）を用いてバスの終端を行う。能動終端はＳＳＴＬよりも信号伝達特性が良く、データレートが高い。
能動終端において、終端抵抗の抵抗値ずれは信号伝達特性の低下を招く。そしてデータ伝送の高速化に伴い、終端抵抗の抵抗値ずれが信号伝達特性に与える影響は、より顕著に現れる。よって、信号伝達特性の低下を防ぐために、終端抵抗を正確に所望の抵抗値に校正することが求められる。
例えば、特許文献１には、２つの比較器と第１及び第２の可変抵抗、第１の可変抵抗と同一のダミー可変抵抗、第１制御コード発生回路、第２制御コード発生回路とを備え、工程、電圧、または温度に関係なく終端抵抗の抵抗値を校正できる校正回路が開示されている。一方の比較器が第１可変抵抗と外部抵抗が接続される第１のノードと基準電圧ＶＲＥＦを比較し、他方の比較器が第１のノードと、ダミー可変抵抗と第２可変抵抗が接続される第２のノードを比較する。２つの比較器の出力結果に基づいて、第１制御コード発生回路及び第２制御コード発生回路が制御コードを発生する。
また、例えば、特許文献２には、周辺温度の変化等による終端抵抗の抵抗値の変動を補正するインターフェース回路が開示されている。データの送受信が停止しているときに、２つの比較器を用いて複数の抵抗素子が共通接続されているｎｏｄｅ１と、所望の終端抵抗の抵抗値の範囲から算出した上限基準電圧及び下限基準電圧との比較を行い、範囲を超えた場合に範囲内に収まるように補正を行う。
しかしながら、従来の回路構成では、終端抵抗の校正のために、アナログ素子からなる比較器が用いられている。比較器は通常、オフセットを持ち、このオフセットはアナログ素子ばらつきの影響により、それぞれの比較器によってばらばらの値となる。このため、比較器による電圧比較の精度が保証されず、したがって、終端抵抗の抵抗値を必ずしも所望の抵抗値に校正できず、信号伝達特性が低下してしまうという問題があった。
本発明は、上記の点に鑑み、インターフェース回路において、アナログ素子ばらつきの影響を受けることなく、終端抵抗の抵抗値を精度良く校正可能にすることを目的とする。
本発明の第１態様は、終端抵抗の抵抗値を校正する機能を有するインターフェース回路として、終端抵抗として機能する可変抵抗部と、参照抵抗が外付けされるパッドと、前記パッドに接続されており、前記可変抵抗部に抵抗値を制御するための校正データを出力する校正回路とを備え、前記校正回路は、第１の電源と前記パッドとの間に接続されたダミー可変抵抗と、前記第１の電源と第２の電源との間に直列に接続された第１および第２の可変抵抗と、正入力および負入力を有する比較器と、前記ダミー可変抵抗と前記パッドとの間の第１ノードの電圧、前記第１および第２の可変抵抗の間の第２ノードの電圧、並びに、参照電圧を入力とし、これらの電圧の中から、前記比較器の正入力および負入力に与える電圧を、それぞれ選択出力するセレクタと、前記比較器の出力を入力とし、前記ダミー可変抵抗および前記第１の可変抵抗の抵抗値を制御する第１の可変抵抗制御信号と、前記第２の可変抵抗の抵抗値を制御する第２の可変抵抗制御信号と、前記セレクタを制御するセレクタ制御信号とを出力する制御回路とを備え、前記制御回路は、校正を実行する場合において、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧が前記比較器に与えられるように、前記セレクタを前記セレクタ制御信号によって制御した状態で、前記第１または第２の可変抵抗制御信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記第１または第２の可変抵抗制御信号の信号値を基にして、前記校正データを求めるものであり、かつ、前記比較器の出力変化時における前記第１または第２の可変抵抗制御信号の信号値を、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧の前記比較器への入力先を正負入れ替えたそれぞれの状態で求め、求めた信号値の平均値を用いて、前記校正データを求めるものである。
この態様によると、比較器によって、第１ノードの電圧と参照電圧、または第１ノードの電圧と第２ノードの電圧を比較する際に、比較器への入力先が正負入れ替えられる。そしてそれぞれの状態で、比較器の出力変化時における第１または第２の可変抵抗制御信号の信号値が求められ、求めた信号値の平均値を用いて、終端抵抗の抵抗値を制御するための校正データが求められる。このような動作により、比較器のオフセットの影響を受けることなく、精度の高い校正データを求めることができ、したがって、アナログ素子ばらつきの影響を受けることなく終端抵抗を所望の抵抗値に校正することができるので、良好な信号伝達特性を確保することが可能となる。
本発明の第２態様は、終端抵抗の抵抗値を校正する機能を有するインターフェース回路として、終端抵抗として機能する可変抵抗部と、参照抵抗が外付けされるパッドと、前記パッドに接続されており、前記可変抵抗部に抵抗値を制御するための校正データを出力する校正回路とを備え、前記校正回路は、第１の電源と前記パッドとの間に接続されたダミー可変抵抗と、前記第１の電源と第２の電源との間に直列に接続された第１および第２の可変抵抗と、正入力および負入力を有する比較器と、前記ダミー可変抵抗と前記パッドとの間の第１ノードの電圧、前記第１および第２の可変抵抗の間の第２ノードの電圧、並びに、参照電圧を入力とし、これらの電圧の中から、前記比較器の正入力および負入力に与える電圧を、それぞれ選択出力するセレクタと、前記比較器のオフセット補正用のＤＡコンバータと、前記ＤＡコンバータの出力を、前記比較器の正入力または負入力に加算する加算器と、前記比較器の出力を入力とし、前記ダミー可変抵抗および前記第１の可変抵抗の抵抗値を制御する第１の可変抵抗制御信号と、前記第２の可変抵抗の抵抗値を制御する第２の可変抵抗制御信号と、前記セレクタを制御するセレクタ制御信号と、前記ＤＡコンバータに与えるオフセット補正信号とを出力する制御回路とを備え、前記制御回路は、校正を実行する場合において、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧が前記比較器に与えられるように、前記セレクタを前記セレクタ制御信号によって制御した状態で、前記第１または第２の可変抵抗制御信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記第１または第２の可変抵抗制御信号の信号値を基にして、前記校正データを求めるものであり、かつ、前記校正データを求める前に、前記参照電圧が前記比較器の正負入力の両方に与えられるように前記セレクタ制御信号によって前記セレクタを制御した状態で、前記オフセット補正信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記オフセット補正信号の信号値を基にして、オフセット補正データを求め、校正を実行する場合において、前記オフセット補正データを前記ＤＡコンバータに与えるものである。
この態様によると、校正データを求める前に、参照電圧が比較器の正負入力の両方に与えられ、また、正負入力の一方に、オフセット補正信号を受けたＤＡコンバータの出力が加算器によって加算される。この状態で、比較器の出力変化時におけるオフセット補正信号の信号値が求められ、これに基づいてオフセット補正データが求められる。そして、このオフセット補正データは、校正を実行する場合において、ＤＡコンバータに与えられる。このような動作により、比較器のオフセットの影響を受けることなく、精度の高い校正データを求めることができ、したがって、アナログ素子ばらつきの影響を受けることなく終端抵抗を所望の抵抗値に校正することができるので、良好な信号伝達特性を確保することが可能となる。
本発明によると、比較器のオフセットの影響を受けることなく、精度の高い校正データを求めることができ、したがって、アナログ素子ばらつきの影響を受けることなく終端抵抗を所望の抵抗値に校正することができるので、良好な信号伝達特性を確保することが可能となる。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
（実施形態１）
図１は実施形態１に係るインターフェース回路の構成を概略的に示す回路図である。図１に示すインターフェース回路１００は、トランスミッター回路１０２、レシーバ回路１０３、データバスに接続される送信用パッド１０６、および、データバスに接続される受信用パッド１０７を備えている。トランスミッター回路１０２と送信用パッド１０６との間、およびレシーバ回路１０３と受信用パッド１０７との間には、バスの能動終端抵抗として機能する可変抵抗部１０４Ａ，１０４Ｂがそれぞれ設けられている。また、インターフェース回路１００は、能動終端抵抗を校正するための校正回路１０１（２０１，３０１）を備えている。校正回路１０１（２０１，３０１）は、外付けされた参照抵抗Ｒｔｅｒｍとパッド１０５を介して接続されている。そして、校正動作を実行した後、校正データとしての第１および第２の制御コードＵＰＣＯＤＥ，ＤＮＣＯＤＥによって、可変抵抗部１０４Ａ，１０４Ｂの抵抗値を制御する。第１および第２の制御コードＵＰＣＯＤＥ，ＤＮＣＯＤＥは、例えば５ビットで構成される。
図１は実施形態１に係るインターフェース回路の構成を概略的に示す回路図である。図１に示すインターフェース回路１００は、トランスミッター回路１０２、レシーバ回路１０３、データバスに接続される送信用パッド１０６、および、データバスに接続される受信用パッド１０７を備えている。トランスミッター回路１０２と送信用パッド１０６との間、およびレシーバ回路１０３と受信用パッド１０７との間には、バスの能動終端抵抗として機能する可変抵抗部１０４Ａ，１０４Ｂがそれぞれ設けられている。また、インターフェース回路１００は、能動終端抵抗を校正するための校正回路１０１（２０１，３０１）を備えている。校正回路１０１（２０１，３０１）は、外付けされた参照抵抗Ｒｔｅｒｍとパッド１０５を介して接続されている。そして、校正動作を実行した後、校正データとしての第１および第２の制御コードＵＰＣＯＤＥ，ＤＮＣＯＤＥによって、可変抵抗部１０４Ａ，１０４Ｂの抵抗値を制御する。第１および第２の制御コードＵＰＣＯＤＥ，ＤＮＣＯＤＥは、例えば５ビットで構成される。
また、校正回路１０１（２０１，３０１）には、校正イネーブル信号ＣＡＬＥＮがパッド１０８を介して与えられる。この校正イネーブル信号ＣＡＬＥＮは校正動作区間を示す信号であり、例えば、校正イネーブル信号ＣＡＬＥＮがＬレベルからＨレベルに遷移したとき、校正回路１０１（２０１，３０１）は校正動作を開始する。なお、この校正イネーブル信号ＣＡＬＥＮは、必ずしもインターフェース回路１００の外部から与えられる必要はなく、例えば、インターフェース回路１００の内部で発生させてもよい。
図２は図１のインターフェース回路１００がメモリインターフェース回路として機能する場合の概略構成を示す図である。図２の構成では、インターフェース回路１００は、メモリ回路５００と接続されており、書き込みデータを送信用パッド１０６からデータバスを介して送信し、読み出しデータをデータバスを介して受信用パッド１０７から受信する。また、校正イネーブル信号ＣＡＬＥＮはメモリ回路５００からインターフェース回路１００に与えられる。なお、図１のインターフェース回路１００は、メモリインターフェース以外の用途に用いてもかまわない。
図３は本実施形態に係る校正回路１０１の構成を示す回路図である。図３において、電源電位ＶＤＤを与える第１の電源とパッド１０５との間にダミー可変抵抗１１０が接続されており、また、第１の電源と接地電位ＶＳＳを与える第２の電源との間に、第１および第２の可変抵抗１１１，１１２が直列に接続されている。Ｖ１はダミー可変抵抗１１０とパッド１０５との間の第１ノードであり、Ｖ２は第１の可変抵抗１１１と第２の可変抵抗１１２との間の第２ノードである。ダミー可変抵抗１１０および第１の可変抵抗１１１の抵抗値は、後述する制御回路１４０から出力された第１の可変抵抗制御信号ＵＰＣＯＤＥによって制御され、第２の可変抵抗１１２の抵抗値は、制御回路１４０から出力された第２の可変抵抗制御信号ＤＮＣＯＤＥによって制御される。可変抵抗制御信号と抵抗値との関係は、例えば、信号の全ビットが“０”のときは抵抗値が最大値となり、信号値が大きくなるにつれて抵抗値が小さくなり、信号の全ビットが“１”のときに抵抗値が最小値となる、というように定めればよい。なお、この可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥは、校正動作の終了後、第１および第２の制御コードとして用いられる。
図４は第１および第２の可変抵抗１１１，１１２の回路構成例を示す。図４に示すとおり、第１の可変抵抗１１１と第２の可変抵抗１１２とは第２ノードＶ２を挟んで対称的な構造になっており、その動作および抵抗値の制御方法は同様である。また、ダミー可変抵抗１１０の構成および動作は第１の可変抵抗１１１と同様である。さらに、図１に示した可変抵抗部１０４Ａ，１０４Ｂの構成および動作は、第１および第２の可変抵抗１１１，１１２と同様である。
図３に戻り、比較器１３０は、（＋）入力（正入力）および（－）入力（負入力）を有しており、（＋）入力の電圧が（－）入力の電圧よりも高いときはＨレベルを出力する一方、（＋）入力の電圧が（－）入力の電圧よりも低いときはＬレベルを出力する。セレクタ１２０は、第１ノードＶ１の電圧（以下適宜、電圧Ｖ１と称する）、第２ノードＶ２の電圧（以下適宜、電圧Ｖ２と称する）、および参照電圧ＶＲＥＦを入力とし、これらの電圧の中から、比較器１３０の（＋）入力および（－）入力に与える電圧を、それぞれ選択出力する。セレクタ１２０の選択動作は、制御回路１４０から出力されたセレクタ制御信号ＩＮＳＥＬによって制御される。また、参照電圧ＶＲＥＦは、例えば、第１および第２の可変抵抗１１１，１１２の抵抗値が参照抵抗Ｒｔｅｒｍと同一になるような電圧に設定されている。
制御回路１４０は、比較器１３０の出力を入力とし、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥと、セレクタ制御信号ＩＮＳＥＬとを出力する。また、校正イネーブル信号ＣＡＬＥＮを受け、この校正イネーブル信号ＣＡＬＥＮに従って校正動作を行う。
＜校正動作の説明＞
このように構成された校正回路１０１が実行する校正動作について、説明する。本実施形態では、まず、電圧Ｖ１と参照電圧ＶＲＥＦとを比較して、第１の制御コードを決定する（比較工程Ａ）。その後、電圧Ｖ１と電圧Ｖ２とを比較して、第２の制御コードを決定する（比較工程Ｂ）。また、比較工程Ａ，Ｂにおいてそれぞれ、２つの電圧の比較器１３０への入力先を正負入れ替えて、それぞれの状態で比較動作を行うものとする。
このように構成された校正回路１０１が実行する校正動作について、説明する。本実施形態では、まず、電圧Ｖ１と参照電圧ＶＲＥＦとを比較して、第１の制御コードを決定する（比較工程Ａ）。その後、電圧Ｖ１と電圧Ｖ２とを比較して、第２の制御コードを決定する（比較工程Ｂ）。また、比較工程Ａ，Ｂにおいてそれぞれ、２つの電圧の比較器１３０への入力先を正負入れ替えて、それぞれの状態で比較動作を行うものとする。
－比較工程Ａ－
制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第１の比較状態）。
制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第１の比較状態）。
この第１の比較状態で、制御回路１４０は、第１の可変抵抗制御信号ＵＰＣＯＤＥを変化させることによってダミー可変抵抗１１０の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ａとして保持する。例えば、第１の可変抵抗制御信号ＵＰＣＯＤＥを、全ビット“０”の状態からアップカウントしていく。これにより、ダミー可変抵抗１１０の抵抗値が最大値から徐々に小さくなっていき、ダミー可変抵抗１１０と参照抵抗Ｒｔｅｒｍの抵抗比の変化に応じて、ノードＶ１の電圧は上昇する。そして、ノードＶ１の電圧が参照電圧ＶＲＥＦを上回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ａとして保持する。
次に、制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に参照電圧ＶＲＥＦが入力され、（－）入力に電圧Ｖ１が入力されるように、セレクタ１２０を制御する（第２の比較状態）。すなわち、比較器１３０の正負入力が入れ替えられる。
この第２の比較状態で、制御回路１４０は、第１の可変抵抗制御信号ＵＰＣＯＤＥを変化させることによってダミー可変抵抗１１０の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ｂとして保持する。例えば、第１の可変抵抗制御信号ＵＰＣＯＤＥを、全ビット“１”の状態からダウンカウントしていく。これにより、ダミー可変抵抗１１０の抵抗値が最小値から徐々に大きくなっていき、ダミー可変抵抗１１０と参照抵抗Ｒｔｅｒｍの抵抗比の変化に応じて、ノードＶ１の電圧は下降する。そして、ノードＶ１の電圧が参照電圧ＶＲＥＦを下回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ｂとして保持する。
そして、制御回路１４０は、保持している制御コード候補ａおよび制御コード候補ｂの平均値を求め、この平均値を、終端抵抗を校正するための第１の制御コードとして定める。次の比較工程Ｂでは、ここで定めた第１の制御コードを第１の可変抵抗制御信号ＵＰＣＯＤＥとして用いて、第１の可変抵抗１１１の抵抗値を設定する。
－比較工程Ｂ－
制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に電圧Ｖ２が入力されるように、セレクタ１２０を制御する（第３の比較状態）。
制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に電圧Ｖ２が入力されるように、セレクタ１２０を制御する（第３の比較状態）。
この第３の比較状態で、制御回路１４０は、第２の可変抵抗制御信号ＤＮＣＯＤＥを変化させることによって第２の可変抵抗１１２の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｃとして保持する。例えば、第２の可変抵抗制御信号ＤＮＣＯＤＥを、全ビット“０”の状態からアップカウントしていく。これにより、第２の可変抵抗１１２の抵抗値が最大値から徐々に小さくなっていき、第１の可変抵抗１１１と第２の可変抵抗１１２の抵抗比の変化に応じて、ノードＶ２の電圧は下降する。そして、ノードＶ２の電圧が電圧Ｖ１を下回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｃとして保持する。
次に、制御回路１４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ２が入力され、（－）入力に電圧Ｖ１が入力されるように、セレクタ１２０を制御する（第４の比較状態）。すなわち、比較器１３０の正負入力が入れ替えられる。
この第４の比較状態で、制御回路１４０は、第２の可変抵抗制御信号ＤＮＣＯＤＥを変化させることによって第２の可変抵抗１１２の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｄとして保持する。例えば、第２の可変抵抗制御信号ＤＮＣＯＤＥを、全ビット“１”の状態からダウンカウントしていく。これにより、第２の可変抵抗１１２の抵抗値が最小値から徐々に大きくなっていき、第１の可変抵抗１１１と第２の可変抵抗１１２の抵抗比の変化に応じて、ノードＶ２の電圧は上昇する。そして、ノードＶ２の電圧が電圧Ｖ１を上回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｄとして保持する。
そして、制御回路１４０は、保持している制御コード候補ｃおよび制御コード候補ｄの平均値を求め、この平均値を、終端抵抗を校正するための第２の制御コードとして定める。
以上のような比較工程Ａ，Ｂによって、校正動作が終了する。
本実施形態における校正動作によると、比較工程Ａ，Ｂにおいて、比較器１３０の入力極性を切り替えて比較を２回行い、得られた制御コード候補の平均をとることによって制御コードを求める。これにより、比較器１３０にオフセットがある場合でも、そのオフセットの影響を回避することができ、校正のための制御コードを精度良く求めることができる。したがって、終端抵抗の抵抗値を精度良く校正することが可能になる。
＜再校正動作の説明＞
また、本実施形態では、一旦校正を行った後に、再度校正を行う場合において、上述したものと同様の校正動作を行う。この場合、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データすなわち第１および第２の制御コードに基づく所定の範囲内でのみ変化させるのが好ましい。すなわち、比較工程Ａにおいて、第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ａ±ＭＡまたは制御コード候補ｂ±ＭＡ（ＭＡは正の整数）の範囲で変化させ、比較工程Ｂにおいて、第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｃ±ＭＢまたは制御コード候補ｄ±ＭＢ（ＭＢは正の整数）の範囲で変化させる。これにより、再校正を短時間で実行することが可能になる。ここでは例えば、ＭＡ，ＭＢをそれぞれ１とし、次のような動作を行うものとする。
また、本実施形態では、一旦校正を行った後に、再度校正を行う場合において、上述したものと同様の校正動作を行う。この場合、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データすなわち第１および第２の制御コードに基づく所定の範囲内でのみ変化させるのが好ましい。すなわち、比較工程Ａにおいて、第１の可変抵抗制御信号ＵＰＣＯＤＥを、制御コード候補ａ±ＭＡまたは制御コード候補ｂ±ＭＡ（ＭＡは正の整数）の範囲で変化させ、比較工程Ｂにおいて、第２の可変抵抗制御信号ＤＮＣＯＤＥを、制御コード候補ｃ±ＭＢまたは制御コード候補ｄ±ＭＢ（ＭＢは正の整数）の範囲で変化させる。これにより、再校正を短時間で実行することが可能になる。ここでは例えば、ＭＡ，ＭＢをそれぞれ１とし、次のような動作を行うものとする。
－比較工程Ａ－
まず第１の比較状態において、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ａ－１」に設定して比較器１３０の出力を得、その後、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ａ＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の制御コード候補ａを新たな制御コード候補ａとして保持する。出力がともにＬレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより低いので、ダミー可変抵抗１１０の抵抗値を小さくするように、「制御コード候補ａ＋１」を新たな制御コード候補ａとする。出力がともにＨレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより高いので、ダミー可変抵抗１１０の抵抗値を大きくするように、「制御コード候補ａ－１」を新たな制御コード候補ａとする。
まず第１の比較状態において、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ａ－１」に設定して比較器１３０の出力を得、その後、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ａ＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の制御コード候補ａを新たな制御コード候補ａとして保持する。出力がともにＬレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより低いので、ダミー可変抵抗１１０の抵抗値を小さくするように、「制御コード候補ａ＋１」を新たな制御コード候補ａとする。出力がともにＨレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより高いので、ダミー可変抵抗１１０の抵抗値を大きくするように、「制御コード候補ａ－１」を新たな制御コード候補ａとする。
次に第２の比較状態において、同様に、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ｂ－１」に設定して比較器１３０の出力を得、その後、第１の可変抵抗制御信号ＵＰＣＯＤＥを「制御コード候補ｂ＋１」に設定して比較器１３０の出力を得る。出力がＬレベルとＨレベルの場合は、元の制御コード候補ｂを新たな制御コード候補ｂとして保持する。出力がともにＬレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより高いので、ダミー可変抵抗１１０の抵抗値を大きくするように、「制御コード候補ｂ－１」を新たな制御コード候補ｂとする。出力がともにＨレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより低いので、ダミー可変抵抗１１０の抵抗値を小さくするように、「制御コード候補ｂ＋１」を新たな制御コード候補ｂとする。
そして、制御回路１４０は、新たな制御コード候補ａおよび新たな制御コード候補ｂの平均値を求め、この平均値を、終端抵抗を校正するための第１の制御コードとして新たに定める。次の比較工程Ｂでは、ここで定めた新たな第１の制御コードを第１の可変抵抗制御信号ＵＰＣＯＤＥとして用いて、第１の可変抵抗１１１の抵抗値を設定する。
－比較工程Ｂ－
まず第３の比較状態において、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｃ－１」に設定して比較器１３０の出力を得、その後、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｃ＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の制御コード候補ｃを新たな制御コード候補ｃとして保持する。出力がともにＬレベルの場合は、電圧Ｖ２は電圧Ｖ１より高いので、第２の可変抵抗１１２の抵抗値を小さくするように、「制御コード候補ｃ＋１」を新たな制御コード候補ｃとする。出力がともにＨレベルの場合は、電圧Ｖ２は電圧Ｖ１より低いので、第２の可変抵抗１１２の抵抗値を大きくするように、「制御コード候補ｃ－１」を新たな制御コード候補ｃとする。
まず第３の比較状態において、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｃ－１」に設定して比較器１３０の出力を得、その後、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｃ＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の制御コード候補ｃを新たな制御コード候補ｃとして保持する。出力がともにＬレベルの場合は、電圧Ｖ２は電圧Ｖ１より高いので、第２の可変抵抗１１２の抵抗値を小さくするように、「制御コード候補ｃ＋１」を新たな制御コード候補ｃとする。出力がともにＨレベルの場合は、電圧Ｖ２は電圧Ｖ１より低いので、第２の可変抵抗１１２の抵抗値を大きくするように、「制御コード候補ｃ－１」を新たな制御コード候補ｃとする。
次に第４の比較状態において、同様に、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｄ－１」に設定して比較器１３０の出力を得、その後、第２の可変抵抗制御信号ＤＮＣＯＤＥを「制御コード候補ｄ＋１」に設定して比較器１３０の出力を得る。出力がＬレベルとＨレベルの場合は、元の制御コード候補ｄを新たな制御コード候補ｄとして保持する。出力がともにＬレベルの場合は、電圧Ｖ２は電圧Ｖ１より低いので、第２の可変抵抗１１２の抵抗値を大きくするように、「制御コード候補ｄ－１」を新たな制御コード候補ｄとする。出力がともにＨレベルの場合は、電圧Ｖ２は電圧Ｖ１より高いので、第２の可変抵抗１１２の抵抗値を小さくするように、「制御コード候補ｄ＋１」を新たな制御コード候補ｄとする。
そして、制御回路１４０は、新たな制御コード候補ｃおよび新たな制御コード候補ｄの平均値を求め、この平均値を、終端抵抗を校正するための第２の制御コードとして新たに定める。
このように、再校正を行う場合に、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データに基づく所定の範囲内でのみ変化させることによって、再校正を短時間で実行することが可能になる。したがって、例えば、周辺温度の変化等により終端抵抗の抵抗値の変動が生じた場合であっても、短時間で速やかに、再校正することが可能となる。
なお、再校正を行う場合において、例えば再校正動作に必要となる時間がまとまって確保できない等の場合には、処理を時間的に分割して実行するようにしてもよい。これにより、周辺温度の変化等により終端抵抗の抵抗値の変動が生じたような場合において、まとまった時間が確保できなくても、再校正動作を段階的に実行することが可能になり、短時間で速やかに、再校正することが可能となる。
（実施形態２）
実施形態２に係るインターフェース回路の構成は、実施形態１で示した図１と同様であり、ここではその詳細な説明を省略する。
実施形態２に係るインターフェース回路の構成は、実施形態１で示した図１と同様であり、ここではその詳細な説明を省略する。
図５は本実施形態に係る校正回路２０１の構成を示す回路図である。図５において、図３と共通の構成要素には図３と同一の符号を付しており、ここではその詳細な説明を省略する。図５において、２６０は比較器１３０のオフセット補正用のＤＡコンバータ、２５０はＤＡコンバータ２６０の出力を比較器１３０の（＋）入力に加算する加算器である。制御回路２４０は、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥと、セレクタ制御信号ＩＮＳＥＬとを出力するのに加えて、ＤＡコンバータ２６０に与えるオフセット補正信号ＯＦＦＣＡＮを出力する。ＤＡコンバータ２６０は、オフセット補正信号ＯＦＦＣＡＮをアナログ値に変換して出力する。加算器２５０は、セレクタ１２０の出力とＤＡコンバータ２５０の出力とを加算し、比較器１３０の（＋）入力に与える。なお、加算器１３０は、比較器１３０の（－）入力の側に設けてもかまわない。
＜校正動作の説明＞
このように構成された校正回路２０１が実行する校正動作について、説明する。本実施形態では、まず、比較器１３０のオフセットを補正するためのオフセット補正データを求める（オフセット検出工程）。そして、オフセットを補正した状態で、電圧Ｖ１と参照電圧ＶＲＥＦとを比較して、第１の制御コードを決定する（比較工程Ａ）。その後、電圧Ｖ１と電圧Ｖ２とを比較して、第２の制御コードを決定する（比較工程Ｂ）。
このように構成された校正回路２０１が実行する校正動作について、説明する。本実施形態では、まず、比較器１３０のオフセットを補正するためのオフセット補正データを求める（オフセット検出工程）。そして、オフセットを補正した状態で、電圧Ｖ１と参照電圧ＶＲＥＦとを比較して、第１の制御コードを決定する（比較工程Ａ）。その後、電圧Ｖ１と電圧Ｖ２とを比較して、第２の制御コードを決定する（比較工程Ｂ）。
－オフセット検出工程－
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力と（－）入力の両方に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第１の比較状態）。
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力と（－）入力の両方に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第１の比較状態）。
この第１の比較状態で、制御回路２４０は、オフセット補正信号ＯＦＦＣＡＮを変化させることによって加算器２５０の出力電圧を参照電圧ＶＲＥＦから増減させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転するときのオフセット補正信号ＯＦＦＣＡＮの値を求め、これをオフセット補正データとして保持する。以降の比較工程Ａ，Ｂでは、このオフセット補正データがＤＡコンバータ２６０に与えられ、ＤＡコンバータ２６０から、オフセット補正データに応じたアナログ値が出力され、比較器１３０の（＋）入力に加算される。これにより、比較器１３０のオフセットの影響がキャンセルされる。
－比較工程Ａ－
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第２の比較状態）。
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に参照電圧ＶＲＥＦが入力されるように、セレクタ１２０を制御する（第２の比較状態）。
この第２の比較状態で、制御回路２４０は、第１の可変抵抗制御信号ＵＰＣＯＤＥを変化させることによってダミー可変抵抗１１０の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、終端抵抗を校正するための第１の制御コードとして定める。例えば、第１の可変抵抗制御信号ＵＰＣＯＤＥを、全ビット“０”の状態からアップカウントしていく。これにより、ダミー可変抵抗１１０の抵抗値が最大値から徐々に小さくなっていき、ダミー可変抵抗１１０と参照抵抗Ｒｔｅｒｍの抵抗比の変化に応じて、ノードＶ１の電圧は上昇する。そして、ノードＶ１の電圧が参照電圧ＶＲＥＦを上回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第１の可変抵抗制御信号ＵＰＣＯＤＥを、第１の制御コードとして保持する。次の比較工程Ｂでは、ここで定めた第１の制御コードを第１の可変抵抗制御信号ＵＰＣＯＤＥとして用いて、第１の可変抵抗１１１の抵抗値を設定する。
－比較工程Ｂ－
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に電圧Ｖ２が入力されるように、セレクタ１２０を制御する（第３の比較状態）。
制御回路２４０は、セレクタ制御信号ＩＮＳＥＬによって、比較器１３０の（＋）入力に電圧Ｖ１が入力され、（－）入力に電圧Ｖ２が入力されるように、セレクタ１２０を制御する（第３の比較状態）。
この第３の比較状態で、制御回路２４０は、第２の可変抵抗制御信号ＤＮＣＯＤＥを変化させることによって第２の可変抵抗１１２の抵抗値を変化させながら、比較器１３０の出力をモニターする。そして、比較器１３０の出力が反転したときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、終端抵抗を校正するための第２の制御コードとして定める。例えば、第２の可変抵抗制御信号ＤＮＣＯＤＥを、全ビット“０”の状態からアップカウントしていく。これにより、第２の可変抵抗１１２の抵抗値が最大値から徐々に小さくなっていき、第１の可変抵抗１１１と第２の可変抵抗１１２の抵抗比の変化に応じて、ノードＶ２の電圧は下降する。そして、ノードＶ２の電圧が電圧Ｖ１を下回ったとき、比較器１３０の出力はそれまでのＬレベルからＨレベルに変化する。このときの第２の可変抵抗制御信号ＤＮＣＯＤＥを、第２の制御コードとして保持する。
以上のようなオフセット検出工程、および比較工程Ａ，Ｂによって、校正動作が終了する。
本実施形態における校正動作によると、比較工程Ａ，Ｂの前に、オフセット検出工程において、比較器１３０の一方の入力にオフセット補正信号に応じたアナログ値を加算することによって、オフセット補正データを求める。これにより、比較器１３０のオフセットの影響を回避することができ、校正データを精度良く求めることができる。したがって、終端抵抗の抵抗値を精度良く校正することが可能になる。
＜再校正動作の説明＞
また、本実施形態では、一旦校正を行った後に、再度校正を行う場合において、上述したものと同様の校正動作を行う。この場合、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データに基づく所定の範囲内でのみ変化させるのが好ましい。すなわち、比較工程Ａにおいて、第１の可変抵抗制御信号ＵＰＣＯＤＥを、第１の制御コード±ＭＡ（ＭＡは正の整数）の範囲で変化させ、比較工程Ｂにおいて、第２の可変抵抗制御信号ＤＮＣＯＤＥを、第２の制御コード±ＭＢ（ＭＢは正の整数）の範囲で変化させる。これにより、再校正を短時間で実行することが可能になる。ここでは例えば、ＭＡ，ＭＢをそれぞれ１とし、次のような動作を行うものとする。
また、本実施形態では、一旦校正を行った後に、再度校正を行う場合において、上述したものと同様の校正動作を行う。この場合、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データに基づく所定の範囲内でのみ変化させるのが好ましい。すなわち、比較工程Ａにおいて、第１の可変抵抗制御信号ＵＰＣＯＤＥを、第１の制御コード±ＭＡ（ＭＡは正の整数）の範囲で変化させ、比較工程Ｂにおいて、第２の可変抵抗制御信号ＤＮＣＯＤＥを、第２の制御コード±ＭＢ（ＭＢは正の整数）の範囲で変化させる。これにより、再校正を短時間で実行することが可能になる。ここでは例えば、ＭＡ，ＭＢをそれぞれ１とし、次のような動作を行うものとする。
－比較工程Ａ－
第２の比較状態において、第１の可変抵抗制御信号ＵＰＣＯＤＥを「第１の制御コード－１」に設定して比較器１３０の出力を得、その後、第１の可変抵抗制御信号ＵＰＣＯＤＥを「第１の制御コード＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の第１の制御コードを新たな第１の制御コードとして保持する。出力がともにＬレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより低いので、ダミー可変抵抗１１０の抵抗値を小さくするように、「第１の制御コード＋１」を新たな第１の制御コードとする。出力がともにＨレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより高いので、ダミー可変抵抗１１０の抵抗値を大きくするように、「第１の制御コード－１」を新たな第１の制御コードとする。次の比較工程Ｂでは、ここで定めた新たな第１の制御コードを第１の可変抵抗制御信号ＵＰＣＯＤＥとして用いて、第１の可変抵抗１１１の抵抗値を設定する。
第２の比較状態において、第１の可変抵抗制御信号ＵＰＣＯＤＥを「第１の制御コード－１」に設定して比較器１３０の出力を得、その後、第１の可変抵抗制御信号ＵＰＣＯＤＥを「第１の制御コード＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の第１の制御コードを新たな第１の制御コードとして保持する。出力がともにＬレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより低いので、ダミー可変抵抗１１０の抵抗値を小さくするように、「第１の制御コード＋１」を新たな第１の制御コードとする。出力がともにＨレベルの場合は、電圧Ｖ１が参照電圧ＶＲＥＦより高いので、ダミー可変抵抗１１０の抵抗値を大きくするように、「第１の制御コード－１」を新たな第１の制御コードとする。次の比較工程Ｂでは、ここで定めた新たな第１の制御コードを第１の可変抵抗制御信号ＵＰＣＯＤＥとして用いて、第１の可変抵抗１１１の抵抗値を設定する。
－比較工程Ｂ－
第３の比較状態において、第２の可変抵抗制御信号ＤＮＣＯＤＥを「第２の制御コード－１」に設定して比較器１３０の出力を得、その後、第２の可変抵抗制御信号ＤＮＣＯＤＥを「第２の制御コード＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の第２の制御コードを新たな第２の制御コードとして保持する。出力がともにＬレベルの場合は、電圧Ｖ２は電圧Ｖ１より高いので、第２の可変抵抗１１２の抵抗値を小さくするように、「第２の制御コード＋１」を新たな制御コード候補ｃとする。出力がともにＨレベルの場合は、電圧Ｖ２は電圧Ｖ１より低いので、第２の可変抵抗１１２の抵抗値を大きくするように、「第２の制御コード－１」を新たな第２の制御コードとする。
第３の比較状態において、第２の可変抵抗制御信号ＤＮＣＯＤＥを「第２の制御コード－１」に設定して比較器１３０の出力を得、その後、第２の可変抵抗制御信号ＤＮＣＯＤＥを「第２の制御コード＋１」に設定して比較器１３０の出力を得る。そして、出力がＬレベルとＨレベルの場合は、元の第２の制御コードを新たな第２の制御コードとして保持する。出力がともにＬレベルの場合は、電圧Ｖ２は電圧Ｖ１より高いので、第２の可変抵抗１１２の抵抗値を小さくするように、「第２の制御コード＋１」を新たな制御コード候補ｃとする。出力がともにＨレベルの場合は、電圧Ｖ２は電圧Ｖ１より低いので、第２の可変抵抗１１２の抵抗値を大きくするように、「第２の制御コード－１」を新たな第２の制御コードとする。
このように、再校正を行う場合に、第１および第２の可変抵抗制御信号ＵＰＣＯＤＥ，ＤＮＣＯＤＥを、現在の校正データに基づく所定の範囲内でのみ変化させることによって、再校正を短時間で実行することが可能になる。したがって、例えば、周辺温度の変化等により終端抵抗の抵抗値の変動が生じた場合であっても、短時間で速やかに、再校正することが可能となる。
なお、再校正を行う場合において、オフセット検出工程を実行してオフセット補正データを再度求めた後に、新たな校正データを求めるようにしてもよい。これにより、周辺温度の変化等が生じた場合であっても、校正データをより精度良く求めることが可能になる。
また、再校正を行う場合において、例えば再校正動作に必要となる時間がまとまって確保できない等の場合には、処理を時間的に分割して実行するようにしてもよい。これにより、周辺温度の変化等により終端抵抗の抵抗値の変動が生じたような場合において、まとまった時間が確保できなくても、再校正動作を段階的に実行することが可能になり、短時間で速やかに、再校正することが可能となる。
（実施形態３）
実施形態３に係るインターフェース回路の構成は、実施形態１で示した図１と同様であり、ここではその詳細な説明を省略する。
実施形態３に係るインターフェース回路の構成は、実施形態１で示した図１と同様であり、ここではその詳細な説明を省略する。
図６は本実施形態に係る校正回路３０１の構成を示す回路図である。図６において、図３と共通の構成要素には図３と同一の符号を付しており、ここではその詳細な説明を省略する。図６において、３８０は温度検出部、３７０は温度補正テーブルである。温度検出部３８０は、温度電圧変換素子３８１と、温度電圧変換素子３８１の出力と、互いに異なる温度検出用基準電圧ＶＲＥＦＨ，ＶＲＥＦＬとを比較する比較器３３１，３３２とを備えている。比較器３３１，３３２によって温度検出用比較部が構成されている。基準電圧ＶＲＥＦＨは高温検出のための電圧レベルであり、基準電圧ＶＲＥＦＬは低温検出のための電圧レベルである。比較器３３１，３３２の出力ＴＥＭＰＨ，ＴＥＭＰＬは制御回路３４０に与えられる。また、温度補正テーブル３７０には、校正データの温度補正量が、比較器３３１，３３２の出力ＴＥＭＰＨ，ＴＥＭＰＬと関連付けて格納されている。
このように構成された校正回路３０１の動作について、説明する。本実施形態では、校正動作に関しては、第１の実施形態と同様に実行される。
そして本実施形態では、一旦校正を行った後に、再校正を行う場合において、校正データの温度補正を行う。すなわち、温度電圧変換素子３８１が周辺温度に応じた電圧を出力し、この出力が、比較器３３１，３３２によって基準電圧ＶＲＥＦＨ，ＶＲＥＦＬとそれぞれ比較される。制御回路３４０は、比較器３３１，３３２の出力ＴＥＭＰＨ，ＴＥＭＰＬを受け、この出力ＴＥＭＰＨ，ＴＥＭＰＬを用いて温度補正テーブル３７０を参照することによって、温度補正量ＯＦＳＴＣＯＤＥを求める。そして、この温度補正量ＯＦＳＴＣＯＤＥを、再校正を実行する前の制御コード候補ａ，ｂ，ｃ，ｄに加算する。その後、第１の実施形態と同様に再校正を行う。
このように本実施形態によると、再校正を行う場合において、再校正の前に、校正データの温度補正量ＯＦＴＣＯＤＥを求める。これにより、周辺温度の変化による抵抗値の変動を、より短時間で、補正することが可能になる。
なお、本実施形態では、第１の実施形態と組み合わせて実現するものとして説明を行ったが、これに限られるものではなく、例えば、第２の実施形態と組み合わせてもよい。すなわち、図５に示すインターフェース回路２０１の構成に、図６に示した温度検出部３８０および温度補正テーブル３７０を追加し、本実施形態と同様に、再校正の前に、校正データの温度補正量ＯＦＴＣＯＤＥを求めるようにすればよい。そして、この温度補正量ＯＦＳＴＣＯＤＥを、再校正を実行する前の第１および第２の制御コードに加算すればよい。
なお、本実施形態では、温度検出用比較部は２個の比較器を有するものとしたが、２個以上の比較器を設けてもよい。比較器の個数を増やし、温度検出用電圧レベルの数を増やすことによって、周辺温度の変化による抵抗値の変動に対し、より細かく補正を行うことが可能となる。
また、上述の各実施形態において、一旦校正を行った後に、制御回路１４０，２４０，３４０が、再校正を、繰り返し実行するようにしてもよい。すなわち、再校正が常時行われることによって、周辺温度の変化による抵抗値の変動が常に補正されることになり、良好な信号伝達特性が常に確保される。
本発明では、バスの終端抵抗を所望の抵抗値に確実に校正可能であるので、例えば、良好な信号伝達特性の確保が必要なメモリインターフェース回路に有用できる。
１００ インターフェース回路
１０１，２０１，３０１ 校正回路
１０４Ａ，１０４Ｂ 可変抵抗部
１０５ パッド
１１０ ダミー可変抵抗
１１１ 第１可変抵抗
１１２ 第２可変抵抗
１２０ セレクタ
１３０ 比較器
１４０，２４０，３４０ 制御回路
２５０ 加算器
２６０ ＤＡコンバータ
３３１，３３２ 比較器（温度検出用比較部）
３７０ 温度補正テーブル
３８１ 温度電圧変換素子
ＵＰＣＯＤＥ 第１の可変抵抗制御信号
ＤＮＣＯＤＥ 第２の可変抵抗制御信号
ＩＮＳＥＬ セレクタ制御信号
ＯＦＦＣＡＮ オフセット補正信号
ＯＦＳＴＣＯＤＥ 温度補正量
Ｒｔｅｒｍ 参照抵抗
Ｖ１ 第１ノード
Ｖ２ 第２ノード
ＶＲＥＦ 参照電圧
１０１，２０１，３０１ 校正回路
１０４Ａ，１０４Ｂ 可変抵抗部
１０５ パッド
１１０ ダミー可変抵抗
１１１ 第１可変抵抗
１１２ 第２可変抵抗
１２０ セレクタ
１３０ 比較器
１４０，２４０，３４０ 制御回路
２５０ 加算器
２６０ ＤＡコンバータ
３３１，３３２ 比較器（温度検出用比較部）
３７０ 温度補正テーブル
３８１ 温度電圧変換素子
ＵＰＣＯＤＥ 第１の可変抵抗制御信号
ＤＮＣＯＤＥ 第２の可変抵抗制御信号
ＩＮＳＥＬ セレクタ制御信号
ＯＦＦＣＡＮ オフセット補正信号
ＯＦＳＴＣＯＤＥ 温度補正量
Ｒｔｅｒｍ 参照抵抗
Ｖ１ 第１ノード
Ｖ２ 第２ノード
ＶＲＥＦ 参照電圧
Claims (8)
- 終端抵抗の抵抗値を校正する機能を有するインターフェース回路であって、
終端抵抗として機能する可変抵抗部と、
参照抵抗が外付けされるパッドと、
前記パッドに接続されており、前記可変抵抗部に、抵抗値を制御するための校正データを出力する校正回路とを備え、
前記校正回路は、
第１の電源と前記パッドとの間に接続されたダミー可変抵抗と、
前記第１の電源と第２の電源との間に直列に接続された第１および第２の可変抵抗と、
正入力および負入力を有する比較器と、
前記ダミー可変抵抗と前記パッドとの間の第１ノードの電圧、前記第１および第２の可変抵抗の間の第２ノードの電圧、並びに、参照電圧を入力とし、これらの電圧の中から、前記比較器の正入力および負入力に与える電圧を、それぞれ選択出力するセレクタと、
前記比較器の出力を入力とし、前記ダミー可変抵抗および前記第１の可変抵抗の抵抗値を制御する第１の可変抵抗制御信号と、前記第２の可変抵抗の抵抗値を制御する第２の可変抵抗制御信号と、前記セレクタを制御するセレクタ制御信号とを出力する制御回路とを備え、
前記制御回路は、
校正を実行する場合において、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧が前記比較器に与えられるように、前記セレクタを前記セレクタ制御信号によって制御した状態で、前記第１または第２の可変抵抗制御信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記第１または第２の可変抵抗制御信号の信号値を基にして、前記校正データを求めるものであり、かつ、
前記比較器の出力変化時における前記第１または第２の可変抵抗制御信号の信号値を、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧の前記比較器への入力先を正負入れ替えたそれぞれの状態で求め、求めた信号値の平均値を用いて、前記校正データを求める
ことを特徴とするインターフェース回路。 - 請求項１記載のインターフェース回路において、
前記制御回路は、
再校正を行う場合において、前記第１または第２の可変抵抗制御信号を、現在の校正データに基づく所定の範囲内でのみ変化させて、新たな校正データを求める
ことを特徴とするインターフェース回路。 - 終端抵抗の抵抗値を校正する機能を有するインターフェース回路であって、
終端抵抗として機能する可変抵抗部と、
参照抵抗が外付けされるパッドと、
前記パッドに接続されており、前記可変抵抗部に、抵抗値を制御するための校正データを出力する校正回路とを備え、
前記校正回路は、
第１の電源と前記パッドとの間に接続されたダミー可変抵抗と、
前記第１の電源と第２の電源との間に直列に接続された第１および第２の可変抵抗と、
正入力および負入力を有する比較器と、
前記ダミー可変抵抗と前記パッドとの間の第１ノードの電圧、前記第１および第２の可変抵抗の間の第２ノードの電圧、並びに、参照電圧を入力とし、これらの電圧の中から、前記比較器の正入力および負入力に与える電圧を、それぞれ選択出力するセレクタと、
前記比較器のオフセット補正用のＤＡコンバータと、
前記ＤＡコンバータの出力を、前記比較器の正入力または負入力に加算する加算器と、
前記比較器の出力を入力とし、前記ダミー可変抵抗および前記第１の可変抵抗の抵抗値を制御する第１の可変抵抗制御信号と、前記第２の可変抵抗の抵抗値を制御する第２の可変抵抗制御信号と、前記セレクタを制御するセレクタ制御信号と、前記ＤＡコンバータに与えるオフセット補正信号とを出力する制御回路とを備え、
前記制御回路は、
校正を実行する場合において、前記第１ノードの電圧と前記参照電圧、または前記第１ノードの電圧と前記第２ノードの電圧が前記比較器に与えられるように、前記セレクタを前記セレクタ制御信号によって制御した状態で、前記第１または第２の可変抵抗制御信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記第１または第２の可変抵抗制御信号の信号値を基にして、前記校正データを求めるものであり、かつ、
前記校正データを求める前に、前記参照電圧が前記比較器の正負入力の両方に与えられるように前記セレクタ制御信号によって前記セレクタを制御した状態で、前記オフセット補正信号を変化させつつ前記比較器の出力をモニターし、出力変化時における前記オフセット補正信号の信号値を基にして、オフセット補正データを求め、
校正を実行する場合において、前記オフセット補正データを前記ＤＡコンバータに与えるものである
ことを特徴とするインターフェース回路。 - 請求項３記載のインターフェース回路において、
前記制御回路は、
再校正を行う場合において、前記第１または第２の可変抵抗制御信号を、現在の校正データに基づく所定の範囲内でのみ変化させて、新たな校正データを求める
ことを特徴とするインターフェース回路。 - 請求項４記載のインターフェース回路において、
前記制御回路は、
再校正を行う場合において、オフセット補正データを再度求めた後に、新たな校正データを求める
ことを特徴とするインターフェース回路。 - 請求項２または４記載のインターフェース回路において、
温度電圧変換素子と、
前記温度電圧変換素子の出力と、少なくとも２つ以上の異なる温度検出用基準電圧とを比較する温度検出用比較部と、
校正データの温度補正量が、前記温度検出用比較部の出力と関連付けて格納されている温度補正テーブルとを備え、
前記制御回路は、
再校正を行う場合において、前記温度検出用比較部の出力を受け、この出力を用いて前記温度補正テーブルを参照することによって、校正データの温度補正量を求める
ことを特徴とするインターフェース回路。 - 請求項２または４記載のインターフェース回路において、
前記制御回路は、再校正を行う場合に、処理を時間的に分割して実行する
ことを特徴とするインターフェース回路。 - 請求項２または４記載のインターフェース回路において、
前記制御回路は、再校正を、繰り返し実行する
ことを特徴とするインターフェース回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011515759A JPWO2010137088A1 (ja) | 2009-05-29 | 2009-11-24 | インターフェース回路 |
| CN2009801594998A CN102449966A (zh) | 2009-05-29 | 2009-11-24 | 接口电路 |
| US13/297,764 US20120062275A1 (en) | 2009-05-29 | 2011-11-16 | Interface circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009131479 | 2009-05-29 | ||
| JP2009-131479 | 2009-05-29 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US13/297,764 Continuation US20120062275A1 (en) | 2009-05-29 | 2011-11-16 | Interface circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010137088A1 true WO2010137088A1 (ja) | 2010-12-02 |
Family
ID=43222234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2009/006322 WO2010137088A1 (ja) | 2009-05-29 | 2009-11-24 | インターフェース回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120062275A1 (ja) |
| JP (1) | JPWO2010137088A1 (ja) |
| CN (1) | CN102449966A (ja) |
| WO (1) | WO2010137088A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2466754A3 (en) * | 2010-12-15 | 2014-01-22 | Fujitsu Limited | Semiconductor device, circuit board device, and information processing device |
| CN116760396A (zh) * | 2023-07-28 | 2023-09-15 | 武汉景捷半导体有限公司 | 一种batfet的控制电路、方法、系统、可读存储介质 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415979B2 (en) * | 2010-11-04 | 2013-04-09 | Mediatek Inc. | Differential driver with calibration circuit and related calibration method |
| KR102069708B1 (ko) * | 2012-08-27 | 2020-01-23 | 삼성전자 주식회사 | 계층적 연결을 지원하는 액세서리 장치와 시스템 및 지원 방법 |
| US10401886B1 (en) * | 2014-07-30 | 2019-09-03 | Cirrus Logic, Inc. | Systems and methods for providing an auto-calibrated voltage reference |
| US9317052B1 (en) * | 2014-11-24 | 2016-04-19 | SK Hynix Inc. | Semiconductor apparatus with calibration circuit and system including the same |
| KR20190075788A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 캘리브레이션 장치를 포함하는 스토리지 장치 |
| JP2021043786A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体装置および電圧供給方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003122465A (ja) * | 2001-10-10 | 2003-04-25 | Oki Electric Ind Co Ltd | インタフェース回路 |
| JP2006066833A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011992A (en) * | 1996-05-09 | 2000-01-04 | Church Of Spirtual Technology | System for measuring and indicating changes in the resistance of a living body |
| KR100446292B1 (ko) * | 2001-12-22 | 2004-09-01 | 삼성전자주식회사 | 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 |
| US7003043B2 (en) * | 2002-01-09 | 2006-02-21 | Intel Corporation | Replica driver mismatch correction using a variable offset comparator |
| KR100699828B1 (ko) * | 2004-10-11 | 2007-03-27 | 삼성전자주식회사 | 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법 |
| US7221193B1 (en) * | 2005-01-20 | 2007-05-22 | Altera Corporation | On-chip termination with calibrated driver strength |
| KR100750650B1 (ko) * | 2005-06-22 | 2007-08-20 | 인티그런트 테크놀로지즈(주) | 튜닝 회로. |
| US7410293B1 (en) * | 2006-03-27 | 2008-08-12 | Altera Corporation | Techniques for sensing temperature and automatic calibration on integrated circuits |
| US7423450B2 (en) * | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
| US7443193B1 (en) * | 2006-12-30 | 2008-10-28 | Altera Corporation | Techniques for providing calibrated parallel on-chip termination impedance |
| KR100937951B1 (ko) * | 2008-09-05 | 2010-01-21 | 주식회사 하이닉스반도체 | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 |
-
2009
- 2009-11-24 CN CN2009801594998A patent/CN102449966A/zh active Pending
- 2009-11-24 WO PCT/JP2009/006322 patent/WO2010137088A1/ja active Application Filing
- 2009-11-24 JP JP2011515759A patent/JPWO2010137088A1/ja not_active Withdrawn
-
2011
- 2011-11-16 US US13/297,764 patent/US20120062275A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003122465A (ja) * | 2001-10-10 | 2003-04-25 | Oki Electric Ind Co Ltd | インタフェース回路 |
| JP2006066833A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2466754A3 (en) * | 2010-12-15 | 2014-01-22 | Fujitsu Limited | Semiconductor device, circuit board device, and information processing device |
| CN116760396A (zh) * | 2023-07-28 | 2023-09-15 | 武汉景捷半导体有限公司 | 一种batfet的控制电路、方法、系统、可读存储介质 |
| CN116760396B (zh) * | 2023-07-28 | 2024-01-26 | 武汉景捷半导体有限公司 | 一种batfet的控制电路、方法、系统、可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2010137088A1 (ja) | 2012-11-12 |
| CN102449966A (zh) | 2012-05-09 |
| US20120062275A1 (en) | 2012-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010137088A1 (ja) | インターフェース回路 | |
| US6674185B2 (en) | Temperature sensor circuit having trimming function | |
| KR101381250B1 (ko) | 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법 | |
| US8264253B2 (en) | Transmitter swing control circuit and method | |
| US7728747B2 (en) | Comparator chain offset reduction | |
| US7170330B2 (en) | Hysteresis comparator circuit | |
| JP2013531938A (ja) | 広いコモンモード入力範囲を有する差動比較回路 | |
| US9087567B2 (en) | Method and apparatus for amplifier offset calibration | |
| US7791367B1 (en) | Driver with selectable output impedance | |
| CN109660254B (zh) | 一种用于数模转换器的电阻校准设备及方法 | |
| JP5550849B2 (ja) | 抵抗ばらつき検出回路、半導体装置、及び抵抗ばらつき検出方法 | |
| US20150091631A1 (en) | Method and Apparatus for Reference Voltage Calibration in a Single-Ended Receiver | |
| US8502715B2 (en) | Signal processing system and self-calibration digital-to-analog converting method thereof | |
| JP4071254B2 (ja) | 電子回路装置 | |
| JP2019523616A (ja) | クロック補償回路、クロック回路及びマイクロコントローラ | |
| US9490853B2 (en) | Data transmitter | |
| JP5965825B2 (ja) | コンパレータ及びその補正方法 | |
| JP2013150117A (ja) | アナログデジタル変換器および受信機 | |
| US7205799B2 (en) | Input buffer having a stabilized operating point and an associated method | |
| CN109490839B (zh) | 一种温度反馈相位校正电路及方法 | |
| US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
| JP5688586B2 (ja) | コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。 | |
| KR100940851B1 (ko) | 온도 적응형 지연 장치 | |
| KR102243301B1 (ko) | 아날로그 회로의 dc 옵셋 보정 장치 | |
| WO2023157548A1 (ja) | 電圧測定装置、及び電圧測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 200980159499.8 Country of ref document: CN |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09845155 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2011515759 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09845155 Country of ref document: EP Kind code of ref document: A1 |