CN109660254B - 一种用于数模转换器的电阻校准设备及方法 - Google Patents

Abstract

本发明提出的是一种用于数模转换器的电阻校准设备及方法，包括将校准电阻与基准电阻相比较的比较器，将比较信号锁存的锁存器，实现从0到2^N‑1依次增加的N位计数器，以及其他辅助数字电路。利用本发明，可在数模转换器工作前，为后级电路提供一个稳定精准的片内电阻，降低了工艺误差对转换结果的影响，在达到校准模块最大阻值还未大于基准电阻时或在校准刚开始就已大于基准电阻的情况下，依然能正常得到一个最优电阻，并且能够随时调整提供的电阻值，满足不同情况下的需求。

Description

一种用于数模转换器的电阻校准设备及方法

技术领域

本发明涉及的是一种采用CMOS工艺制作的用于数模转换器的电阻校准设备及方法，涉及半导体集成电路设计技术领域。

背景技术

现实世界中的模拟信号需要转化为数字信号送入数字系统进行处理，而处理完成的各种数字信号，最终要通过数模转换技术变为可输出的模拟信号才能被识别。数模转换器（DAC）广泛应用于信号传输链中，其结构如图1所示，其中101是二分之一/四分之一分频器，102是时钟发生电路，103是4:1多路复用器，104是DAC核，105是电阻校准模块，106是基准和电源产生模块；随着无线通信与传输技术的发展，对数模转换器速度和精度的要求也越来越高。

现有技术中，电流舵型DAC无需高速运放就可以直接驱动阻性负载，有着较高的转换速度和建立时间；此外，在CMOS工艺下制作电阻和电容，不仅精度低，而且需要耗费较大的芯片面积；相比之下，电流源能够达到的设计精度比电阻和电容的设计精度要高得多，并且更重要的是电流舵型结构可以与数字电流兼容，有利于芯片的集成化；因此，电流舵型结构是目前高速高精度DAC的理想选择；然而电流舵型DAC在电流信号转电压信号时，需要一个高精度的电阻，来确保转换精度和可靠性，而以现在的工艺水平，实际电阻值总会与理论电阻值之间存在误差，使得DAC转换精度降低，可靠性下降。

发明内容

本发明的目的是针对上述现有背景技术中存在的缺陷，提供一种用于数模转换器的电阻校准设备及方法，通过不断与基准电阻作比较得到一个精准的电阻。

本发明的技术解决方案：一种用于数模转换器的电阻校准设备，其结构包括片外基准电阻、第一电阻校准模块201，比较器202，锁存器203，辅助数字电路204，计数器205，传输门阵列206以及第二电阻校准模块207；其中第一电阻校准模块201和片外基准电阻之间通过IO_1端口连接，片外基准电阻的输出端连接比较器202的A输入端，第一电阻校准模块201的输出端连接比较器202的B输入端；比较器202的输出端连接的锁存器203输入端，锁存器203的输出端连接辅助数字电路204的输入端，辅助数字电路204的输出端连接计数器205的输入端，计数器205的输出端连接传输门阵列206的输入端，同时将输出信号反馈至第一电阻校准模块201；传输门阵列206输出控制信号至第二电阻校准模块207的IO_1端；I_1为时钟信号，I_2为使能信号，其中时钟信号I_1由时钟发生电路102产生，输出至比较器202、辅助数字电路204和计数器205；使能信号I_2是输入的阶跃信号，可以根据实际需求重新给阶跃信号老重启校准电路，输出至锁存器203、辅助数字电路204和传输门阵列206。

所述的第一电阻校准模块201和第二电阻校准模块207由N+1个电阻并联组成，N为正整数；其中1个电阻不与开关串联，其电阻值为R1=R0/A，其余N个电阻与1个开关串联，其电阻值分别为R0/2^N-2……R0/8，R0/4，R0/2，R0，2R0；通过控制信号控制各电阻串联的开关，实现多个不同比例的电阻并联，使得N位控制信号从0……0对应的最小电阻值逐步增大到最大值R1，其中R1是电阻校准模块中不与开关相连的电阻，其值为R1=(1/A)·R0，式中R0与A的取值由2R0/(2A+2^N-1) = R_ref决定，R_ref为校准电路的目标电阻值；计数器的计数值为M时，其等效电阻值为(2/M)R0//(1/A)R0，M=0,1……2^N-1。

所述的比较器202用于将校准模块的电阻与基准电阻的电阻值大小转换成电压大小，从而比较其电压大小来判断校准模块的电阻是否达到基准电阻，当第一电阻校准模块201的电阻最小阻值依次增大，直到大于基准电阻时，比较器202的输出电压发生跳变；当时钟上升沿到来时，比较器202比较出V_A和V_B的大小，并将比较结果传输给锁存器203；当使能信号I_2为逻辑低电平时，锁存器203输出的信号Vcount=0，经过辅助数字电路204得到一系列控制信号，计数器205不工作。

所述的锁存器203用于存储比较器202得到的信号，得到控制计数器205进行计数的控制信号，即当第一电阻校准模块201的等效电阻比片外基准电阻小时，计数器205正常计数，当第一电阻校准模块201的等效电阻大于片外基准电阻时，计数器205停止计数，输出当前二进制信号。

所述的辅助数字电路204根据锁存器203的控制信号，产生一系列信号来控制计数器205，完成所有功能，同时信号传输门阵列206实现在使能信号I_2为0时，输出信号2^N-1-1，在使能信号I_2为1后，输出计数器的控制信号。

所述的计数器205由一系列数字逻辑电路组成，实现根据锁存器提供的控制信号进行计数和保持信号，并且在使能信号I_2为0时，控制信号为0，在使能信号I_2为1后，控制信号从0逐步计数，开始校准，或在达到校准模块最大阻值还未大于基准电阻时，输出信号保持2^N-1，等效电阻为R0/A，或在校准刚开始就已大于基准电阻的情况下，输出信号保持0，等效电阻为2R0/(2A+2^N-1)。

一种用于数模转换器的电阻校准方法，包括如下步骤：

1）当使能信号I_2为逻辑低电平时，传输门阵列206输出到第一电阻校准模块201中的控制信号为01……1，第一电阻校准模块201的等效电阻值为2R0/(2A+2^N-1)；此时第二电阻校准模块207的输入控制信号为初始信号0；当使能信号I_2为逻辑高电平时，传输门阵列206输出的初始信号为0，第一电阻校准模块201的等效电阻值为2R0/(2A+2^N-1)；在第一电阻校准模块201的等效电阻小于片外基准电阻时，输入的信号每个时钟周期加1，即0……1、0……10直到第一电阻校准模块201的等效电阻大于片外基准电阻，此时输出信号保持不变；最大电阻对应的控制信号为2^N-1，电阻值为(1/A)R0；

2）基准电阻R_ref和电阻校准模块的等效电阻R_equ的最终比例为N:1，基准电阻和电阻校准模块经过电流镜复制基准电流源得到比例为1:N的电流，同时得到A输入端、B输入端两点的电压；若R_ref=N·R_equ，则V_A=V_B；若R_ref<N·R_equ，则V_A>V_B；若R_ref>N·R_equ，则V_A<V_B；

3）将A输入端、B输入端两点的电压输入比较器202进行比较，然后经过锁存器203进行锁存，输入到计数器205；当时钟上升沿到来时，若R_ref≥N·R_equ，锁存器输出信号V_count=1，R_ref< N·R_equ，V_count=0；锁存器输出信号和使能信号I_2共同控制计数器工作，当使能信号I_2为低电平时，计数器不工作，输出控制信号0……0；当使能信号I_2为高电平，V_count=1时，计数器工作，从0开始，每个时钟上升沿时加1，直到V_count=0，计数器停止计数，输出此时的控制信号。

本发明的优点：

1）可以得到和基准电阻相匹配的精准的电阻，通过改变基准电阻来调整校准电阻值；

2）如果时钟信号停止，或者使能信号重复，校准电路将重新开始工作。

附图说明

附图1是DAC中电流转电压的结构简图。

附图2是本发明提供的用于数模转换器的电阻校准设备的系统框图。

附图3是第一电阻校准模块和第二电阻校准模块的电路结构示意图。

附图4是控制信号与等效电阻的对应关系图。

附图5是传输门阵列的电路结构示意图。

附图6 是动态比较器的电路结构示意图。

图中201是第一电阻校准模块，202是比较器，203是锁存器，204是辅助数字电路，205是计数器，206是传输门阵列，207是第二电阻校准模块。

具体实施方式

下面根据附图对本发明的技术方案作进一步详细说明。

以下结合一个具体实施例来详细说明本发明的技术方案，该实施例中的基准电阻为500ohm，基准电阻与校准电阻比例为20:1，N=6。对高性能数模转换器而言，其对电流转电压模块的电阻精度要求很高，而单纯地使用电阻在现有工艺下会出现很大的误差。为解决这个问题，通常使用多个一定比例的电阻并联，通过校准电路来得到一个参考基准电阻的精确电阻。

如图2所示，一种用于数模转换器的电阻校准设备，其结构包括片外基准电阻、第一电阻校准模块201，将校准电阻与基准电阻相比较的比较器202，将比较信号锁存的锁存器203，辅助数字电路204，实现从0~2^N-1依次增加的计数器205，传输门阵列206以及第二电阻校准模块207；其中第一电阻校准模块201和片外基准电阻之间通过IO_1端口连接，片外基准电阻的输出端连接比较器202的A输入端，第一电阻校准模块201的输出端连接比较器202的B输入端；比较器202的输出端连接的锁存器203输入端，锁存器203的输出端连接辅助数字电路204的输入端，辅助数字电路204的输出端连接计数器205的输入端，计数器205的输出端连接传输门阵列206的输入端，同时将输出信号反馈至第一电阻校准模块201；传输门阵列206输出控制信号至第二电阻校准模块207的IO_1端口。

图2中的中I_1为时钟信号，I_2为使能信号，时钟信号I_1由时钟发生电路102产生，输出至比较器202、辅助数字电路204和计数器205；使能信号I_2是输入的阶跃信号，可以根据实际需求重新给阶跃信号老重启校准电路，输出至锁存器203、辅助数字电路204和传输门阵列206。

电阻校准模块的结构如图3所示，其中7个电阻通过6个开关管并联，电阻值从右到左依次R0/59，R0/16，R0/8，R0/4，R0/2，R0，2R0，开关管尺寸依次为6.5/0.18*128，*64，*32，*16，*8，*4。开关管由六个控制信号控制，M1对应的A1是最低位，M6对应的A6是最高位，由此计算出控制信号与等效电阻的对应关系，如图4所示。

根据图4所示的控制信号与等效电阻的对应关系，取中间的信号对应的电阻值为理论值25ohm，即000000对应的电阻值2R0/150=25ohm。考虑到封装的影响，该值调整为23.5ohm，所以R0取1.7625kohm。可以看到，此时的电阻调节范围为19.48~29.87ohm。第一电阻校准模块201中的IO_1对应图2中电流镜的共栅端IO_1，保证基准电阻R_ref和校准电阻R_equ流过的电流成1:20；第一电阻校准模块201中IO_2与图2中B输入端相连，A输入端和B输入端电压V_A和V_B作为动态比较器的输入。若R_ref=20R_equ，则V_A=V_B，；若R_ref<20R_equ，V_A>V_B；若R_ref>20R_equ，V_A<V_B。当时钟上升沿到来时，比较器会比较出V_A和V_B，并将比较结果传输给存储器；当使能信号I_2为逻辑低电平时，存储器输出的信号V_count=0，经过辅助数字电路得到一系列控制信号，计数器不工作，并输出控制信A<6:1>=000000。

此时，图5所示的传输门阵列206输出的控制信号O<6:1>=011111，其中V_low是电路中产生的一个低电平电压；当使能信号I_2为逻辑高电平时，若V_A≤V_B，则V_count=1，计数器开始从000000计数，每个时钟上升沿到来时控制信号A<6:1>加1，若V_A>V_B，则V_count=0，计数器停止计数，此时输出控制信号A<6:1>和传输门阵列输出的控制信号O<6:1>相同，且保持不变。

考虑到在使能信号I_2刚跳转为逻辑高电平时，控制信号000000对应的等效电阻值就大于基准电阻值，此时输出000000，或在输出控制信号A<6:1>已经变为111111时，此时等效电阻值依然小于等于基准电阻值，此时输出111111；通常在实际使用过程中，校准电阻会出现变化，需要重新校准。而本发明中，当时钟信号I_1停止，或者使能信号I_2重复时，校准电路会重新校准，输出信号重复上述过程；同时，从图4可以得出，在000000计数到000001时的阻值变化最小，所以比较器最小精度要满足0.1ohm对应的压差变化。

上述电路测试结果表明，本发明提供的用于数模转换器的电阻校准方法，在时钟周期为50ns，Rref=500ohm，R0=1.7625kohm时，输出控制信号O<6:1>在101001处稳定并输出，实现了精确的电阻校准。在传统电流转电压模块运行中，直接使用电阻，以工艺偏差10%为例，理论23.5ohm的电阻值，实际可能得到21.15~25.58ohm，会严重的影响DAC转换结果；为了验证本发明的可靠性，修改R0值分别为1.5863kohm和1.9378kohm，分别对应10%工艺误差下的最差情况，并进行电路仿真计算。从仿真计算可得，在R0=1.5863kohm时，输出控制信号O<6:1>为101110，等效电阻等于23.5007ohm；在R0=1.9378kohm时，输出控制信号O<6:1>为010000，等效电阻等于23.488ohm。综上所述，经过本发明的技术方案校准电阻值后的电阻误差小于千分之一，可以得到一个精确的电阻。

本发明的电阻校准范围可以根据实际基准电阻值，通过改变R0来调节。本发明可以增加电阻校准模块的并联电阻数，同时采用更多位的计数器和控制电路，按照相同的校准方法来进一步提高电阻校准精度。

以上具体实施例对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例之一，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种用于数模转换器的电阻校准设备，其结构包括片外基准电阻、第一电阻校准模块（201），比较器（202），锁存器（203），辅助数字电路（204），计数器（205），传输门阵列（206）以及第二电阻校准模块（207）；其中第一电阻校准模块（201）和片外基准电阻之间通过IO_1端口连接，片外基准电阻的输出端连接比较器（202）的A输入端，第一电阻校准模块（201）的输出端连接比较器（202）的B输入端；比较器（202）的输出端连接的锁存器（203）输入端，锁存器（203）的输出端连接辅助数字电路（204）的输入端，辅助数字电路（204）的输出端连接计数器（205）的输入端，计数器（205）的输出端连接传输门阵列（206）的输入端，同时将输出信号反馈至第一电阻校准模块（201）；传输门阵列（206）输出控制信号至第二电阻校准模块（207）的IO_1端；I_1为时钟信号，I_2为使能信号，其中时钟信号I_1输出至比较器（202）、辅助数字电路（204）和计数器（205）；使能信号I_2输出至锁存器（203）、辅助数字电路（204）和传输门阵列（206）。

2.根据权利要求1所述的一种用于数模转换器的电阻校准设备，其特征是所述的第一电阻校准模块（201）和第二电阻校准模块（207）由N+1个电阻并联组成，N为正整数；其中1个电阻不与开关串联，其电阻值为R1=R0/A，其余N个电阻与1个开关串联，其电阻值分别为R0/2^N-2……R0/8，R0/4，R0/2，R0，2R0；通过控制信号控制各电阻串联的开关，实现多个不同比例的电阻并联，使得N位控制信号从0……0对应的最小电阻值逐步增大到最大值R1，其中R1是电阻校准模块中不与开关相连的电阻，其值为R1=(1/A)·R0，式中R0与A的取值由2R0/(2A+2^N-1) = R_ref决定，R_ref为校准电路的目标电阻值；计数器的计数值为M时，其等效电阻值为(2/M)R0//(1/A)R0，M=0,1……2^N-1。

3.根据权利要求1所述的一种用于数模转换器的电阻校准设备，其特征是所述的比较器（202）用于将校准模块的电阻与基准电阻的电阻值大小转换成电压大小，从而比较其电压大小来判断校准模块的电阻是否达到基准电阻，当第一电阻校准模块（201）的电阻最小阻值依次增大，直到大于基准电阻时，比较器（202）的输出电压发生跳变；当时钟上升沿到来时，比较器（202）比较出V_A和V_B的大小，并将比较结果传输给锁存器（203）；当使能信号I_2为逻辑低电平时，锁存器（203）输出的信号V_count=0，经过辅助数字电路（204）得到一系列控制信号，计数器（205）不工作。

4.根据权利要求1所述的一种用于数模转换器的电阻校准设备，其特征是所述的锁存器（203）用于存储比较器（202）得到的信号，得到控制计数器（205）进行计数的控制信号，即当第一电阻校准模块（201）的等效电阻比片外基准电阻小时，计数器（205）正常计数，当第一电阻校准模块（201）的等效电阻大于片外基准电阻时，计数器（205）停止计数，输出当前二进制信号。

5.根据权利要求1所述的一种用于数模转换器的电阻校准设备，其特征是所述的辅助数字电路（204）根据锁存器（203）的控制信号，产生一系列信号来控制计数器（205），完成所有功能，同时信号传输门阵列（206）实现在使能信号I_2为0时，输出信号2^N-1-1，在使能信号I_2为1后，输出计数器的控制信号。

6.根据权利要求1所述的一种用于数模转换器的电阻校准设备，其特征是所述的计数器（205）由一系列数字逻辑电路组成，实现根据锁存器提供的控制信号进行计数和保持信号，并且在使能信号I_2为0时，控制信号为0，在使能信号I_2为1后，控制信号从0逐步计数，开始校准，或在达到校准模块最大阻值还未大于基准电阻时，输出信号保持2^N-1，等效电阻为R0/A，或在校准刚开始就已大于基准电阻的情况下，输出信号保持0，等效电阻为2R0/(2A+2^N-1)。

7.一种用于数模转换器的电阻校准方法，其特征是包括如下步骤：

1）当使能信号I_2为逻辑低电平时，传输门阵列（206）输出到第一电阻校准模块（201）中的控制信号为01……1，第一电阻校准模块（201）的等效电阻值为2R0/(2A+2^N-1)；此时第二电阻校准模块（207）的输入控制信号为初始信号0；当使能信号I_2为逻辑高电平时，传输门阵列（206）输出的初始信号为0，第一电阻校准模块（201）的等效电阻值为2R0/(2A+2^N-1)；在第一电阻校准模块（201）的等效电阻小于片外基准电阻时，输入的信号每个时钟周期加1，即0……1、0……10直到第一电阻校准模块（201）的等效电阻大于片外基准电阻，此时输出信号保持不变；最大电阻对应的控制信号为2^N-1，电阻值为(1/A)R0；

2）基准电阻R_ref和电阻校准模块的等效电阻R_equ的最终比例为N:1，基准电阻和电阻校准模块经过电流镜复制基准电流源得到比例为1:N的电流，同时得到A输入端、B输入端两点的电压；若R_ref=N·R_equ，则V_A=V_B；若R_ref<N·R_equ，则V_A>V_B；若R_ref>N·R_equ，则V_A<V_B；

3）将A输入端、B输入端两点的电压输入比较器（202）进行比较，然后经过锁存器（203）进行锁存，输入到计数器（205）；当时钟上升沿到来时，若R_ref≥N·R_equ，锁存器输出信号V_count=1，R_ref< N·R_equ，V_count=0；锁存器输出信号和使能信号I_2共同控制计数器工作，当使能信号I_2为低电平时，计数器不工作，输出控制信号0……0；当使能信号I_2为高电平，V_count=1时，计数器工作，从0开始，每个时钟上升沿时加1，直到V_count=0，计数器停止计数，输出此时的控制信号。

Images