CN115118230A - 组合运算放大器电路、芯片和信号处理装置 - Google Patents
组合运算放大器电路、芯片和信号处理装置 Download PDFInfo
- Publication number
- CN115118230A CN115118230A CN202210843287.9A CN202210843287A CN115118230A CN 115118230 A CN115118230 A CN 115118230A CN 202210843287 A CN202210843287 A CN 202210843287A CN 115118230 A CN115118230 A CN 115118230A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- signal
- calibration
- amplifier circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请涉及组合运算放大器电路、芯片和信号处理装置,该组合运算放大器电路包括:第一运算放大器,其被配置为在第一运算放大器的同相输入端和反相输入端具有相同电特性的情况下生成待校准信号;第二运算放大器,其与第一运算放大器的输出端连接;校准电路,其包括:判别支路,其被配置为对第一运算放大器生成的待校准信号的幅度与基准值进行判别并生成判别结果,以及校准支路,其被配置为根据判别支路输出的判别结果生成校准信号并且将校准信号反馈给第一运算放大器。通过利用本申请的技术方案,可以提高组合运算放大器电路的精度和带宽。
Description
技术领域
本申请涉及集成电路领域,特别是涉及一种组合运算放大器电路、芯片和信号处理装置。
背景技术
作为电子设计的基础模块,运算放大器广泛应用于不同的技术领域。对于运算放大器,通常有精度和速度两个维度的性能要求。其中,表征精度的指标通常包括运算放大器的失调电压和温度漂移等,表征速度的指标主要是指运算放大器的一系列带宽指标,如-3dB带宽和全功率带宽等。目前,对于常规的运算放大器而言,其精度和速度是存在折中的矛盾体。也就是说,一般而言,精度较高的运算放大器(以下简称为“精密运算放大器”)的带宽都相对较小,而带宽较大的运算放大器(以下简称为“宽带运算放大器”)的精度都相对较低。其中,精密运算放大器一般指其失调电压低于1mV运算放大器并且同时其失调电压随温度的变化漂移值小于100V的运算放大器;宽带运算放大器一般是指上限工作频率与下限工作频率之比甚大于1的运算放大器,习惯上也常把相对频带宽度(B/Fs)大于20%~30%的放大器列入此类。在示波器领域,宽带运算放大器的带宽一般从直流到十几GHz,甚至更高。
为了解决运算放大器的精度和速度的这种折中矛盾,现有技术中通常采用将两个运算放大器串联的组合运算放大器电路,一般来说,一个运算放大器为精密运算放大器,另一个运算放大器为串联在精密运算放大器后级的宽带运算放大器。当输入信号的频率较低的时候,输入信号会在经过精密运算放大器的调节之后再进入宽带运算放大器,这可以使得整个组合运算放大器电路在直流和低频段的性能主要由精密运算放大器的性能决定。而当输入信号的频率较高且大于精密运算放大器的带宽时,精密运算放大器负责提供直流偏置电平给宽带运算放大器,并且通过VIN输入端直接向宽带运算放大器输入信号,这可以确保组合运算放大器电路整体的高频性能。
然而,上述组合运算放大器电路仍然在一定的局限性,即精密运算放大器的失调电压并没有得到校准,这无法满足对精度要求较高的应用场景的要求,例如,该组合运算放大器电路无法满足高精度示波器模拟前端的要求。
为了解决该问题,如图1所示,现有技术中通常应用以下两种技术方案:
(1)利用自动校零等动态消除技术对组合运算放大器电路进行校准,但这需要额外的时钟输入且会引入杂散,而杂散在一些对精度要求较高的应用场景中是不允许的。
(2)对组合运算放大器电路进行前台校准,也就是在出厂前使用激光对集成有组合运算放大器电路的芯片进行校准。然而,这需要利用模拟测试设备(例如,万用表和模拟数字转换器等)对其进行校准,并且校准时间较长;也由于在芯片出厂前进行了校准,因而导致难以估计芯片在后期实际应用场景中产生的误差,进而导致校准结果不准。
发明内容
有鉴于此,本申请实施例为解决背景技术中存在的至少一个问题而提供一种组合运算放大器电路、芯片和信号处理装置。
第一方面,本申请实施例提供了一种组合运算放大器电路,包括:
第一运算放大器,其被配置为在所述第一运算放大器的同相输入端和反相输入端具有相同电特性的情况下生成待校准信号;
第二运算放大器,其与所述第一运算放大器的输出端连接,并且所述第二运算放大器输出的第二信号的带宽大于所述第一运算放大器输出的第一信号的带宽,其中,所述第一信号包括所述待校准信号;
校准电路,其包括:
-判别支路,其被配置为对所述第一运算放大器生成的所述待校准信号的幅度与基准值进行判别并生成判别结果;
-校准支路,其被配置为根据所述判别支路输出的判别结果生成校准信号并且将所述校准信号反馈给所述第一运算放大器。
结合本申请的第一方面,在一可选实施方式中,所述判别支路包括:
信号转换器,其被配置为将所述待校准信号转换为电平信号;
第一比较器,其被配置为将所述电平信号的逻辑值与所述基准值进行判别并生成判别结果。
结合本申请的第一方面,在一可选实施方式中,若所述待校准信号包括电压信号,则所述判别支路包括:
反相器,其输入端和输出端分别与所述第一运算放大器的输出端和所述校准支路的输入端连接;
第一数字缓冲器,其输入端和输出端分别与所述第一运算放大器的输出端和所述校准支路的输入端连接;或者,
电平移位器和第二数字缓冲器,其中,所述电平移位器的输入端和输出端分别与所述第一运算放大器的输出端和所述第二数字缓冲器的输入端连接,所述第二数字缓冲器的输出端与所述校准支路的输入端连接。
结合本申请的第一方面,在一可选实施方式中,所述判别支路还包括基准信号产生器和第二比较器,其中,
所述基准信号产生器被配置为向所述第二比较器提供幅度为所述基准值的基准信号;
所述第二比较器被配置为将所述待校准信号的幅度与所述基准信号的幅度进行判别并且生成判别结果。
结合本申请的第一方面,在一可选实施方式中,所述校准支路包括控制单元和校准单元,其中,
所述控制单元被配置为根据从所述判别支路接收到的判别结果生成用于控制所述校准单元的控制指令;
所述校准单元被配置为根据所述控制单元发送的控制指令生成用于对所述第一运算放大器的电特性进行校准的所述校准信号并且将所生成的所述校准信号发送给所述第一运算放大器的输入通道。
结合本申请的第一方面,在一可选实施方式中,所述控制单元具体被配置为执行如下操作:
在接收到所述判别结果之后,判断是否首次接收到所述判别结果;
若是,则利用与所述校准单元的输出特性对应的预设算法生成与所述判别结果对应的控制指令,并且将所述控制指令发送给所述校准单元;
若否,则判断本次接收到的所述判别结果是否与上次接收到的判别结果相同,如果相同,则利用与所述校准单元的输出特性对应的预设算法生成与所述判别结果对应的控制指令,并且将所述控制指令发送给所述校准单元,如果不同,则直接将与上次接收到的所述判别结果对应的所述控制指令发送给所述校准单元。
结合本申请的第一方面,在一可选实施方式中,所述控制单元包括微控制单元芯片或上位机。
结合本申请的第一方面,在一可选实施方式中,所述校准单元包括数模转换器,所述数模转换器的输出端与所述第一运算放大器的输入通道连接。
结合本申请的第一方面,在一可选实施方式中,所述第一运算放大器的输入通道包括所述同相输入端和所述反相输入端,或者包括所述第一运算放大器内部的差分信号传输节点。
结合本申请的第一方面,在一可选实施方式中,还包括:
开关单元,其被配置为使所述第一运算放大器的所述同相输入端和所述反相输入端接地或连接至提供共模电压的电压源。
结合本申请的第一方面,在一可选实施方式中,所述第二运算放大器的同相输入端与所述第一运算放大器的输出端连接,其反相输入端与所述第一运算放大器的反相输入端连接。
第二方面,本申请实施例提供了一种芯片,包括如上述第一方面中任一项所述的组合运算放大器电路。
第三方面,本申请实施例提供了一种信号处理装置,包括如上述第一方面或第二方面中任一项所述的组合运算放大器电路。
通过利用本申请实施例所提供的一种组合运算放大器电路、芯片和信号处理装置,可以实现对组合运算放大器电路进行失调校准,而不需要激光修调和额外时钟,也不会引入杂散,也能够避免传统的前台校准运算放大器失调所面临的运算放大器电路应用场景的差异性导致的误差。同时,校准电路也不干扰组合运算放大器电路的主信号通路,这提升了组合运算放大器电路的直流性能。
另外,本申请实施例通过利用校准电路对第一运算放大器进行失调校准,这可以提高该组合运算放大器电路的精度,而通过在第一运算放大器的输出端设置能够输出带宽大于第一运算放大器输出的第一信号的带宽的第二信号的第二运算放大器,这可以提高该组合运算放大器电路的带宽,从而可以使该组合运算放大器电路应用于对精度和带宽都有要求的应用场景中。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为现有技术中的组合运算放大器电路的示意图;
图2为本申请实施例提供的一种组合运算放大器电路的电路示意图;
图3为本申请实施例提供的一种判别支路的结构示意图;
图4为本申请实施例提供的另一种判别支路的结构示意图;
图5为本申请实施例提供的另一种判别支路的结构示意图;
图6为本申请实施例提供的再一种判别支路的结构示意图;
图7为本申请实施例提供的又一种判别支路的结构示意图;
图8为本申请实施例提供的校准支路的结构示意图;
图9为本申请实施例提供的另一种组合运算放大器电路的电路示意图;
图10为本申请实施例提供的另一种组合运算放大器电路的电路示意图。
具体实施方式
为使本申请的技术方案和有益效果能够更加明显易懂,下面通过列举具体实施例的方式进行详细说明。其中,附图不一定是按比例绘制的,局部特征可以被放大或缩小,以更加清楚的显示局部特征的细节;除非另有定义,本文所使用的技术和科学术语与本申请所属的技术领域中的技术和科学术语的含义相同。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也可能意图包括复数形式,除非上下文清楚指出另外的方式。还应明白,当在该说明书中使用术语“包括”时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任意的及所有组合,术语“多个”包括两个或以上。
应当明白,当结构被称为与其它结构“连接”时,其可以直接地与其它结构连接,或者可以存在居间的结构。相反,当结构被称为与其它结构“直接连接”时,则不存在居间的结构。应当明白,尽管使用了术语第一、第二、第三等描述各种元件、部件、和/或部分,这些元件、部件、和/或部分不应当被这些术语限制,这些术语仅仅用来区分其中的一个与另一个。因此,在不脱离本申请的教导之下,下面讨论的第一元件、部件、或部分可表示为第二元件、部件、或部分,而当讨论的第二元件、部件、或部分时,并不表明本申请必然存在第一元件、部件、或部分。
如图2所示,本申请实施例提供了一种组合运算放大器电路,包括:
第一运算放大器100,其被配置为在所述第一运算放大器100待校准信号的同相输入端和反相输入端具有相同电特性的情况下生成待校准信号;
第二运算放大器200,其与所述第一运算放大器100的输出端连接,并且所述第二运算放大器200输出的第二信号的带宽大于所述第一运算放大器100输出的第一信号的带宽,其中,所述第一信号可以包括所述待校准信号;
校准电路300,其包括:
-判别支路310,其被配置为对所述第一运算放大器生成的所述待校准信号的幅度与基准值进行判别并生成判别结果;
-校准支路320,其被配置为根据所述判别支路输出的判别结果生成校准信号并且将所述校准信号反馈给所述第一运算放大器100。
该组合运算放大器电路的校准过程如下:
在第一运算放大器100的两个输入端被设置为具有相同电特性(即,电压或电流等相同)的情况下,第一运算放大器100生成待校准信号并发送给校准电路300中的判别支路310;判别支路310将接收到的待校准信号的幅度(电压或电流等)与基准值进行判别并生成相应的判别结果;校准支路320根据判别支路310输出的判别结果生成校准信号,并且将生成的校准信号反馈给第一运算放大器100以对第一运算放大器100进行电特性失调补偿,从而实现对第一运算放大器100的电特性失调校准。
很明显,本申请实施例主要利用组合运算放大器电路内设置的校准电路对第一运算放大器进行校准,而不需要激光修调和额外时钟,也不会引入杂散,也能够避免传统的前台校准运算放大器失调所面临的运算放大器电路应用场景的差异性导致的误差。同时,校准电路也不干扰组合运算放大器电路的主信号通路,这提升了组合运算放大器电路的直流性能。
另外,本申请实施例通过利用校准电路对第一运算放大器进行失调校准,这可以提高该组合运算放大器电路的精度,而通过在第一运算放大器的输出端设置能够输出带宽大于第一运算放大器输出的第一信号的带宽的第二信号的第二运算放大器,这可以提高该组合运算放大器电路的带宽,从而可以使该组合运算放大器电路应用于对精度和带宽都有要求的应用场景(例如,示波器前端)中。
在至少一实施例中,第一运算放大器100可以是该组合运算放大器电路所包括的多级运算放大器中的第一级运算放大器,也可以为中间级运算放大器;第二运算放大器200可以与第一运算放大器100串联,其可以为该多级运算放大器中的中间级运算放大器,也可以为最后一级运算放大器。
当第一运算放大器100和第二运算放大器200分别为第一级运算放大器和最后一级运算放大器时,第一运算放大器100的两个输入端(即,同相输入端和反相输入端)可以作为该组合运算放大器电路的输入端以接收外部信号,第二运算放大器200的输出端可以作为该组合运算放大器电路的输出端以向外部输出信号。
第一运算放大器100和第二运算放大器200可以是按照某一固定增益对差分信号进行放大处理的器件,二者可以分别为精密运算放大器和宽带运算放大器,但不限于此。关于精密运算放大器和宽带运算放大器的描述,可以参照现有技术中的相关描述,在此不再赘叙。
而且,第二运算放大器200的同相输入端可以与第一运算放大器100的输出端连接,其反相输入端和第一运算放大器100的反相输入端并联至外部信号输入端(例如,该组合运算放大器电路的输入端或上一级运算放大器的输出端),这可以提高该组合运算放大器电路的接口的通用性。
需要说明的是,当对第一运算放大器200进行校准时,可以通过将其两个输入端悬空、接地或接共模电压等来实现将其两个输入端设置为具有相同电特性。而且,当对第一运算放大器200进行校准时,由于未向第二运算放大器200的另一输入端提供任何信号,因此其并不会输出任何信号。
在至少一实施例中,如图3所示,判别支路310可以包括:
信号转换器311,其可以被配置为将待校准信号转换为电平信号;
第一比较器312,其可以被配置为将电平信号的逻辑值与基准值进行判别并生成判别结果。
待校准信号可以为电压信号,也可以为电流信号,还可以为其他电信号。若该待校准信号为电流信号,信号转换器311可以直接对其进行转换,也还可以通过电阻将其转成电压信号后再进行转换。
基准值可以是预先设置在信号转换器311中的默认电平(0或1),也可以是利用外部器件(例如,基准信号产生器,如图7所示)提供给信号转换器311的电平,其具体数值可以根据实际需求或应用场景来设置。
信号转换器311可以包括用于将模拟信号转换为数字信号的任意电路或器件,例如模数转换器(ADC)。
第一比较器312可以是能够进行数据比较的任意电路或器件。例如,第一比较器312可以为电压比较器,也可以为电流比较器,其具体类型可以根据所接收到的信号类型来确定。例如,当待校准信号为电压信号,其可以为电压比较器,而当待校准信号为电流信号时,其可以为电流比较器。
信号转换器311和第一比较器312可以独立设置,也可以集成设置在同一个模块中。
在该实施例中,判别支路310的操作过程如下:
在第一运算放大器100输出待校准信号后,判别支路310中的信号转换器311可以将第一运算放大器100输出的待校准信号转换为电平信号,并且将转换后的电平信号发送给第一比较器312,第一比较器312接收到信号转换器311发送的电平信号后,判断该电平信号的逻辑值是否与基准值相同并生成判别结果,该判别结果指示电平信号的逻辑值与基准值之间的大小关系。例如,当电平信号的逻辑值与基准值相同时,该判别结果可以为1,而当电平信号的逻辑值与基准值不同时,该判别结果可以为0。
在至少一实施例中,如图4所示,当第一运算放大器100输出的待校准信号为电压信号时,判别支路310可以包括反相器315,其输入端和输出端分别与第一运算放大器100的输出端和校准支路320的输入端连接,并且该反相器315可以理解具有1bit的模数转换器和比较器的功能。
在至少一实施例中,如图5所示,当第一运算放大器100输出的待校准信号为电压信号时,判别支路310还可以包括第一数字缓冲器316,其输入端和输出端分别与第一运算放大器100的输出端和校准支路320的输入端连接,并且其通常可以由逻辑门电路实现。
在至少一实施例中,如图6所示,当第一运算放大器100输出的待校准信号为电压信号时,判别支路310还可以包括电压移位器317和第二数字缓冲器318。电压移位器317的输入端和输出端可以分别与第一运算放大器100的输出端和第二数字缓冲器318的输入端连接,其主要用于对第一运算放大器100输出的待校准信号的电压进行平移,以使其与第二数字缓冲器318可接收的电压范围匹配,也就是使得第一运算放大器100生成的待校准信号能够覆盖到第二数字缓冲器318的电源轨。例如,第一运算放大器100输出的电压范围为1~3V,而第二数字缓冲器318可接收的电压范围为2~4V,则通过电压移位器317可以将第一运算放大器100输出的电压范围从1~3V移位至2~4V。电压移位器317可以由场效应管或逻辑门电路实现。第二数字缓冲器318的输出端可以与校准支路320的输入端连接,其可以与第一数字缓冲器316相同或不同。
上述实施例中的反相器315、第一数字缓冲器316、第二数字缓冲器318均可以执行图3中所示的信号转换器311和第一比较器312的功能。
关于反相器、数字缓冲器以及电压移位器的详细描述,可以参照现有技术中的相应描述,在此不再赘叙。
通过将判别支路设置为反相器或数字缓冲器的结构,可以简化判别支路的结构。
在至少一实施例中,如图7所示,该判别支路310可以包括:基准信号产生器313和第二比较器314,其中,基准信号产生器313可以被配置为向第二比较器314提供幅度为基准值的基准信号,第二比较器314可以被配置为将待校准信号的幅度与基准信号的幅度进行判别并且生成判别结果。
基准信号可以为电平信号,也可以为具有固定幅度的周期性信号(例如,方波信号),并且其类型与待校准信号的类型一致。
第二比较器314的一输入端与第一运算放大器100的输出端连接,其另一输入端与基准信号产生器313连接,并且其输出端与校准支路320的输入端连接。第二比较器314可以被配置为将待校准信号转换为电平信号并且将转换后的电平信号与基准信号进行比较。在这种情况下,基准信号产生器313可以被配置为向第二比较器314提供作为基准信号的电平信号。在这种情况下,第二比较器314可以理解为是实现信号转换器311和第一比较器312的功能的集成模块。第二比较器314也可以被配置为直接将待校准信号的幅度与基准信号的幅度进行比较。在这种情况下,基准信号产生器313可以被配置为向第二比较器314提供作为基准信号的周期性信号。
通过将判别电路设置为包括基准信号产生器和第二比较器的结构,可以简化其结构复杂度,并且可以加快校准速度。例如,第一运算放大器100为精密运算放大器,其输出电压范围是-2V~2V,但是它的压摆率很低,转换速度不够快,那么通过基准信号产生器产生1V的电平信号,这能够减少一半以上的电平爬坡时间,进而加快校准速度。
在至少一实施例中,如图8所示,校准支路320可以包括控制单元321和校准单元322,其中,控制单元321可以被配置为根据从判别支路310接收到的判别结果生成用于控制校准单元322的控制指令,校准单元322可以被配置为根据控制单元321的控制指令生成用于对第一运算放大器100的电特性进行校准的校准信号并且将所生成的校准信号发送给第一运算放大器100的输入通道。具体地:
控制单元321可以被配置为执行如下操作:
在接收到判别支路310的判别结果之后,判断是否首次接收到该判别结果;若是,则利用与校准单元322的输出特性对应的预设算法生成与判别结果对应的控制指令,并且将生成的控制指令发送给校准单元322以控制校准单元322生成对应的校准信号;若否,则判断本次接收到的判别结果是否与上次接收到的判别结果相同,如果相同,则利用与校准单元322的输出特性对应的预设算法生成与判别结果对应的控制指令,并且将生成的控制指令发送给校准单元322以控制校准单元322生成对应的校准信号,如果不同,则直接将与上次接收到的判别结果对应的控制指令发送给校准单元322。
关于控制单元321利用与校准单元322的输出特性对应的预设算法生成与判别结果对应的控制指令的具体方式,举例说明如下:
例如,若校准单元322的输出特性为单调线性输出,则控制单元321可以被配置为利用遍历法或二分法等算法在预存控制码集中查找与判别结果对应的控制码,并且将查找到的控制码作为控制指令发送给校准单元322。
在校准单元322为单调线性输出且控制单元321中预存的控制码集的数量较少的情况下,控制单元321可以采用遍历法来查找控制码,即,根据判别结果的逻辑值是“1”或“0”判断在预存控制码集中是向上还是向下查找控制码,接着按照所确定的查找方向在预存控制码集中挨个查找控制码直至确定出最佳控制码。例如,若判别结果为逻辑值“1”,则表示向上查找控制码;若判别结果为逻辑值“0”,则表示向下查找控制码。这种查找方式可适用于校准单元322为位数较少的数模转换器(DAC)的情况。
在校准单元322为单调输出且控制单元321中预存控制码集的数量较多的情况下,控制单元321可以采用二分法法来查找控制码,即,根据判别结果的逻辑值是“1”或“0”判断出在预存控制码集中是向上还是向下查找控制码,接着根据所确定的查找方向并按照预设间隔在预存控制码集中查找控制码直至确定出最佳控制码。这种查找方式可适用于校准单元322为位数较多的DAC的情况。
现以校准单元322包括一个3bit的DAC且其输出特性为单调线性输出并且采用二分法查找控制码为例来说明对第一运算放大器100进行校准的详细过程。
第一运算放大器100输出的电平信号的逻辑值为0,则待校准的目标是将该电平信号的逻辑值从“0”变成“1”。判别支路310对第一运算放大器100的输出的待校准信号进行转换以得到电平信号,判断该电平信号的逻辑值和基准值(假设其值为“1”)是否相同,并且生成判别结果“0”。若控制单元321预先将控制码配置到中间码字3,则在接收到判别支路310的判别结果“0”时,这表示控制码“3”偏小,可以继续向上查找,查找到码字3和码字7之间的码字5,将码字5作为控制指令发送到校准单元322,校准单元322生成对应的校准信号。之后,第一运算放大器100响应于所接收到的校准信号输出将新的待校准信号,判别支路310对新的待校准信号进行转换并且将转换后的电平信号的逻辑值与基准值“1”进行比较,若仍输出判别结果“0”,这仍然表示之前查找到的控制码“5”还是偏小,则控制单元321再次继续向上查找,查找到码字5和码字7之间的码字6,将码字6作为控制指令输出到校准单元322。之后,判别支路310将再次更新后的电平信号的逻辑值与基准值“1”进行比较,若其输出的判别结果从“0”变为“1”,这表示控制码“6”为最佳控制码,则控制单元321直接将该控制码作为控制指令发送给校准单元322,并且之后保持向校准单元322输出该控制码。
又例如,若校准单元322的输出特性为非单调输出,则控制单元321可以被配置为对预存控制码集中的各个控制码进行映射处理以得到新控制码集,并且采用遍历法或二分法等算法在新控制码集中查找与判别结果对应的控制码,并且将查找到的控制码作为控制指令发送给校准单元322。
在具体实现方式中,校准单元322可以为多位数模转换器(DAC),其输出为具有回退特征的锯齿波,则此时控制单元321可以根据校准单元322输出的锯齿波的特性对预存控制码集中的各个控制码进行映射以得到新控制码集,然后再在该新控制码集中查找与判别结果对应的控制码。
以校准单元322为5位DAC并且输出锯齿波为例来说明控制单元321查找控制码的过程。
如表1所示,其为DAC的输入输出表。从表1中可以看出,DAC输入的码字与DAC输出的电压单调相关,而与DAC锯齿波输出的电压无法单调相关,那么也就不能直接使用DAC输入的码字进行二分法查找。基于此,需要先将DAC的码字根据DAC锯齿波的输出特性进行映射,比如说将原先的码字6映射成新的码字4,并丢掉原先的码字4和码字5等,以让映射后的码字变成单调以方便查找。
表1 DAC的输入输出表
DAC输入的码字 | DAC单调输出(V) | DAC锯齿波输出(V) |
0 | 0 | 0 |
1 | 1 | 1 |
2 | 2 | 2 |
3 | 3 | 3 |
4 | 4 | 2 |
5 | 5 | 3 |
6 | 6 | 4 |
7 | 7 | 5 |
8 | 8 | 4 |
9 | 9 | 5 |
17 | 17 | 6 |
18 | 18 | 7 |
…… | …… | …… |
31 | 31 | xx |
虽然以上描述的是控制单元321通过查找的方式来生成控制指令,但实际上控制单元321也可以被配置为直接根据判别结果生成控制指令。例如,控制单元321可以直接生成与判别结果对应的控制码,将该控制码作为控制指令发送给校准单元322,并且存储该控制码以便于后续使用。另外,控制指令不限于是上述控制码的形式,也可以是其他编码形式,只要预先设置好控制单元321的控制指令与校准单元322的输出信号之间的对应关系即可。
控制单元321可以包括生成数字信号的任何合适的电路和/或器件。例如,例如,控制单元321可以采取微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(ApplicationSpecific Integrated Circuit,ASIC)、可编程逻辑控制器和嵌入微控制器的形式,控制单元321也可以包括执行查找、比较、信号转换等功能以及各种算述功能的各种逻辑电路。另外,控制单元321可以包括微控制单元(MCU)芯片和/或上位机(例如,安装有上位机软件的PC机)等,其中,当控制单元321为MCU芯片时,其可以集成在该组合运算放大器电路中,这可以提高校准速度,而当控制单元321为PC机时,其可以与该组合运算放大器电路中的各种元件分立设置,这使得该组合运算放大器电路易于实现。此外,控制单元321还可以包括存储器(未示出),该存储器可以被配置为存储控制码以及判别支路发送的判别结果等。
通过对控制单元进行上述配置,可以根据判别支路输出的判别结果来实现对校准单元的精准控制,从而可以保证校准结果的准确性以及提高校准速度。
校准单元322可以被配置为在接收到控制单元321的控制指令后,根据预先设置的控制单元321输出的控制指令与校准单元322的输出信号之间的对应关系生成与控制指令对应的校准信号,并将该校准信号发送给第一运算放大器100,以对其进行电特性失调校准。该电特性可以包括电压或电流等,但不限于此。
控制指令与输出信号之间的对应关系可以理解为是数字信号与模拟信号之间的对应关系,并且可以预先根据校准单元322的结构或功能来设置该对应关系。例如,控制单元321输出的控制指令为控制码,校准单元322为2bit的DAC,其输出0到3mA的电流信号,则控制单元321输出的控制信号与校准单元322的输出信号存在如下表2所示的对应关系:
表2控制指令与输出信号之间的对应关系
控制指令 | 输出信号 |
0 | 0mA |
1 | 1mA |
2 | 2mA |
3 | 3mA |
校准单元322可以包括生成模拟信号的任何合适的电路和/或器件。例如,校准单元322可以包括用于数字信号(例如,控制单元321发送的控制码)转换为模拟信号(例如,电压信号或电流信号)的数模转换器(DAC),还可以包括用于将电压信号反向叠加在第一运算放大器100的输入通道上的反相器等。该输入通道可以包括第一运算放大器100的输入端(如图9所示)或其内部的差分信号传输节点(如图10所示)等。
另外,校准单元322可以包括两个输出端,这两个输出端可以分别与第一运算放大器100的两个输入端或者第一运算放大器100内部的差分信号传输节点连接,如图9-10所示。一般而言,若校准信号为电压信号,则校准单元322的输出端与第一运算放大器100的输入端连接;若校准信号为电流信号,则校准单元322的输出端与第一运算放大器100的输入端或其内部的差分信号传输节点连接均可。关于差分信号传输节点的描述,可以参照现有技术中的相关描述,在此不再赘叙。
通过对校准单元进行如上配置,可以实现对第一运算放大器的电特性失调校准,从而可以提高该组合运算放大器电路的精度。
在至少一个实施例中,如图2、图9和图10所示,除了包括上述实施例中描述的配置之外,本申请实施例提供的组合运算放大电路还可以包括:
开关单元400,其与所述第一运算放大器100的同相输入端和反相输入端均相连接,并被配置为使第一运算放大器100的同相输入端和反相输入端接地或连接至提供共模电压的电压源。
开关单元400可以设置在第一运算放大器100的同相输入端和反相输入端这两个输入端所在的路径上。在需要对第一运算放大器进行校准时,可以控制开关单元400以使得第一运算放大器100的两个输入端接地(如图9所示)或接提供共模电压的电压源VCMO(如图10所示),这可以使得第一运算放大器100的两个输入端具有相同电特性;若无需对第一运算放大器进行校准,则可以控制开关单元400以使得第一运算放大器100的两个输入端分别与两个外部信号输入端(例如,该组合运算放大器电路的两个输入端或上一级运算放大器的两个输入端等)连接。
另外,开关单元400可以与控制单元321或其他控制器件连接,以在控制单元321或其他控制器件的控制下来控制第一运算放大器100与外部信号输入端之间的通断。当然,也可以手动控制开关单元400。
可选地,开关单元400可以包括常见的控制电路通断的开关,也还可以包括场效应管或三极管等开关器件,而关于这些开关器件的导通和截止可以采用现有技术中的任意一种,故而在此不再详细赘述。
例如,开关单元400可以包括第一单刀双掷开关K1和第二单刀双掷开关K2。第一单刀双掷开关K1和第二单刀双掷开关K2的固定端分别与第一运算放大器100的同相输入端和反相输入端连接,第一单刀双掷开关K1和第二单刀双掷开关K2的第一活动端分别与对应的外部信号输入端连接,第一单刀双掷开关K1和第二单刀双掷开关K2的第二活动端并联接地或并联至提供共模电压的电压源VCMO。
通过控制开关单元400来使第一运算放大器100接地,其操作和连接比较简单,也能够保障第一运算放大器100的输入是安全的。
在至少一个实施例中,该组合运算放大器电路可以采用片上系统的形式。也就是说,该组合运算放大器电路的所有支路中的元器件均集成到芯片内部,这可以使得该组合运算放大器电路的输入切换发生在芯片内部,与外部环境无关,这能够避免传统前台校准运算放大器失调所面临的使用场景变化问题导致的校准误差,解决了前台校准失调不能兼顾使用场景造成的校准误差的问题,提高校准的准确性。
同时,就在片上系统形式的组合运算放大器电路上进行校准而言,其校准速度块,能够自动迭代反馈校准,这解决了前台校准时间长的弊端,并且结构更为简化。
验证性地,通过利用本申请实施例提供的组合运算放大器电路,能够使输出信号的带宽达到GHz到几十GHz的级别,并且校准uV到几十nV级别的失调电压。
在至少一个实施例中,该组合运算放大器电路中的所有支路中的元器件也可以采用分立器件,这可以使输出信号的带宽达到百MHz级别,并且校准几十uV级别的失调电压。
关于通过采用片上系统或分立器件来制造运算放大器电路的技术手段可以参照现有技术中的对应描述,在此不再赘叙。
基于相同的发明构思,本申请实施例还提供了一种芯片,其可以包括上述任一实施例的组合运算放大器电路,也还可以包括与该组合运算放大器电路的输出端连接的模数转换器(ADC)。
基于相同的发明构思,本申请实施例还提供了一种信号处理装置,包括上述任一实施例的组合运算放大器电路或上述芯片。该信号处理装置可以包括但不局限于示波器、显示器或射频系统等。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
应当理解,以上实施例均为示例性的,不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下,还可以在以上实施例的基础上做出各种变形和改变。同样的,也可以对以上实施例的各个技术特征进行任意组合,以形成可能没有被明确描述的本申请的另外的实施例。因此,上述实施例仅表达了本申请的几种实施方式,不对本申请专利的保护范围进行限制。
Claims (13)
1.一种组合运算放大器电路,其特征在于,包括:
第一运算放大器,其被配置为在所述第一运算放大器的同相输入端和反相输入端具有相同电特性的情况下生成待校准信号;
第二运算放大器,其与所述第一运算放大器的输出端连接;
校准电路,其包括:
-判别支路,其被配置为对所述第一运算放大器生成的所述待校准信号的幅度与基准值进行判别并生成判别结果;
-校准支路,其被配置为根据所述判别支路输出的判别结果生成校准信号并且将所述校准信号反馈给所述第一运算放大器。
2.如权利要求1所述的组合运算放大器电路,其特征在于,所述判别支路包括:
信号转换器,其被配置为将所述待校准信号转换为电平信号;
第一比较器,其被配置为将所述电平信号的逻辑值与所述基准值进行判别并生成判别结果。
3.如权利要求1所述的组合运算放大器电路,其特征在于,若所述待校准信号包括电压信号,则所述判别支路包括:
反相器,其输入端和输出端分别与所述第一运算放大器的输出端和所述校准支路的输入端连接;
第一数字缓冲器,其输入端和输出端分别与所述第一运算放大器的输出端和所述校准支路的输入端连接;或者,
电平移位器和第二数字缓冲器,其中,所述电平移位器的输入端和输出端分别与所述第一运算放大器的输出端和所述第二数字缓冲器的输入端连接,所述第二数字缓冲器的输出端与所述校准支路的输入端连接。
4.如权利要求1所述的组合运算放大器电路,其特征在于,所述判别支路包括基准信号产生器和第二比较器,其中,
所述基准信号产生器被配置为向所述第二比较器提供幅度为所述基准值的基准信号;
所述第二比较器被配置为将所述待校准信号的幅度与所述基准信号的幅度进行判别并且生成判别结果。
5.如权利要求1-4任一项所述的组合运算放大器电路,其特征在于,所述校准支路包括控制单元和校准单元,其中,
所述控制单元被配置为根据从所述判别支路接收到的判别结果生成用于控制所述校准单元的控制指令;
所述校准单元被配置为根据所述控制单元发送的控制指令生成用于对所述第一运算放大器的电特性进行校准的所述校准信号并且将所生成的所述校准信号发送给所述第一运算放大器的输入通道。
6.如权利要求5所述的组合运算放大器电路,其特征在于,所述控制单元具体被配置为执行如下操作:
在接收到所述判别结果之后,判断是否首次接收到所述判别结果;
若是,则利用与所述校准单元的输出特性对应的预设算法生成与所述判别结果对应的控制指令,并且将所述控制指令发送给所述校准单元;
若否,则判断本次接收到的所述判别结果是否与上次接收到的判别结果相同,如果相同,则利用与所述校准单元的输出特性对应的预设算法生成与所述判别结果对应的控制指令,并且将所述控制指令发送给所述校准单元,如果不同,则直接将与上次接收到的所述判别结果对应的所述控制指令发送给所述校准单元。
7.如权利要求5所述的组合运算放大器电路,其特征在于,所述控制单元包括微控制单元芯片或上位机。
8.如权利要求5所述的组合运算放大器电路,其特征在于,所述校准单元包括数模转换器,所述数模转换器的输出端与所述第一运算放大器的输入通道连接。
9.如权利要求8所述的组合运算放大器电路,其特征在于,所述第一运算放大器的输入通道包括所述同相输入端和所述反相输入端,或者包括所述第一运算放大器内部的差分信号传输节点。
10.如权利要求1所述的组合运算放大器电路,其特征在于,还包括:
开关单元,其被配置为使所述第一运算放大器的所述同相输入端和所述反相输入端接地或连接至提供共模电压的电压源。
11.如权利要求1所述的组合运算放大器电路,其特征在于,所述第二运算放大器的同相输入端与所述第一运算放大器的输出端连接,其反相输入端与所述第一运算放大器的反相输入端连接。
12.一种芯片,其特征在于,包括如权利要求1-11任一项所述的组合运算放大器电路。
13.一种信号处理装置,其特征在于,包括如权利要求1-11任一项所述的组合运算放大器电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210843287.9A CN115118230A (zh) | 2022-07-18 | 2022-07-18 | 组合运算放大器电路、芯片和信号处理装置 |
PCT/CN2022/130231 WO2024016519A1 (zh) | 2022-07-18 | 2022-11-07 | 组合运算放大器电路、芯片和信号处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210843287.9A CN115118230A (zh) | 2022-07-18 | 2022-07-18 | 组合运算放大器电路、芯片和信号处理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115118230A true CN115118230A (zh) | 2022-09-27 |
Family
ID=83332859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210843287.9A Pending CN115118230A (zh) | 2022-07-18 | 2022-07-18 | 组合运算放大器电路、芯片和信号处理装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115118230A (zh) |
WO (1) | WO2024016519A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024016519A1 (zh) * | 2022-07-18 | 2024-01-25 | 普源精电科技股份有限公司 | 组合运算放大器电路、芯片和信号处理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025326A (zh) * | 2010-12-24 | 2011-04-20 | 北京东方计量测试研究所 | 一种用于运算放大器的数字自校零电路 |
US9614481B2 (en) * | 2015-03-31 | 2017-04-04 | Analog Devices, Inc. | Apparatus and methods for chopping ripple reduction in amplifiers |
CN108718196B (zh) * | 2018-08-01 | 2023-08-08 | 武汉韦尔半导体有限公司 | 一种应用于音圈马达驱动芯片的运放失调自校准电路 |
CN110277966B (zh) * | 2019-05-09 | 2023-03-14 | 上海类比半导体技术有限公司 | 一种自校准电路及校准方法 |
US11177821B1 (en) * | 2020-08-11 | 2021-11-16 | Analog Devices, Inc. | Analog-to-digital converter with auto-zeroing residue amplification circuit |
CN115118230A (zh) * | 2022-07-18 | 2022-09-27 | 普源精电科技股份有限公司 | 组合运算放大器电路、芯片和信号处理装置 |
-
2022
- 2022-07-18 CN CN202210843287.9A patent/CN115118230A/zh active Pending
- 2022-11-07 WO PCT/CN2022/130231 patent/WO2024016519A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024016519A1 (zh) * | 2022-07-18 | 2024-01-25 | 普源精电科技股份有限公司 | 组合运算放大器电路、芯片和信号处理装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2024016519A1 (zh) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6888482B1 (en) | Folding analog to digital converter capable of calibration and method thereof | |
US10432181B2 (en) | Data converter and impedance matching control method thereof | |
US8659463B2 (en) | Successive approximation register analog-to-digital converter and operation method thereof | |
US9349484B2 (en) | Sample-and-hold circuit for an interleaved analog-to-digital converter | |
CN110958021B (zh) | 一种高速高精度电流舵数模转换器自校准系统及方法 | |
US8493251B2 (en) | Self-calibrated DAC with reduced glitch mapping | |
US8581769B2 (en) | Multiplying digital-to-analog converter configured to maintain impedance balancing | |
CN106357269B (zh) | 一种用于高速时间交织模数转换器中的输入缓冲器 | |
US20220224349A1 (en) | Calibration scheme for a non-linear adc | |
CN109660254B (zh) | 一种用于数模转换器的电阻校准设备及方法 | |
CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
CN115118230A (zh) | 组合运算放大器电路、芯片和信号处理装置 | |
CN111064358B (zh) | 一种具有自校准功能且电流可编程的电荷泵电路 | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
KR20010006831A (ko) | 일정한 미분 비 선형성을 갖는 아날로그-디지탈 변환디바이스 | |
US6922165B2 (en) | Method and circuit for gain and/or offset correction in a capacitor digital-to-analog converter | |
US6906648B1 (en) | Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input | |
US11881867B2 (en) | Calibration scheme for filling lookup table in an ADC | |
US11509320B2 (en) | Signal converting apparatus and related method | |
US6798370B1 (en) | Parallel A/D converter | |
CN110535473B (zh) | 无路径失配的无采保高速高输入带宽流水线结构adc | |
CN110022110B (zh) | 音圈马达阻尼控制电路 | |
US20110043257A1 (en) | Track-and-hold circuit with low distortion | |
CN109428571B (zh) | 数据转换器及其阻抗匹配的控制方法 | |
US8760336B2 (en) | Mixed mode analog to digital converter and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |